JP2007149933A - 半導体装置およびその製造方法 - Google Patents

Abstract

【目的】拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離のために形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することができる拡散抵抗領域アレイを備えた半導体装置を提供することである。
【構成】半導体基板の表面層への一導電型の選択的不純物拡散により形成される拡散抵抗アレイを構成する拡散抵抗領域群が、拡散抵抗領域間では、該領域の深さより浅くてかつ誘電体が充填されたトレンチにより相互に絶縁分離され、前記基板面に垂直な方向では、他導電型の不純物領域により電気的に分離される半導体装置において、前記トレンチ底部には間隔分離を広げるための他導電型の不純物領域が設けられている拡散抵抗アレイを備える半導体装置とする
【選択図】 図１

Description

本発明は、同一半導体基板上に拡散抵抗領域を備えた半導体装置およびその製造方法に関し、特には、前記拡散抵抗領域間の絶縁分離構造の改良に関する。

低消費電力のＩＣ等を形成するために、半導体デバイスと同一半導体基板面内に高抵抗の拡散抵抗アレイを形成することが、しばしば行われる。
この拡散抵抗アレイを構成する拡散抵抗領域は、この領域の深さ方向では、この拡散抵抗領域の下部に接する逆極性の不純物領域との境界に形成されるｐｎ接合によって容易に電気的に分離され得る点と、不純物濃度を調整することにより高抵抗領域を容易に作成できる点で優れているが、半導体基板の面方向に隣接する拡散抵抗領域間の絶縁分離のために必要な間隔を確保する必要があり、この間隔が大きい面積を占有すると、集積度が低下し易いという問題がある。
一方、その対策として、拡散抵抗アレイを構成する各拡散抵抗領域の外周にトレンチを形成し、トレンチに絶縁膜を埋め込んで隣接する前記拡散抵抗領域間の絶縁分離間隔を狭くする方法が知られている。この方法は、それ以前に行われていた拡散抵抗領域間を、ＬＯＣＯＳ酸化膜や厚いフィールド酸化膜で絶縁分離する方法よりも間隔をより狭く、すなわち、集積度をより高くできる点で優れている。

前述したトレンチを用いた絶縁分離方法では、拡散抵抗領域間を絶縁分離するには、通常、トレンチの深さを拡散抵抗領域の深さより深くしなければならない。そのようなトレンチを用いて抵抗領域間に寄生ＭＯＳを形成することなく、かつ抵抗領域間を高密度に集積し得る抵抗領域を備えた半導体装置に関する発明が開示された特許公報を下記に示す（特許文献１―発明の目的）。この特許公報の記載によれば、同公報に記載の図１、図２より、基板の面方向には絶縁膜および誘電体が充填され、拡散抵抗領域の深さより深いトレンチで抵抗領域間が分離され、この抵抗領域の深さ方向では、ｐｎ接合で電気的に分離された拡散抵抗アレイが示されている。
特公平７−１１２００５号公報

しかしながら、隣接する拡散抵抗領域間を必要充分に絶縁分離するには、前述のように拡散抵抗領域の接合深さよりもトレンチを深くして絶縁距離を確保する必要があるが、同一半導体基板上に形成されるトレンチＭＯＳ型半導体素子領域側の設計上の理由から、トレンチを前記拡散抵抗領域の接合深さよりも深くできない場合には、前記拡散抵抗領域間を充分には絶縁分離できないという問題が発生する。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の第一の目的は拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離のために形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することができ、第二の目的は同一半導体基板上にトレンチＭＯＳ型半導体素子領域と拡散抵抗領域アレイを備えた半導体装置において、前記拡散抵抗アレイにおける各拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離とトレンチＭＯＳ型半導体素子領域用に同時に形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することのできる拡散抵抗領域アレイを備えた半導体装置およびその製造方法をそれぞれ提供することである。

特許請求の範囲の請求項１記載の本発明によれば、半導体基板の表面層への一導電型の選択的不純物拡散により形成される拡散抵抗アレイを構成する拡散抵抗領域群が、前記半導体基板の面方向の拡散抵抗領域間では、該拡散抵抗領域の深さより浅くてかつ誘電体が充填された第一トレンチにより相互に絶縁分離され、前記基板面に垂直な方向では、他導電型の不純物領域により電気的に分離される半導体装置において、前記第一トレンチの底部には第一トレンチ底部には前記拡散抵抗領域の深さより深さが深い他導電型の不純物領域が設けられている拡散抵抗アレイを備える半導体装置とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項２記載の本発明によれば、前記拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域が配置され、前記拡散抵抗アレイを構成する第一トレンチと、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチとが同一深さのトレンチである特許請求の範囲の請求項１記載の拡散抵抗アレイを備える半導体装置とすることが好ましい。

特許請求の範囲の請求項３記載の本発明によれば、前記拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域が配置され、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチ底部に配置される他導電型のドレイン領域と、前記拡散抵抗アレイを構成する前記第一トレンチ底部に配置される拡散抵抗領域の深さより深さが深い他導電型の不純物領域とが同一の不純物濃度を有する特許請求の範囲の請求項２記載の拡散抵抗アレイを備える半導体装置とすることもできる。
特許請求の範囲の請求項４記載の本発明によれば、前記拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域を形成する際に、前記拡散抵抗アレイを構成する第一トレンチと、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチとを同時に形成する工程と、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチ底部に配置される他導電型のドレイン領域と、前記拡散抵抗アレイを構成する前記第一トレンチ底部に配置される拡散抵抗領域の深さより深さが深い他導電型の不純物領域とを同時に形成する工程とを含む拡散抵抗アレイを備える半導体装置の製造方法とすることにより、前記本発明の目的は達成される。

本発明によれば、拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離のために形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することができ、または同一半導体基板上にトレンチＭＯＳ型半導体素子領域と拡散抵抗領域アレイを備えた半導体装置において、前記拡散抵抗アレイにおける各拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離とトレンチＭＯＳ型半導体素子領域用に同時に形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することのできる拡散抵抗領域アレイを備えた半導体装置およびその製造方法をそれぞれ提供することができる。

本発明の一実施例について、図面を用いて詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下説明する実施例の記載に限定されるものではない。図１は本発明の半導体装置にかかる平行に配置される拡散抵抗領域の最も基本的なレイアウトを示す平面図である。図２は、図１のＸ−Ｘ線におけるｎウェル層より上部を示す半導体基板の断面図である。前記図１、２に示すｐ⁻、ｎ⁻における−符号はドーズ量の相対比を示す。図３乃至図８は本発明にかかり、拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図である。
ＬＯＣＯＳ酸化膜を用いて平行に配置された拡散抵抗領域を相互に絶縁分離する場合、拡散抵抗領域間の間隔は少なくとも６〜１０μｍ程度が必要であるが、トレンチ１による絶縁分離の場合、図１に示すように、拡散抵抗領域２間のトレンチ幅ｄは１〜２μｍ程度に縮小できる。拡散抵抗領域２の電気抵抗値を高抵抗に調整するには、拡散抵抗領域２へボロンのイオン注入をドーズ量１×１０^１２ｃｍ^−２〜１×１０^１３ｃｍ^−２の範囲で行えばよい。その場合の拡散抵抗領域２の深さは１μｍ〜４μｍ程度が好ましい。絶縁分離用トレンチ１の深さは、耐圧レベルにもよるが、後述する図３に示す横型トレンチＭＯＳＦＥＴ３００のトレンチと併用して同時形成する場合には０．５μｍ〜３．０μｍ程度である。たとえば、前記横型トレンチＭＯＳＦＥＴ３００のトレンチと同じ深さのトレンチ１（幅は異なってよい）を前記拡散抵抗領域２間の絶縁分離に用い、その拡散抵抗領域２の深さを４μｍとする場合、トレンチ１の深さは前述のように最大でも３μｍであるので、前記拡散抵抗領域２の深さ（４μｍ）より浅くなる。この場合、前記拡散抵抗領域２は、その領域２の形成時にトレンチ１の底部３にも回りこむように広がって拡散するので、トレンチ底部３では両側の拡散抵抗領域２が接近し、場合によっては絶縁分離不良となるおそれが生じる。接しない場合でも、極めて近接することになり、トレンチによる前記拡散抵抗領域２の絶縁分離が不充分となる。

さらに、たとえば、トレンチ１の深さ０．８μｍ、接合深さ１．２μｍのｐ型拡散抵抗領域２を形成する場合、拡散抵抗領域２を形成するｐ型の不純物であるボロンをドーズ量３×１０^１３ｃｍ^−２でイオン注入してからトレンチ１を形成し、このトレンチ１の形成後、トレンチ底面３のみに選択的にｎ型不純物をイオン注入し熱拡散させると、このｎ型不純物イオンの熱拡散と同時に、前記ボロンがイオン注入されたｐ型領域も同じ熱拡散によりトレンチ１の深さより深く拡散してｐ型拡散抵抗領域２が形成されると共に、前記トレンチ底面３側にも拡がるが、トレンチ底面３のｎ型不純物領域４の濃度がより高いので、トレンチ底面３ではｎ型不純物領域４のままとなる。このため、トレンチ１の深さよりもｐ型拡散抵抗領域２の方が深い場合でもトレンチ底面３における絶縁距離が狭くなることなく、充分に確保される結果、安定した拡散抵抗領域２間の絶縁分離が得られるのである。

さらに、前記トレンチ底３面に打ち込まれるｎ型不純物のドーズ量を調整することにより、前記トレンチ底面３のｎ型不純物領域４を後述のトレンチＭＯＳＦＥＴ３００のソースまたはドレインとして用いることができるので、前記トレンチ底面３のｎ型不純物領域４と前記ｎ型ソースまたはｎ型ドレインとを同一工程で形成することができる。このように本発明によれば、トレンチ横型ＭＯＳＦＥＴ３００の領域とトレンチ１で分離された拡散抵抗領域２とを同一半導体基板上に作成する場合において、同じプロセス条件の工程を同時に形成することにより、全体として、工程数を増加させることなく、両領域を作成できるので作業効率がよい。
ｐ型拡散抵抗領域２の不純物ドーズ量よりもトレンチ底部３におけるｎ型不純物領域４のドーズ量は少ないが、拡散抵抗領域２用のｐ型不純物は基板表面から拡散し、ｎ型不純物領域４はトレンチ底面から拡散するため、ｐ型不純物はトレンチ底面３まで拡散する量は少なくなるので、トレンチ底面近傍で比較すると、前述のようにｎ型不純物領域４のドーズ量が少なくてもトレンチ底部３ではｐ型拡散抵抗領域２はｎ型不純物領域４によってｎ型領域に変換される。その結果、ｐｎ接合によって基板面方向にも抵抗を充分に絶縁分離できるのである。前述の説明では、ｐ型拡散抵抗領域２を形成する場合であったが、ｐ型とｎ型とを入れ替えれば、ｎ型の拡散抵抗領域を形成する場合でも同様に形成することができる。

以上の説明によれば、トレンチの深さが拡散抵抗領域より浅い場合でも、拡散抵抗領域より深い場合のトレンチ分離と同じ集積度の拡散抵抗領域を形成できる。さらに、トレンチＭＯＳＦＥＴとトレンチ分離抵抗領域との両方のトレンチについて、それらの深さを変えることなく、すなわち、トレンチエッチング工程は一回のみで、同一のウエハにトレンチＭＯＳＦＥＴとトレンチ分離抵抗領域を形成することができる。

図３は、実施例１にかかる本発明の拡散抵抗アレイを備えた半導体装置であり、特に拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体基板の要部断面図を示す。
図３において、横型トレンチＭＯＳＦＥＴ部１００と拡散抵抗アレイ１０１はシリコン基板５の表面層に形成したｎウエル領域６と、ｎウエル領域６に形成したｐ拡散抵抗領域２およびｐオフセット領域２−１と、ｐオフセット領域２−１に形成されるトレンチ１３とｐ拡散抵抗領域２を平行に分断するトレンチ１が、前記ｐオフセット領域２−１とｐ拡散抵抗領域２より浅く形成され、トレンチ１３の底面にはｎドレイン領域１４、トレンチ１の底面３にはｎ型不純物領域４がそれぞれｎウエル領域より低ドーズ量のイオン注入で形成され、トレンチ１およびトレンチ１３の内部とシリコン基板５の表面に形成した絶縁膜７と、この絶縁膜７を開孔して基板５の表面に達するコンタクト孔８−１、８−２、８−３と、コンタクト孔８−１底面に形成したｐプラグ領域９と、コンタクト孔８−１の側壁および底面に形成したバリアメタル１０、コンタクト孔８−１を充填するプラグ金属導体１１と、プラグ金属導体上に形成した電極配線１２とを有する。

実施例１の半導体装置では、ｐ拡散抵抗領域１０１のトレンチ１の底部３にｎウエル領域６より低ドーズ量のｎ型不純物領域４を形成したので、トレンチ１の深さがｐ拡散抵抗領域２より浅くて隣り合うｐ拡散抵抗領域２がトレンチ１の底部３に回り込んで隣り合う領域２同志が繋がったとしても、前記ｎ型不純物領域４によりｎ型化されているためパンチスルーすることはない。
図４から図８は、それぞれ前記実施例１の半導体装置の製造方法を示す半導体基板の要部断面図である。前記ｐオフセット領域２−１とｐ拡散抵抗領域２を形成するためにボロンのイオン注入を行い、続いて先に酸化膜をマスクに前記イオン注入層よりは深く、幅１．５μｍ、深さ２μｍの拡散抵抗領域用のトレンチ１および幅３μｍ、深さ２μｍのＭＯＳＦＥＴを構成するトレンチ１３を形成した後、高温の熱アニールを行って前記ボロンイオン注入層を活性化して、前記トレンチ１よりは深いｐ拡散抵抗領域２とｐオフセット領域２−１とする。この結果、ｐ拡散抵抗領域２およびｐオフセット領域２−１は前記トレンチ１およびトレンチ１３の底部に両側から回り込んで広がる、またはトレンチ１の底部で繋がることもある。その対策として、図４に示すように、ｐ拡散抵抗領域２とｐオフセット領域２−１の形成後に、トレンチ１の底部およびトレンチ１３の底部に、前記トレンチ形成に用いたマスク酸化膜をそのままマスクとして選択的にｎ型不純物領域４とｎドレイン領域１４を形成する。マスク酸化膜を除去した後に、図５に示すように、ＭＯＳＦＥＴ領域１００とｐ拡散抵抗領域１０１分離のための選択酸化膜１５を分離領域のみにＬＯＣＯＳ法により例えば６００ｎｍの厚みで形成する。次に、図６に示すように、ゲート酸化膜１６を例えば１７ｎｍの厚みで全面に形成し、例えば厚さ３００ｎｍのドープトポリシリコンゲート電極をＣＶＤおよびエッチバック法によりトレンチ１、１３内に形成する。この時、横型トレンチＭＯＳＦＥＴ部１００においてはゲート電極の引き出し領域（図示せず）を設けるが、拡散抵抗領域１０１にはそれを設けず前記ポリシリコン電極は電気的にフローティング状態とする。そして、図７に示すように、横型トレンチＭＯＳＦＥＴ部１００のソース領域１７を形成した後、絶縁膜７となるトレンチ１、１３への埋め込み酸化膜７をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）を用いて表面を平坦化する。そして、図８に示すように、フォトリソグラフィ工程により絶縁膜７の必要な部分にコンタクト孔８−１、８−２、８−３を形成し、拡散抵抗領域１０１のコンタクト孔８−１底部にｐプラグ領域９を形成する。その後、バリアメタル１０、埋め込みプラグ１１、Ａｌ金属電極配線を１２形成する。

前記実施例１の製造方法によれば、前述のように隣り合う拡散抵抗領域間でのパンチスルーまたは絶縁不良を防ぐために行われるｎ型不純物領域４の形成が前記横型トレンチＭＯＳＦＥＴ部１００におけるｎドレイン領域１４の形成と同時に行われるので、新たな工程の増加をすることなく、効率的に前述の拡散抵抗領域間の絶縁不良という問題点が解消される。
実施例１では、拡散抵抗アレイと横型トレンチＭＯＳＦＥＴとが同一半導体基板に形成される半導体装置について、説明したが、横型トレンチＭＯＳＦＥＴに代えてトレンチを有する他の半導体素子であっても本発明の効果は得られる。

本発明の半導体装置の平行な拡散抵抗領域の最も基本的なレイアウトを示す平面図である。 図１のＸ−Ｘ線におけるｎウェル層より上部の半導体基板の断面図である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の要部断面図である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図（その１）である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図（その２）である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図（その３）である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図（その４）である。 拡散抵抗アレイと横型トレンチＭＯＳＦＥＴ部とが同一半導体基板に形成された半導体装置の製造方法を示す半導体基板の要部断面図（その５）である。

符号の説明

１、 拡散抵抗領域間の絶縁分離用トレンチ
２、 ｐ拡散抵抗領域
３、 拡散抵抗領域間の絶縁分離用トレンチ底部
４、 拡散抵抗領域間の絶縁分離用トレンチ底部のｎ型不純物領域
５、 シリコン基板
６ ｎウエル領域
７ 絶縁膜（埋め込み酸化膜）
１６ ゲート酸化膜。

Claims (4)

1. 半導体基板の表面層への一導電型の不純物拡散により形成される拡散抵抗アレイを構成する拡散抵抗領域群が、前記半導体基板の面方向の拡散抵抗領域間では、該拡散抵抗領域の深さより浅くてかつ誘電体が充填された第一トレンチにより相互に絶縁分離され、前記基板面に垂直な方向では、他導電型の不純物領域により電気的に分離される半導体装置において、前記第一トレンチの底部には前記拡散抵抗領域の深さより深さが深い他導電型の不純物領域が設けられていることを特徴とする拡散抵抗アレイを備える半導体装置。
2. 前記拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域が配置され、前記拡散抵抗アレイを構成する第一トレンチと、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチとが同一深さのトレンチであることを特徴とする請求項１記載の拡散抵抗アレイを備える半導体装置。
3. 前記拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域が配置され、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチ底部に配置される他導電型のドレイン領域と、前記拡散抵抗アレイを構成する第一トレンチ底部に配置される拡散抵抗領域の深さより深さが深い他導電型の不純物領域とが同一の不純物濃度を有することを特徴とする請求項２記載の拡散抵抗アレイを備える半導体装置。
4. 拡散抵抗アレイと同一半導体基板上にトレンチＭＯＳ型半導体素子領域を形成する際に、前記拡散抵抗アレイを構成する第一トレンチと前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチとを同時に形成する工程と、前記トレンチＭＯＳ型半導体素子領域を構成する第二トレンチ底部に配置される他導電型のドレイン領域と、前記拡散抵抗アレイを構成する前記第一トレンチ底部に配置される拡散抵抗領域の深さより深さが深い他導電型の不純物領域とを同時に形成する工程とを含むことを特徴とする拡散抵抗アレイを備える半導体装置の製造方法。

Images