CN219979572U - 一种vdmos器件 - Google Patents
一种vdmos器件 Download PDFInfo
- Publication number
- CN219979572U CN219979572U CN202321134525.5U CN202321134525U CN219979572U CN 219979572 U CN219979572 U CN 219979572U CN 202321134525 U CN202321134525 U CN 202321134525U CN 219979572 U CN219979572 U CN 219979572U
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- oxide layer
- epitaxial region
- vdmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 230000000712 assembly Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供一种VDMOS器件，包括基底，基底包括衬底层和衬底层之上的外延区，位于衬底层之下的背面金属层；位于外延区之上的间隔设置的两个沟槽，每个沟槽内均填充有第一掺杂区，位于第一掺杂区上侧的外延区中设置有源区，位于外延区之上的栅氧化层；位于栅氧化层之上的氧化层；栅氧化层和氧化层之间间隔设置多个多晶硅；位于氧化层之上的介质层；位于介质层中的第一连接孔，位于氧化层和栅氧化层中的第二连接孔，第二连接孔纵向延伸至掺杂区下侧，第一连接孔和第二连接孔连通并填充连接层，位于介质层之上的正面金属层。本实用新型的VDMOS器件，在同等面积和同等耐压的情况下导通电阻降低30%以上，同时提高了器件的雪崩能力和可靠性。
Description
技术领域
本实用新型涉及半导体制造技术领域，尤其涉及一种VDMOS器件。
背景技术
VDMOS器件是一种常用的功率MOSFET，其具有结构简单、开关速度快等优点，在电力电子、工业控制等领域广泛应用。传统的VDMOS器件通常采用N+型有源区和P型掺杂区之间的PN结构作主要载流子通道，这种设计存在沟道电阻大、雪崩能力弱、开关速度慢等缺点。随着市场环境的变化，应用要求有了提高，市场迫切需求低导通电阻、高雪崩能力的VDMOS器件。
图1为现有技术中常规的VDMOS器件结构示意图，在N+衬底上先长一层N-外延层，然后注入硼离子形成P-Body掺杂区，再注入磷形成N+有源区，然后氧化形成氧化层，再氧化Poly多晶硅，然后刻蚀接触孔，再溅射金属形成Metal层。
常规VDMOS器件因先注入形成P-Body掺杂区再注入形成N+有源区，导致PN结结构中P型载流子浓度降低，也就使沟道区域的导电性不足，沟道长度长，进一步影响器件的雪崩能力和沟道导通电阻。
常规VDMOS器件的接触孔中金属跟Metal层中金属是一样的，都是溅射铝。金属铝的熔点为六百多℃，金属钨的熔点为三千多℃，在小空间内填充时，金属铝容易出现阶梯覆盖不良的现象，会有层级效应，导致器件的接触电阻很高。
发明内容
针对现有技术中存在的不足，本实用新型提供一种VDMOS器件，降低了器件的导通电阻，提高了器件的雪崩能力，进一步稳定了器件的可靠性。
本实用新型采用的技术方案是：
一种VDMOS器件，其中：包括：
基底，所述基底包括衬底层和所述衬底层之上的外延区，所述衬底层和外延区的掺杂状态相同；所述衬底层和外延区的掺杂离子导电类型相同；
位于衬底层之下的背面金属层；
位于所述外延区之上的两个沟槽组件，两个沟槽组件沿外延区的纵向中轴线对称设置，每个沟槽组件均包括两个沟槽，相邻两个沟槽之间设置间隔段；
每个所述沟槽底部均设置于所述外延区内，每个所述沟槽内均填充有第一掺杂区，位于所述第一掺杂区上侧的外延区中设置有源区，所述第一掺杂区和有源区的掺杂状态相反，所述有源区和外延区的掺杂状态相同，所述有源区和外延区掺杂离子导电类型相同；
位于外延区之上的所述栅氧化层；
位于所述栅氧化层之上的氧化层；所述栅氧化层和氧化层之间间隔设置多个多晶硅；
位于所述氧化层之上的介质层；
位于所述介质层中的第一连接孔，位于所述氧化层和栅氧化层中的第二连接孔，所述第二连接孔纵向延伸至所述栅氧化层下侧0.2um处，所述第一连接孔和第二连接孔连通并填充连接层；
位于所述介质层之上的正面金属层；
优选的是，所述的一种VDMOS器件，其中：将衬底层远离外延区的一侧减薄，并在衬底层远离外延区的一侧背金蒸发银金属层，衬底层减薄后的厚度为150-250um。
优选的是，所述的一种VDMOS器件，其中：所述沟槽为近似半椭圆结构，采用湿法刻蚀技术形成。
优选的是，所述的一种VDMOS器件，其中：所述衬底层、外延区和有源区为N 型掺杂。
优选的是，所述的一种VDMOS器件，其中：所述第一连接孔和第二连接孔均包括两个，两个第一连接孔和两个第二连接孔均沿外延区的纵向中轴线对称设置；所述第一连接孔的孔径为0.34um-0.35um，所述第二连接孔的孔径为0.29um-0.31um，第一连接孔和第二连接孔均采用干法刻蚀技术形成。
优选的是，所述的一种VDMOS器件，其中：所述第二连接孔内从下至上依次设置第二掺杂区和高掺杂区，所述第二掺杂区的深度为5-6 um，所述高掺杂区的深度为2-3 um，所述高掺杂区之上的第二连接孔和第一连接孔内设置连接区。
优选的是，所述的一种VDMOS器件，其中：所述高掺杂区、第一掺杂区和第二掺杂区为P 型掺杂。
优选的是，所述的一种VDMOS器件，其中：所述栅氧化层的厚度为0.02um-0.045um；所述氧化层的厚度为0.02um-0.04um。
本实用新型的优点：
（1）本实用新型的VDMOS器件，常规VDMOS器件只有一个掺杂区，本实用新型设置三个不同掺杂浓度的P型区，分别为第一掺杂区、第二掺杂区和高掺杂区，以此提高载流子浓度，降低器件的导通电阻、提高器件的抗雪崩能力；常规VDMOS器件的接触孔从上到下是同等宽度，
根据不同的结构层调整接触孔宽度，以增加接触面积，增强器件的电流性能。
（2）本实用新型的VDMOS器件，常规VDMOS器件的接触孔内金属材质跟Matal金属层是一样的，本实用新型根据金属特性，调整接触孔内金属材质，最终减小器件的接触电阻；通过在栅氧化层和氧化层之间间隔设置多个多晶硅，形成栅极的“三明治”结构，起到保护多晶硅的作用。
（3）本实用新型的VDMOS器件，和常规VDMOS器件相比，在同等面积和同等耐压的情况下导通电阻降低30%以上，VDMOS器件可应用于电源适配器上，新型的VDMOS器件结构降低了器件的导通电阻，提高了器件的雪崩能力，进一步稳定了器件的可靠性。
（4）本实用新型的VDMOS器件根据不同结构层形状特点，采用干法刻蚀、湿法刻蚀相结合的技术，大大提高了生产效率，降低了生产成本。
附图说明
图1为现有技术中VDMOS器件的示意图。
图2为本实用新型VDMOS器件的结构示意图。
图3为本实用新型外延区上沟槽、第二掺杂区和高掺杂区的示意图。
图4为本实用新型外延区上沟槽的示意图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
实施例1
如图2-4，一种VDMOS器件，其中：包括：
基底，所述基底包括衬底层11和所述衬底层11之上的外延区10，所述衬底层11和外延区10的掺杂状态相同；所述衬底层11和外延区10的掺杂离子导电类型相同；
位于衬底层11之下的背面金属层；
位于所述外延区之上的两个沟槽组件，两个沟槽组件沿外延区10的纵向中轴线对称设置，每个沟槽组件均包括两个沟槽81，相邻两个沟槽81之间设置间隔段82；
每个所述沟槽81底部均设置于所述外延区10内，每个所述沟槽81内均填充有第一掺杂区8，位于所述第一掺杂区8上侧的外延区10中设置有源区6，所述第一掺杂区8和有源区6的掺杂状态相反，所述有源区6和外延区10的掺杂状态相同，所述有源区6和外延区10掺杂离子导电类型相同；
位于外延区10之上的所述栅氧化层5；
位于所述栅氧化层5之上的氧化层3；所述栅氧化层5和氧化层3之间间隔设置多个多晶硅4；
位于所述氧化层3之上的介质层2；
位于所述介质层2中的第一连接孔21，位于所述氧化层3和栅氧化层5中的第二连接孔31，所述第二连接孔31纵向延伸至所述栅氧化层5下侧0.2um处，所述第一连接孔21和第二连接孔31连通并填充连接层；
位于所述介质层2之上的正面金属层1；
其中：将衬底层11远离外延区10的一侧减薄，并在衬底层11远离外延区10的一侧背金蒸发银金属层12，衬底层11减薄后的厚度为150-250um。
其中：所述沟槽81为近似半椭圆结构，采用湿法刻蚀技术形成。
其中：所述衬底层11、外延区10和有源区6为N 型掺杂。
其中：所述第一连接孔21和第二连接孔31均包括两个，两个第一连接孔21和两个第二连接孔31均沿外延区10的纵向中轴线对称设置；所述第一连接孔21的孔径为0.34um-0.35um，所述第二连接孔31的孔径为0.29um-0.31um，第一连接孔和第二连接孔均采用干法刻蚀技术形成。
其中：所述第二连接孔31内从下至上依次设置第二掺杂区9和高掺杂区7，所述第二掺杂区9的深度为5-6 um，所述高掺杂区7的深度为2-3 um，所述高掺杂区7之上的第二连接孔31和第一连接孔21内设置连接区。
其中：所述高掺杂区7、第一掺杂区8和第二掺杂区9为P 型掺杂。
其中：所述栅氧化层5的厚度为0.02um-0.045um；所述氧化层3的厚度为0.02um-0.04um。
在N-型外延层10中先通过湿法刻蚀技术形成沟槽81，第一掺杂区8是一个近似半椭圆结构，湿法刻蚀可以满足其结构特点，湿法刻蚀则是利用化学溶液将材料表面上的原子或分子溶解并移除，室温下即可进行刻蚀，湿法刻蚀特点是横向刻蚀、刻蚀速率高、设备成本低，且湿法设备单槽每次可以刻蚀两个批次的LOT，而干法刻蚀设备每次只能刻蚀一个批次的LOT，从而大大提高生产效率；再通过气相淀积形成第一掺杂区8，在第一掺杂区8上通过高浓度掺杂磷形成两个N+有源区6。
在有源区6上通过氧化工艺形成栅氧化层5，栅氧化层厚度在0.02um-0.045um之间，在栅氧化层5上通过炉管扩散工艺形成多晶硅4，作用是控制MOS器件通道中的电荷载流子，使器件在有一定的电压后才能导通工作（栅-源电压≥0.6V），防止在没有给器件施加电压而误工作。
在多晶硅4上再通过氧化工艺形成新的氧化层3，氧化层3厚度在0.02um-0.04um之间，以此得到栅极的“三明治”结构，起到保护多晶硅4的作用。
在氧化层3上通过气相淀积形成BPSG介质层2，作用是缓解应力、平整器件的结构、绝缘，防止VDMOS器件的内部结构直接接触，维持器件的电性稳定。
在介质层2上先通过刻蚀工艺形成接触孔，刻蚀分两段，先刻蚀介质层2部分，形成第一接触孔21，孔径控制在0.34um-0.35um，再刻蚀氧化层3、栅氧化层5部分，形成第二接触孔31，孔径控制在0.29um-0.31um，刻蚀至栅氧化层5下0.2um处，分两段刻蚀不同大小的接触孔是为了增加连线金属的宽度，以增强器件的电流能力，刻蚀采用干法刻蚀，干法刻蚀利用物理、化学反应，在高温低压状态下让原子或分子产生活性，然后通过化学反应后利用气相扩散将它们从表面去除，刻蚀环境需要在真空状态下进行，设备成本较高，刻蚀是纵向刻蚀，单次只能刻蚀1个批次LOT。
然后在第二接触孔31注入跟第一掺杂区8浓度相同的硼离子，形成第二掺杂区9，在P型掺杂区9上再高浓度注入硼离子形成高掺杂区7，高掺杂区7的注入浓度比第一掺杂区8浓度高9倍，以此提高载流子浓度，降低器件的导通电阻、提高器件的抗雪崩能力。
在第二接触孔31注入完硼离子后需在第二接触孔31和第一接触孔21孔中淀积金属钨，因为钨的熔点高且阶梯覆盖能力强，可以降低器件的接触电阻。
再通过溅射金属铝形成正面金属层1，以此形成器件内部的物理接触。
在衬底10的背面先减薄再进行低浓度的磷注入，可以降低漏电流，再背金蒸发Ag，形成背面金属层11。
本实用新型的VDMOS器件，和常规VDMOS器件相比，在同等面积和同等耐压的情况下导通电阻降低30%以上。一种新型的VDMOS器件可应用于电源适配器上，新型的VDMOS器件结构降低了器件的导通电阻，提高了器件的雪崩能力，进一步稳定了器件的可靠性。
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (8)
1.一种VDMOS器件，其特征在于：包括：
基底，所述基底包括衬底层（11）和所述衬底层（11）之上的外延区（10），所述衬底层（11）和外延区（10）的掺杂状态相同；所述衬底层（11）和外延区（10）的掺杂离子导电类型相同；
位于衬底层（11）之下的背面金属层；
位于所述外延区之上的两个沟槽组件，两个沟槽组件沿外延区（10）的纵向中轴线对称设置，每个沟槽组件均包括两个沟槽（81），相邻两个沟槽（81）之间设置间隔段（82）；
每个所述沟槽（81）底部均设置于所述外延区（10）内，每个所述沟槽（81）内均填充有第一掺杂区（8），位于所述第一掺杂区（8）上侧的外延区（10）中设置有源区（6），所述第一掺杂区（8）和有源区（6）的掺杂状态相反，所述有源区（6）和外延区（10）的掺杂状态相同，所述有源区（6）和外延区（10）掺杂离子导电类型相同；
位于外延区（10）之上的栅氧化层（5）；
位于所述栅氧化层（5）之上的氧化层（3）；所述栅氧化层（5）和氧化层（3）之间间隔设置多个多晶硅（4）；
位于所述氧化层（3）之上的介质层（2）；
位于所述介质层（2）中的第一连接孔（21），位于所述氧化层（3）和栅氧化层（5）中的第二连接孔（31），所述第二连接孔（31）纵向延伸至所述栅氧化层（5）下侧，所述第一连接孔（21）和第二连接孔（31）连通并填充连接层；
位于所述介质层（2）之上的正面金属层（1）。
2.根据权利要求1所述的一种VDMOS器件，其特征在于：将衬底层（11）远离外延区（10）的一侧减薄，并在衬底层（11）远离外延区（10）的一侧背金蒸发银金属层（12），衬底层（11）减薄后的厚度为150-250um。
3.根据权利要求1所述的一种VDMOS器件，其特征在于：所述沟槽（81）为近似半椭圆结构。
4.根据权利要求1所述的一种VDMOS器件，其特征在于：所述衬底层（11）、外延区（10）和有源区（6）为N 型掺杂。
5.根据权利要求1所述的一种VDMOS器件，其特征在于：所述第一连接孔（21）和第二连接孔（31）均包括两个，两个第一连接孔（21）和两个第二连接孔（31）均沿外延区（10）的纵向中轴线对称设置；所述第一连接孔（21）的孔径为0.34um-0.35um，所述第二连接孔（31）的孔径为0.29um-0.31um。
6.根据权利要求1所述的一种VDMOS器件，其特征在于：所述第二连接孔（31）内从下至上依次设置第二掺杂区（9）和高掺杂区（7），所述第二掺杂区（9）的深度为5-6 um，所述高掺杂区（7）的深度为2-3 um，所述高掺杂区（7）之上的第二连接孔（31）和第一连接孔（21）内设置连接区。
7.根据权利要求6所述的一种VDMOS器件，其特征在于：所述高掺杂区（7）、第一掺杂区（8）和第二掺杂区（9）为P 型掺杂。
8.根据权利要求1所述的一种VDMOS器件，其特征在于：所述栅氧化层（5）的厚度为0.02um-0.045um；所述氧化层（3）的厚度为0.02um-0.04um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321134525.5U CN219979572U (zh) | 2023-05-12 | 2023-05-12 | 一种vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321134525.5U CN219979572U (zh) | 2023-05-12 | 2023-05-12 | 一种vdmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219979572U true CN219979572U (zh) | 2023-11-07 |
Family
ID=88579624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321134525.5U Active CN219979572U (zh) | 2023-05-12 | 2023-05-12 | 一种vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219979572U (zh) |
-
2023
- 2023-05-12 CN CN202321134525.5U patent/CN219979572U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN214848639U (zh) | 半导体器件的元胞结构及半导体器件 | |
| JP2016502270A (ja) | 改善されたトレンチ保護を有するトレンチベースデバイス | |
| CN113555354B (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117637828A (zh) | 半导体装置 | |
| US11264450B2 (en) | Semiconductor device and manufacturing method | |
| CN219979572U (zh) | 一种vdmos器件 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN113921400B (zh) | 集成鳍式sbd结构的沟槽栅mosfet及其制造方法 | |
| CN220121847U (zh) | 一种浮栅型mosfet器件 | |
| CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
| CN116504816B (zh) | 一种横向结构的超级结二极管及制备方法 | |
| CN215342615U (zh) | 一种全超结mosfet器件结构 | |
| CN116487438A (zh) | 一种mosfet器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |