CN116454137A - 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 - Google Patents
一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 Download PDFInfo
- Publication number
- CN116454137A CN116454137A CN202310418848.5A CN202310418848A CN116454137A CN 116454137 A CN116454137 A CN 116454137A CN 202310418848 A CN202310418848 A CN 202310418848A CN 116454137 A CN116454137 A CN 116454137A
- Authority
- CN
- China
- Prior art keywords
- sbd
- well region
- trench
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title description 12
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000005336 cracking Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 4
- -1 aluminum ions Chemical class 0.000 claims 3
- 239000007943 implant Substances 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 10
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 108091034057 RNA (poly(A)) Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成SBD的槽型裂源SiC VDMOS结构，包括导电类型的衬底(1)和形成于衬底(1)上侧的外延层(2)，外延层(2)经蚀刻形成至少两个间隔的沟槽(3)，沟槽(3)之间的外延层(2)的表面形成SBD接触层(4)。本SiC VDMOS结构将VDMOSFET元胞P阱表面的P+欧姆接触区裂开，引入n≥2个间隔的沟槽，沟槽之间形成SBD接触层，在N型漂移区处表面形成肖特基接触，器件的其他部分不变。此结构相当于在SiC VDMOS中集成了一个沟槽式肖特基势垒二极管(TMBS)结构。在器件反偏耐压时，槽栅进行电荷耦合，夹断肖特基接触位置下方的电流通道，降低了器件漏电。
Description
技术领域
本发明属于半导体领域，具体涉及一种集成SBD的槽型裂源SiC VDMOS结构及制造方法。
背景技术
目前，在大多数的大功率变流器应用中，MOS开关器件都需要一个续流二极管在MOS关断时提供电流通路。二极管从续流时的导通状态到关断状态会经历反向恢复过程，如果反向恢复特性较差，不但可能产生极大的反向尖峰电流破坏电路的可靠性，还会影响电路开关特性，增大开关功耗，降低电路的效率。另外二极管的正向导通压降VF值应尽量小，利于降低导通损耗。
4H-SiC MOSFET的体二极管与Si快恢复二极管或者SiC肖特基势垒二极管(SBD)的反向恢复性能相当，能够充当续流二极管使用。但当器件工作在更高的环境温度或者随着内部结温的升高，体二极管的反向恢复性能与SiC SBD相比明显变差。同时SiC双极器件一直存在双极退化的问题。长时间正向导通后，体二极管的导通特性会发生退化甚至会引起MOSFET导通电阻和阻断能力的退化，这极大阻碍了体二极管的应用。另外由于4H-SiC材料禁带宽度是Si材料的3倍，故4H-SiC MOSFET体二极管的正向导通压降VF值远大于Si快恢复二极管，增加了体二极管的导通损耗。因此在某些对SiC MOSFET体二极管功能要求比较高的应用中，都会反向并联一个SiC SBD来替代体二极管的功能。但是外部反向并联SiC SBD无疑会增大电路规模，引入更多寄生的电容电感。
发明内容
本发明为解决现有技术中所存在的技术问题，提出了一种集成SBD的槽型裂源SiCVDMOS结构，该结构不仅能够避免额外的寄生效应，降低器件的封装成本，提高开关效率，而且还能有效降低器件漏电流。
该SiC VDMOS结构包括导电类型的衬底和形成于衬底上侧的外延层，外延层经蚀刻形成至少两个间隔的沟槽，沟槽之间的外延层的表面形成SBD接触层；在位于端部的沟槽的外侧形成P+阱区，与P+阱区相接触的N+阱区，以及与P+阱区下表面、N+阱区的侧面及下表面相接触的P-阱区；N+阱区一部分的上表面和P+阱区的上表面分别形成欧姆接触区，N+阱区另一部分上表面上侧和P-阱区上侧形成介质层，介质层内形成栅极金属；介质层、欧姆接触区、沟槽和SBD接触层的上侧溅射有金属层，该金属层经蚀刻形成源极金属；衬底背面金属溅射蒸发形成漏极金属。
在一些实施方式中，所述沟槽的槽深1～2um，所述SBD接触层宽度为2～4um，以保证反偏耗尽时屏蔽肖特基接触位置，从而降低反偏漏电。
在一些实施方式中，所述沟槽内侧形成栅氧化层，或沟槽内侧形成P+阱区。
在一些实施方式中，所述沟槽采用干法刻刻蚀制成，其深度深于高温注入形成的P-阱区结深；沟槽是采用干法刻蚀制成，且深度深于高温注入形成的P-结深，沟槽耗尽展宽能力更强，漏电更小。
本发明还提供了集成SBD的槽型裂源SiC VDMOS的制造方法，该方法包括：
提供导电类型的衬底，在衬底上生长一定厚度的外延层；
对外延层进行P-版光刻，注入离子形成P-阱区；
在P-阱区进行光刻注入离子形成N+阱区；
在P-阱区进行光刻注入离子，形成P+阱区；
激活退火；
在P+阱区之间形成若干沟槽，沟槽内生长栅氧化层，或形成P+阱区后，多晶硅Poly将沟槽填满；
形成介质层和栅极金属；
接触孔光刻及刻蚀，正面金属淀积及刻蚀，形成源极金属；
衬底背面金属溅射蒸发形成漏极金属；
相邻沟槽之间的正面金属与外延层相接触处形成SBD接触层，P+阱区和N+阱区与正面金属相接触处形成欧姆接触区。
本SiC VDMOS结构将VDMOSFET元胞P阱表面的P+欧姆接触区裂开，引入n≥2个间隔的沟槽，沟槽之间形成SBD接触层，在N型漂移区处表面形成肖特基接触，器件的其他部分不变。此结构相当于在SiC VDMOS中集成了一个沟槽式肖特基势垒二极管(TMBS)结构。在器件反偏耐压时，槽栅进行电荷耦合，夹断肖特基接触位置下方的电流通道，降低了器件漏电。
本SiC VDMOS结构将肖特基势垒二极管集成在器件内部，搭建电路时无需外部搭建二极管，有效地避免了额外的寄生效应，降低器件的封装成本，提高开关效率。
本发明的有益效果至少包括有：本SiC VDMOS结构降低了器件漏电，有效地避免了额外的寄生效应，降低了器件的封装成本，提高开关效率；且同芯片面积能集成更高规格的SBD。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明实施方式中所描述的裂源SiC VDMOS结构的结构示意图；
图2为本发明提供的槽型裂源SiC VDMOS结构的结构示意图之一；
图3为本发明提供的槽型裂源SiC VDMOS结构的结构示意图之二；
图4-图14为本发明提供的制造方法的步骤过程示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
本技术方案涉及的技术术语说明：
SBD，肖特基势垒二极管，根据肖特基势垒原理并利用金属-半导体接触特性制成的器件，主要依靠多数载流子实现电流运输，电子迁移率高，在金属-半导体边界上形成具有整流作用的区域，具有整流特性。
肖特基接触，金属和半导体相接触时使界面处半导体能带弯曲形成肖特基势垒，导致金属-半导体接触界面处形成大的界面电阻，产生肖特基结，以PN结相似，具有类似于PN结的单向导通性，但肖特基结的电容小。
欧姆接触，金属和半导体在接触界面处形成的一个纯电阻结构，该结构形成条件是半导体有高浓度的杂质掺入，可以使接触界面处不产生明显的附加阻抗，且不会使半导体内部的平衡载流子浓度发生显著改变。
N+Sub，导电类型的衬底，基于N型SiC材料掺杂而成。
N-EPI，N+Sub的外延层，作为漂移区。
目前，在某些对SiC MOSFET体二极管功能要求比较高的应用中，都会反向并联一个SiC SBD来替代体二极管的功能；外部反向并联SiC SBD无疑会增大电路规模，引入更多寄生的电容电感。如果能够把SiC SBD集成到MOSFFT器件内部，不但能够避免额外的寄生效应，并且还能减少器件的封装成本，提高开关效率，并且VDMOSFET和SBD共用一个结终端和漂移区，有助于进一步减少芯片面积。
图1示出了一种裂源SiC VDMOS结构，该结构将虚线框住的混合PN结势垒肖特基结构(MPS)集成至SiC VDMOS结构中。在反向偏压足够大时，pn结形成的耗尽区可以把肖特基接触下面的漏电流通道夹断，使得肖特基接触位置被屏蔽，其电场几乎不变。
但MPS结构的漏电流是肖特基接触宽度(WSBD)的函数，肖特基宽度越大，漏电流越大。另外由于SiC的离子扩散系数太低，只能通过高温注入形成PN结，故P-结深大概0.6um左右，进一步制约了肖特基接触宽度(WSBD)的增大。肖特基接触宽度窄，则同芯片面积能集成的SBD面积有限，为了集成目标SBD规格，就需要增大芯片面积，从而增加芯片成本。
如直接增大图1中肖特基接触宽度，因为P-阱区深度大概0.6～1um，很浅，能屏蔽的肖特基接触宽度大概是1.2～2um，如果反偏耐压时，肖特基接触屏蔽不足，肖特基漏电会非常大，耐压也会不足。
结合图2、3示出了另一种裂源SiC VDMOS结构包括导电类型的衬底1和形成于衬底1上侧的外延层2，外延层2经蚀刻形成至少两个间隔的沟槽3，沟槽3之间的外延层2的表面形成SBD接触层4；在位于端部的沟槽3的外侧形成P+阱区5，与P+阱区5相接触的N+阱区6，以及与P+阱区5下表面、N+阱区6的侧面及下表面相接触的P-阱区7；N+阱区6一部分的上表面和P+阱区5的上表面分别形成欧姆接触区8，N+阱区6另一部分上表面上侧和P-阱区7上侧形成介质层9，介质层9内形成栅极金属10；介质层9、欧姆接触区8、沟槽3和SBD接触层4的上侧溅射有金属层，该金属层经蚀刻形成源极金属11；衬底1背面金属溅射蒸发形成漏极金属12。
该结构沟槽3内侧形成栅氧化层13，在器件反向耐压时，槽栅进行电荷耦合，夹断肖特基接触位置下方的电流通道，从而降低器件漏电；或者，沟槽3内侧形成P+阱区，与外延层2形成PN结，Trench(沟槽)的引入导致P+的深度深，在PN结反偏耗尽时可以屏蔽肖特基接触位置，从而降低反偏漏电。
本裂源SiC VDMOS结构SBD接触层4宽度为高度的1～2倍。为保证反偏耗尽时屏蔽肖特基接触位置，从而降低反偏漏电，本裂源SiC VDMOS结构集成形成TMBS沟槽式肖特基势垒二极管槽深1～2um，SBD接触层5宽度为2～4um。
本裂源SiC VDMOS结构沟槽3采用干法刻刻蚀制成，其深度深于高温注入形成的P-阱区7结深。
图2、3示出的另一种裂源SiC VDMOS结构，该结构为槽型裂源SiC VDMOS结构，通过将VDMOSFET元胞P阱表面的P+欧姆接触区裂开，引入n≥2个槽栅，在N型漂移区处表面形成肖特基接触，器件的其他部分不变。此结构相当于在SiC VDMOS中集成了一个沟槽式肖特基势垒二极管(TMBS)结构。在器件反偏耐压时，槽栅进行电荷耦合，夹断肖特基接触位置下方的电流通道，从而降低器件漏电。该槽型裂源SiC VDMOS结构经以下步骤制得：
步骤一：在N型SiC衬底上生长一定厚度的N型外延，如图4所示；
步骤二：进行P-版光刻，多次铝Al离子注入，形成P-阱区，表面掺杂浓度约为5E16～1E17 cm-3,深度0.6um，如图5所示；
步骤三：进行N+版光刻，多次氮N离子注入，形成N+阱区，表面掺杂浓度约为1E20cm-3,深度0.3um，如图6所示；
步骤四：进行P+版光刻，次铝Al离子注入，形成P+阱区，表面掺杂浓度约为4E20cm-3,深度0.6um，如图7所示；
步骤五：1700℃下30min激活退火；
步骤六：CVD淀积一定厚度的SiO2,通过Trench光刻刻蚀形成硬掩膜，进行RIE干法SiC沟槽刻蚀，槽宽0.5um，深度1～2μm，如图8所示；
步骤七：CVD淀积的SiO2将沟槽填满，然后湿法回刻，保留沟槽底部约如图9所示；
步骤八：1300℃干氧氧化30min生长栅氧厚度1300℃NO氛围退火30min，如图10所示；
步骤九：CVD淀积的多晶硅Poly将沟槽填满，然后Poly光刻刻蚀，如图11所示；
步骤十：CVD淀积淀积一层1.5μm厚的ILD，如图12所示；
步骤十一：接触孔光刻及刻蚀，正面金属淀积及刻蚀，如图13所示；
步骤十二：背面减薄及背面金属溅射蒸发，最终完成本发明结构，如图14所示。
本公开已由上述相关实施例加以描述，然而上述实施例仅为实施本公开的范例。必需指出的是，已揭露的实施例并未限制本公开的范围。相反，在不脱离本公开的精神和范围内所作的变动与润饰，均属本公开的专利保护范围。
Claims (9)
1.一种集成SBD的槽型裂源SiC VDMOS结构，其特征在于，包括导电类型的衬底(1)和形成于衬底(1)上侧的外延层(2)，外延层(2)经蚀刻形成至少两个间隔的沟槽(3)，沟槽(3)之间的外延层(2)的表面形成SBD接触层(5)；在位于端部的沟槽(3)的外侧形成P+阱区(5)，与P+阱区(5)相接触的N+阱区(6)，以及与P+阱区(5)下表面、N+阱区(6)的侧面及下表面相接触的P-阱区(7)；N+阱区(6)一部分的上表面和P+阱区(5)的上表面分别形成欧姆接触区(8)，N+阱区(6)另一部分上表面上侧和P-阱区(7)上侧形成介质层(9)，介质层(9)内形成栅极金属(10)；介质层(9)、欧姆接触区(8)、沟槽(3)和SBD接触层(4)的上侧溅射有金属层，该金属层经蚀刻形成源极金属(11)；衬底(1)背面金属溅射蒸发形成漏极金属(12)。
2.根据权利要求1所述的集成SBD的槽型裂源SiC VDMOS结构，其特征在于，所述沟槽(3)的槽深1～2um，所述SBD接触层(4)宽度为2～4um，以保证反偏耗尽时屏蔽肖特基接触位置，从而降低反偏漏电。
3.根据权利要求1所述的集成SBD的槽型裂源SiC VDMOS结构，其特征在于，所述沟槽(3)内侧形成栅氧化层(13)，或沟槽(3)内侧形成P+阱区。
4.根据权利要求1所述的集成SBD的槽型裂源SiC VDMOS结构，其特征在于，所述沟槽(3)采用干法刻刻蚀制成，其深度深于高温注入形成的P-阱区(7)结深。
5.集成SBD的槽型裂源SiC VDMOS的制造方法，其特征在于，该方法包括：
提供导电类型的衬底(1)，在衬底(1)上生长一定厚度的外延层(2)；
对外延层(2)进行P-版光刻，注入离子形成P-阱区(7)；
在P-阱区(7)进行光刻注入离子形成N+阱区(6)；
在P-阱区(7)进行光刻注入离子，形成P+阱区(5)；
激活退火；
在P+阱区(5)之间形成若干沟槽(3)，沟槽(3)内生长栅氧化层，或形成P+阱区后，多晶硅Poly将沟槽(3)填满；
形成介质层(9)和栅极金属(10)；
接触孔光刻及刻蚀，正面金属淀积及刻蚀，形成源极金属(11)；
衬底(1)背面金属溅射蒸发形成漏极金属(12)；
相邻沟槽(3)之间的正面金属与外延层(2)相接触处形成SBD接触层(4)，P+阱区(5)和N+阱区(6)与正面金属相接触处形成欧姆接触区(8)。
6.根据权利要求5所述的集成SBD的槽型裂源SiC VDMOS的制造方法，其特征在于，所述P-阱区(7)经多次注入铝离子形成，表面掺杂浓度为5E16～1E17 cm-3，深度0.6um。
7.根据权利要求5所述的集成SBD的槽型裂源SiC VDMOS的制造方法，其特征在于，所述N+阱区(6)经多次注入氮离子形成，表面掺杂浓度约为1E20 cm-3,深度0.3um。
8.根据权利要求5所述的集成SBD的槽型裂源SiC VDMOS的制造方法，其特征在于，所述P+阱区(5)经多次注入氮离子形成，表面掺杂浓度约为4E20 cm-3,深度0.6um。
9.根据权利要求5所述的集成SBD的槽型裂源SiC VDMOS的制造方法，其特征在于，所述沟槽(3)采用干法刻刻蚀制成，其深度深于高温注入形成的P-阱区(7)结深。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310418848.5A CN116454137A (zh) | 2023-04-19 | 2023-04-19 | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310418848.5A CN116454137A (zh) | 2023-04-19 | 2023-04-19 | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116454137A true CN116454137A (zh) | 2023-07-18 |
Family
ID=87123343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310418848.5A Pending CN116454137A (zh) | 2023-04-19 | 2023-04-19 | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116454137A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238914A (zh) * | 2023-11-13 | 2023-12-15 | 深圳天狼芯半导体有限公司 | 一种集成SBD的SiC器件及制备方法 |
| CN117995841A (zh) * | 2024-04-03 | 2024-05-07 | 深圳市至信微电子有限公司 | 一种lvff碳化硅场效应管及制备工艺 |
-
2023
- 2023-04-19 CN CN202310418848.5A patent/CN116454137A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238914A (zh) * | 2023-11-13 | 2023-12-15 | 深圳天狼芯半导体有限公司 | 一种集成SBD的SiC器件及制备方法 |
| CN117995841A (zh) * | 2024-04-03 | 2024-05-07 | 深圳市至信微电子有限公司 | 一种lvff碳化硅场效应管及制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| KR20230050726A (ko) | Mosfet 소자 및 그 제조 방법 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN116666435A (zh) | 一种线性功率mosfet器件及制备方法 | |
| CN116130480A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN115483291A (zh) | 一种集成tmbs的集成电路芯片及其制备方法 | |
| CN115642173A (zh) | 全垂直功率器件及其制作方法、芯片 | |
| CN115241051A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN111755520B (zh) | 一种集成jbs的碳化硅umosfet器件 | |
| CN111755522B (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN115295612B (zh) | 一种单边沟道rc-igbt器件及其制备方法、芯片 | |
| CN116525683B (zh) | 一种深阱型SiC Mosfet器件及制备方法 | |
| CN214012948U (zh) | 一种肖特基二极管 | |
| CN115295614B (zh) | 一种碳化硅jfet结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |