CN116404034A - 一种配合浮动结引入片状p沟道的碳化硅功率器件 - Google Patents
一种配合浮动结引入片状p沟道的碳化硅功率器件 Download PDFInfo
- Publication number
- CN116404034A CN116404034A CN202310666001.9A CN202310666001A CN116404034A CN 116404034 A CN116404034 A CN 116404034A CN 202310666001 A CN202310666001 A CN 202310666001A CN 116404034 A CN116404034 A CN 116404034A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- channel
- sheet
- floating junction
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 96
- 238000007667 floating Methods 0.000 title claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种配合浮动结引入片状P沟道的碳化硅功率器件，包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N‑外延层，以及通过对所述N‑外延层的表面进行P型掺杂形成的P型掺杂区；其中，所述P型掺杂区下方的N‑外延层形成所述碳化硅功率器件的有源漂移区；所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；所述浮动结和所述片状P沟道均是在外延生长所述N‑外延层的过程中，对生长中的N‑外延层进行多次离子注入形成的。本发明提高了碳化硅浮动结功率器件的开关特性，解决了碳化硅浮动结功率器件难以应用于高频场景的问题。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种配合浮动结引入片状P沟道的碳化硅功率器件。
背景技术
近年来，节能减排、低碳发展的需求与日俱增。功率半导体器件是能量生成-储存-分配循环中的重要环节。通过提高半导体功率器件的性能成为一种可行的提高能源转换效率的方法。碳化硅功率半导体器件因为其高压阻断能力、高频开关特性、高温可工作的特点，有望成为下一代主流大功率器件，得到了半导体制造商和研究人员的广泛青睐。
通过在碳化硅功率器件中引入浮动结结构，能够发挥浮动结与碳化硅各自的优势，打破碳化硅单极器件的一维极限，降低器件的动态损失，提高器件耐压性能。但是由于浮动结在反向耐压下向漂移区大大展宽，当偏置电压从反向转为正向时，反向偏置下展宽的浮动结耗尽区由于缺乏沟道，少子难以被快速抽取耗尽，浮动结器件的开关特性受到很大影响，难以应用于高频场景。
发明内容
为了解决现有技术中所存在的上述问题，本发明提供了一种配合浮动结引入片状P沟道的碳化硅功率器件。
本发明要解决的技术问题通过以下技术方案实现：
一种配合浮动结引入片状P沟道的碳化硅功率器件，所述碳化硅功率器件包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N-外延层，以及通过对所述N-外延层的表面进行P型掺杂形成的P型掺杂区；
其中，所述P型掺杂区下方的N-外延层形成所述碳化硅功率器件的有源漂移区；
所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；
所述浮动结和所述片状P沟道均是在外延生长所述N-外延层的过程中，对生长中的N-外延层进行多次离子注入形成的。
优选地，所述碳化硅功率器件包括：碳化硅JBS(Junction Barrier Schottky，结势垒肖特基)二极管。
优选地，所述碳化硅功率器件包括：碳化硅MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化物半导体场效应晶体管)。
优选地，所述碳化硅JBS二极管的有源漂移区中设有多个平行排列的浮动结，所有浮动结均通过一个片状P沟道连接所述有源漂移区上方的P型掺杂区。
优选地，所述碳化硅MOSFET的有源漂移区中设有两个浮动结，所述两个浮动结分别通过两个不同的片状P沟道连接所述有源漂移区上方的两个P型掺杂区；所述碳化硅MOSFET还包括：对所述两个P型掺杂区分别进行N+离子注入形成的N+注入区。
本发明还提供了一种碳化硅JBS二极管的制备方法，包括：
获取N型碳化硅衬底；
在N型碳化硅衬底上外延生长N-外延层；其中，在外延生长过程中，对生长中的N-外延层进行多次离子注入，以在所述N-外延层中形成多个浮动结和片状P沟道，其中每个浮动结均连接片状P沟道；
在所述N-外延层的表面进行P掺杂，形成P型掺杂区；其中，所述P型掺杂区下方的N-外延层形成有源漂移区，所述多个浮动结和片状P沟道均位于该有源漂移区中，每个浮动结均通过片状P沟道连接所述P型掺杂区。
优选地，所述浮动结和所述片状P沟道的注入离子均为Al，所述浮动结的Al掺杂浓度范围为1×1017cm-3~11×1020cm-3，所述片状P沟道的Al掺杂浓度范围为11×1014cm-3~11×1017cm-3。
优选地，所述浮动结的注入能量范围10Kev~1000Kev，所述片状P沟道的注入能量范围10Kev~1000Kev。
优选地，所述N-外延层的外延生长温度为1600℃~1900℃。
优选地，所述N型碳化硅衬底的厚度为300μm~700μm。
本发明提供的配合浮动结引入片状P沟道的碳化硅功率器件，通过在浮动结与P型掺杂区之间引入片状P沟道，使得浮动结与P型掺杂区通过片状P沟道实现连接，从而在P型掺杂区和浮动结之间引入载流子的抽取通道，由此可以增大少子的抽取速度，降低耗尽区消失时间，降低过充电压，解决器件关断后再开启时的开启速度问题，从而解决了背景技术中提到的碳化硅功率器件难以应用于高频场景的问题。
以下将结合附图及对本发明做进一步详细说明。
附图说明
图1是基于本发明实施例的发明构思所提出的一种配合浮动结引入片状P沟道的碳化硅JBS二极管的结构示意图；
图2是图1所示碳化硅JBS二极管的侧视图；
图3是图1所示碳化硅JBS二极管的仰视图；
图4是基于本发明实施例的发明构思所提出的一种配合浮动结引入片状P沟道的碳化硅MOSFET的结构示意图；
图5是本发明实施例提供的一种碳化硅JBS二极管的制备方法的流程图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
为了解决背景技术中所提出的问题，本发明实施例提供了一种配合浮动结引入片状P沟道的碳化硅功率器件，该碳化硅功率器件至少包括：N型碳化硅衬底、叠加于该N型碳化硅衬底之上的N-外延层，以及通过对该N-外延层的表面进行P型掺杂形成的P型掺杂区。
其中，N-外延层的材质为碳化硅。P型掺杂区下方的N-外延层形成碳化硅功率器件的有源漂移区，该有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接有源漂移区上方的P型掺杂区。这里说的“连接”，既表明了通过片状P沟道使得浮动结与P型掺杂区能够电连接在一起，又表面了片状P沟道分别与浮动结、P型掺杂区在位置上有接触连接的关系。这些浮动结和片状P沟道均是在外延生长N-外延层的过程中，对生长中的N-外延层进行多次离子注入形成的。其中，浮动结和片状P沟道的注入离子均为Al，浮动结的Al掺杂浓度范围为1×1017cm-3~11×1020cm-3，片状P沟道的Al掺杂浓度范围为11×1014cm-3~11×1017cm-3。
在一个实施例中，上述碳化硅功率器件可以包括：碳化硅JBS二极管。
具体的，参见图1所示，该碳化硅JBS二极管的有源漂移区5中设有多个平行排列的浮动结2，所有浮动结2均通过一个片状P沟道4连接有源漂移区5上方的P型掺杂区1。另外，图1中标记为3的结构是N型碳化硅衬底3，图1所示碳化硅JBS二极管的侧视图请参见图2，图2中未示出有源漂移区5；图1所示碳化硅JBS二极管的仰视图请参见图3，图3是透过N型碳化硅衬底3所绘制的。
基于图1~图3可以看出，本发明实施例提供的碳化硅JBS二极管是一种打破碳化硅一维极限的功率器件。
在另一个实施例中，上述碳化硅功率器件可以包括：碳化硅MOSFET。
具体的，参见图4所示，该碳化硅MOSFET的有源漂移区5中设有两个浮动结2，这两个浮动结2分别通过两个不同的片状P沟道4连接有源漂移区5上方的两个P型掺杂区1；此外，该碳化硅MOSFET还包括：对两个P型掺杂区1分别进行N+离子注入形成的N+注入区，以及碳化硅MOSFET的源、漏、栅电极；图4中仅示出了栅电极和漏电极，实际中源电极制备在P型掺杂区1和N+注入区的表面，且与栅电极隔开一定的距离。其中，N+离子包括磷元素或氮元素。
本发明实施例提供的配合浮动结引入片状P沟道的碳化硅功率器件，通过在浮动结2与P型掺杂区1之间引入片状P沟道4，使得浮动结2与P型掺杂区1通过片状P沟道4实现连接，从而在P型掺杂区1和浮动结2之间引入了载流子的抽取通道，由此可以增大少子的抽取速度，降低耗尽区消失时间，降低过充电压，解决关断后再开启时的开启速度问题。由此，解决了背景技术中提到碳化硅功率器件难以应用于高频场景的问题。
并且，由于本发明实施例提供的碳化硅功率器件中采用了浮动结2以及N型碳化硅衬底3，使得器件能够实现高耐压以及高耐温，大大扩宽了碳化硅浮动结器件在未来功率半导体器件领域的应用范围，同时这种新结构还可以应用于很多碳化硅功率器件领域，因此对未来碳化硅浮动结器件在高温高压高频环境下的应用具有较大的意义。
基于同一发明构思，本发明实施例还提供了一种碳化硅JBS二极管的制备方法，如图5所示，该方法包括以下步骤：
S10：获取N型碳化硅衬底。
优选地，该N型碳化硅衬底的厚度可以为300μm~700μm。
可以理解的是，碳化硅衬底的生产技术成熟、器件质量较好；并且，碳化硅衬底的热导率较高，稳定性很好，能够运用在高温生长过程中；碳化硅衬底还具有优良的物理化学性能，能够实现具有高性能的高功率电力电子器件。
S20：在N型碳化硅衬底上外延生长N-外延层；其中，在外延生长过程中，对生长中的N-外延层进行多次离子注入，以在N-外延层中形成片状P沟道和多个浮动结，其中每个浮动结均连接片状P沟道。
具体的，该步骤S20包括：
(a)利用CVD(Chemical Vapor Deposition，化学气相沉积)法，在N型碳化硅衬底的表面生长一层N-外延材料，生长温度1600℃~1900℃。
(b)在当前生长好的一层N-外延材料的表面选取多处区域作为浮动结所在的区域，并取一处作为片状P沟道所在的区域，确保片状P沟道所在的区域与浮动结所在的多处区域均能够连接在一起。
(c)对浮动结所在的区域进行离子注入，注入离子为Al，Al掺杂浓度范围为1×1017cm-3~11×1020cm-3，注入能量范围10Kev~1000Kev，从而在一个二维平面内形成多个浮动结。
(d)对片状P沟道所在的区域进行离子注入，注入离子为Al，Al掺杂浓度范围为11×1014cm-3~11×1017cm-3，注入能量范围10Kev~1000Kev，从而在上述二维平面内形成片状P沟道。
(e)参照步骤(a)继续生长N-外延材料，生长好之后可以选择结束该步骤S20进入步骤S30，也可以选择继续执行步骤(f)。
(f)参照步骤(d)再次进行离子注入，使得片状P沟道的高度向上增大。
(g)参照步骤(a)继续生长N-外延材料。
(h)参照步骤(c)再次进行离子注入，从而在上述二维平面的上方的又一个新的二维平面内形成多个浮动结。
(i)参照步骤(d)再次进行离子注入，使得片状P沟道的高度继续向上增大。
(j)参照步骤(a)继续生长N-外延材料，生长好之后可以选择结束该步骤S20进入步骤S30，也可以选择重复执行步骤(f)~(j)，直至浮动结的个数以及片状P沟道的高度的达到要求时结束该步骤S20。
S30：在N-外延层的表面进行P掺杂，形成P型掺杂区；其中，P型掺杂区下方的N-外延层形成有源漂移区，多个浮动结和片状P沟道均位于该有源漂移区中，每个浮动结均通过片状P沟道连接P型掺杂区。
具体的，在步骤S20中生长好的N-外延层的表面进行P掺杂，形成P型掺杂区，该P型掺杂与片状P沟道上下对接，从而使得每个浮动结均通过片状P沟道与有源漂移区5上方的P型掺杂区实现连接。其中，P型掺杂的注入离子为Al，掺杂浓度范围为1×1018cm-3~1×1020cm-3，注入能量范围10Kev~1000Kev。
利用本发明实施例的方法所制备的碳化硅JBS二极管，在浮动结与有源漂移区上方的P型掺杂区之间引入了载流子的抽取通道，因此少子的抽取速度快，耗尽区消失时间短，过充电压小，关断后再开启时的开启速度块，可以应用于高频场景。且由于采用的是碳化硅衬底以及浮动结结构，因此该碳化硅JBS二极管可应用于高温高压高频环境下。
本发明实施例中，器件实施例和方法实施例的相关之处可互相参见。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N-外延层，以及通过对所述N-外延层的表面进行P型掺杂形成的P型掺杂区；
其中，所述P型掺杂区下方的N-外延层形成所述碳化硅功率器件的有源漂移区；
所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；
所述浮动结和所述片状P沟道均是在外延生长所述N-外延层的过程中，对生长中的N-外延层进行多次离子注入形成的。
2.根据权利要求1所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：碳化硅JBS二极管。
3.根据权利要求1所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：碳化硅MOSFET。
4.根据权利要求2所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅JBS二极管的有源漂移区中设有多个平行排列的浮动结，所有浮动结均通过一个片状P沟道连接所述有源漂移区上方的P型掺杂区。
5.根据权利要求3所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅MOSFET的有源漂移区中设有两个浮动结，所述两个浮动结分别通过两个不同的片状P沟道连接所述有源漂移区上方的两个P型掺杂区；所述碳化硅MOSFET还包括：对所述两个P型掺杂区分别进行N+离子注入形成的N+注入区。
6.一种碳化硅JBS二极管的制备方法，其特征在于，包括：
获取N型碳化硅衬底；
在N型碳化硅衬底上外延生长N-外延层；其中，在外延生长过程中，对生长中的N-外延层进行多次离子注入，以在所述N-外延层中形成片状P沟道和多个浮动结，其中每个浮动结均连接所述片状P沟道；
在所述N-外延层的表面进行P掺杂，形成P型掺杂区；其中，所述P型掺杂区下方的N-外延层形成有源漂移区，所述多个浮动结和片状P沟道均位于该有源漂移区中，每个浮动结均通过片状P沟道连接所述P型掺杂区。
7.根据权利要求6所述的方法，其特征在于，所述浮动结和所述片状P沟道的注入离子均为Al，所述浮动结的Al掺杂浓度范围为1×1017cm-3~11×1020cm-3，所述片状P沟道的Al掺杂浓度范围为11×1014cm-3~11×1017cm-3。
8.根据权利要求7所述的方法，其特征在于，所述浮动结的注入能量范围10Kev~1000Kev，所述片状P沟道的注入能量范围10Kev~1000Kev。
9.根据权利要求6所述的方法，其特征在于，所述N-外延层的外延生长温度为1600℃~1900℃。
10.根据权利要求6所述的方法，其特征在于，所述N型碳化硅衬底的厚度为300μm~700μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310666001.9A CN116404034A (zh) | 2023-06-07 | 2023-06-07 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310666001.9A CN116404034A (zh) | 2023-06-07 | 2023-06-07 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116404034A true CN116404034A (zh) | 2023-07-07 |
Family
ID=87018346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310666001.9A Pending CN116404034A (zh) | 2023-06-07 | 2023-06-07 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116404034A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613105A (zh) * | 2024-01-22 | 2024-02-27 | 西安电子科技大学 | 改善开关特性的碳化硅浮动结的二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779297A (zh) * | 2015-04-24 | 2015-07-15 | 无锡同方微电子有限公司 | 一种高压超结mosfet结构及其制作方法 |
| CN114267718A (zh) * | 2021-12-14 | 2022-04-01 | 芜湖启迪半导体有限公司 | 具有埋层结构的碳化硅mps二极管及其制备方法 |
| CN114628494A (zh) * | 2022-01-28 | 2022-06-14 | 西安电子科技大学 | 一种新型超级浮动结碳化硅功率器件及其制备方法 |
| CN115274824A (zh) * | 2022-08-07 | 2022-11-01 | 捷捷微电(上海)科技有限公司 | 一种新型SiC MOSFET结构及其制造方法 |
-
2023
- 2023-06-07 CN CN202310666001.9A patent/CN116404034A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779297A (zh) * | 2015-04-24 | 2015-07-15 | 无锡同方微电子有限公司 | 一种高压超结mosfet结构及其制作方法 |
| CN114267718A (zh) * | 2021-12-14 | 2022-04-01 | 芜湖启迪半导体有限公司 | 具有埋层结构的碳化硅mps二极管及其制备方法 |
| CN114628494A (zh) * | 2022-01-28 | 2022-06-14 | 西安电子科技大学 | 一种新型超级浮动结碳化硅功率器件及其制备方法 |
| CN115274824A (zh) * | 2022-08-07 | 2022-11-01 | 捷捷微电(上海)科技有限公司 | 一种新型SiC MOSFET结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| HAO YUAN ET AL: "Experimental study of high performance 4H-SiC floating junction JBS diodes", 《IEEE ACCESS》, pages 93039 - 93047 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613105A (zh) * | 2024-01-22 | 2024-02-27 | 西安电子科技大学 | 改善开关特性的碳化硅浮动结的二极管及其制备方法 |
| CN117613105B (zh) * | 2024-01-22 | 2024-05-14 | 西安电子科技大学 | 改善开关特性的碳化硅浮动结的二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100459153C (zh) | SiC-MISFET及其制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103460392B (zh) | 半导体装置及其制造方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN116404034A (zh) | 一种配合浮动结引入片状p沟道的碳化硅功率器件 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN111446287A (zh) | 一种mosfet器件及其制备方法 | |
| CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN111326584A (zh) | 碳化硅mosfet及其制备方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN116705831A (zh) | 一种包含柱状p沟道的碳化硅浮动结功率器件 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN114203797B (zh) | 基于异质结的超结氧化镓晶体管及其制作方法与应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230707 |