CN115274824A - 一种新型SiC MOSFET结构及其制造方法 - Google Patents
一种新型SiC MOSFET结构及其制造方法 Download PDFInfo
- Publication number
- CN115274824A CN115274824A CN202210944357.XA CN202210944357A CN115274824A CN 115274824 A CN115274824 A CN 115274824A CN 202210944357 A CN202210944357 A CN 202210944357A CN 115274824 A CN115274824 A CN 115274824A
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- type
- implantation
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000002513 implantation Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 37
- 229910010271 silicon carbide Inorganic materials 0.000 description 35
- 230000005684 electric field Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种新型SiCMOSFET结构及其制造方法，包括SiC衬底和SiC衬底上从下至上依次形成的N‑漂移区、N+外延层和掺杂区，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，其特征在于，所述N‑漂移区内沿XY平面通过沟道离子注入法形成P型网状掺杂区，N‑漂移区内沿P型网状掺杂区的X轴向通过离子注入法形成P型柱，且所述P型柱的底端位于P型网状掺杂区内，所述述P型柱的顶端穿过N+外延层位于掺杂区中的P‑掺杂区内。本发明通过沟道离子注入在漂移区形成立体网状掺杂区域和耗尽层，在降低导通电阻的同时达到保护栅氧化层的目的。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种新型SiC MOSFET结构及其制造方法。
背景技术
在电力电子行业的发展过程中，半导体技术起到了决定性作用。其中，功率半导体器件一直被认为是电力电子设备的关键组成部分。随着电力电子技术在工业、医疗、交通、消费等行业的广泛应用，功率半导体器件直接影响着这些电力电子设备的成本和效率。现阶段功率硅器件(silicon，Si)的应用已经相当成熟，但随着日益增长的行业需求，硅器件由于其本身物理特性的限制，已经开始不适用于一些高压、高温、高效率及高功率密度的应用场合。
碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，而碳化硅(siliconcarbide，SiC)MOSFET技术也随之迅速发展。与Si材料相比，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC器件的高击穿场强和高工作温度。尤其在SiC MOSFET的开发与应用方面，与相同功率等级的Si MOSFET相比，SiCMOSFET导通电阻、开关损耗大幅降低，适用于更高的工作频率，另由于其高温工作特性，大大提高了高温稳定性。
然而SiC MOSFET的漂移区的浓度以及厚度对于反向耐压时栅氧的电场强度和导通抵抗有着很大的影响。浓度高或者厚度薄使得导通电阻低的同时，也造成反向耐压时栅氧化层的电场强度更高，存在击穿栅氧化层的风险。
此外，与Si材料相比，采用SiC沟道注入进行选区掺杂存在以下难点：
(1)主要掺杂原子Al，N和P的扩散系数非常小导致难以通过热扩散(diffusion)来形成选区掺杂；
(2)在SiC进行离子注入(implantation)所需的注入能要比在Si更高，且更深的掺杂深度需要更高的注入能，因此对设备要求更高；
(3)在SiC进行离子注入(implantation)所需的注入温度(500℃)要比Si更高，设备限制较高。
因此，亟需找到一种既能满足SiC掺杂需求又能尽可能降低生产成本及难度的制造工艺。
发明内容
本发明的目的在于提供一种新型SiC MOSFET结构及其制造方法，通过沟道离子注入在漂移区形成立体网状掺杂区域，在反向耐压时，立体网状掺杂区域和漂移区形成的耗尽层可以抑制较高的电场进入到栅氧化层，从而降低栅氧化层上的电场强度，保护栅氧不被击穿，在降低导通电阻的同时达到保护栅氧化层的目的。
本发明的具体技术方案如下：
一种新型SiC MOSFET结构，包括SiC衬底和SiC衬底上从下至上依次形成的N-漂移区、N+外延层和掺杂区，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，所述N-漂移区内沿XY平面通过沟道离子注入法形成P型网状掺杂区，N-漂移区内沿P型网状掺杂区的X轴向通过离子注入法形成P型柱，且所述P型柱的底端位于P型网状掺杂区内，所述述P型柱的顶端穿过N+外延层位于掺杂区中的P-掺杂区内。
优选地，所述N+外延层内靠近上表面处两侧设有对称的掺杂区，每个所述掺杂区包括P-掺杂区、N+掺杂区、P+掺杂区，其中，N+掺杂区和P+掺杂区均位于所述P-掺杂区内，所述N+外延层上表面以及两侧部分N+掺杂区和P-掺杂区上表面设有栅氧化层，所述栅氧化层内设有多晶硅层，所述栅氧化层外包覆有金属层。
优选地，所述N+外延层上表面设有掺杂区，且所述掺杂区包括P-掺杂区、N+掺杂区、P+掺杂区，所述N+掺杂区位于所述P-掺杂区上表面，且所述N+掺杂区两侧对称设置有P+掺杂区，且P+掺杂区与所述N+掺杂区的上表面齐平，所述N-漂移区、N+外延层和掺杂区内设有U型沟槽，且沟槽内壁设有栅氧化层，所述沟槽内填充有多晶硅层，所述多晶硅层上表面继续生长有栅氧化层，所述栅氧化层包覆多晶硅层，且覆盖部分N+掺杂区，所述栅氧化层外包覆有金属层。
优选地，所述P型网状掺杂区为矩形网格状掺杂区，包括若干条X轴向P型条状掺杂区和若干条Y轴向P型条状掺杂区。
优选地，所述P型网状掺杂区中矩形网格的长和宽均≤5μm，所述X轴向P型条状掺杂区和Y轴向P型条状掺杂区的线条宽度≤5μm，所述P型网状掺杂区的注入深度≤3μm。
优选地，所述P型网状掺杂区的注入材料为硼或者铝，且离子注入后形成的浓度为1e17-1e18cm-3。
优选地，所述P型柱的注入深度≤5μm，且P型柱的宽度小于X轴向P型条状掺杂区的宽度。
优选地，所述P型柱的注入材料为硼或者铝，且离子注入后形成的浓度为1e17-1e18cm-3。
一种新型SiC MOSFET结构的制造方法，具体步骤如下：
S1:在SiC衬底上表面外延生长第一N-漂移区，其中，所述SiC衬底为N型衬底，其厚度≤350μm，浓度为1e19-1e20cm-3,所述第一N-漂移区的厚度≤10μm，浓度为5e15-5e16cm-3；
S2:在所述第一N-漂移区上通过沟道离子注入法形成P型网状掺杂区；
S3:在所述P型网状掺杂区以及第一N-漂移区上表面继续生长形成第二N-漂移区，其中，所述第二N-漂移区的厚度≤10μm，浓度为5e15-5e16cm-3；
S4:采用沟道离子注入法在P型网状掺杂区以及第二N-漂移区内形成P型柱；
S5:采用沟道离子注入法在第二N-漂移区内注入形成N+外延层，其中，N+外延层的厚度≤2μm，且N+外延层的注入材料为氮或者磷，且注入浓度为1e16-1e17cm-3；
S6:采用沟道离子注入法在N+外延层内依次注入形成P-掺杂区、N+掺杂区和P+掺杂区，其中，P-掺杂区的注入深度小于N+外延层厚度，P-掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为5e16-5e18cm-3，N+掺杂区的注入深度≤1μm，N+掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为1e19-1e20cm-3，P+掺杂区的注入深度≤1μm，P+掺杂区的注入材料为氮或者铝，且离子注入后形成的浓度为1e20-1e21cm-3；
S7:后续栅氧化层、多晶硅层以及金属层的工艺制程与常规的制程相同，制备得到平坦型MOSFET或沟槽型MOSFET。
优选地，所述沟道离子注入法的具体注入工艺如下：在室温—300℃温度条件下，以SiC衬底的Si面为注入面，设置注入角度与Z轴夹角为3-5°，方向指向X轴，沿着c轴<0001>向
方向进行离子注入。
有益效果：本发明公开了一种新型SiC MOSFET结构及其制造方法，与传统SiCMOSFET结构及工艺相比，具有如下优点
(1)本发明通过沟道离子注入在漂移区形成立体网状掺杂区域和耗尽层，可以阻止高电场进入栅氧化层区域，不仅可以保持漂移区浓度不变，而且可以降低反向耐压时栅氧化层中的电场强度。
(2)本发明利用SiC的沟道效应，沿着晶轴的沟道，并以特定的角度来进行离子注入，可以用更低的注入能来达到特定深度，且能显著扩展注入深度。
附图说明
图1为实施例1步骤S2的俯视结构示意图；
图2为图1中A-A’截面结构示意图；
图3为图1中B-B’截面结构示意图；
图4为实施例1步骤S3的截面示意图(同A-A’截面处)；
图5为实施例1步骤S3的截面示意图(同B-B’截面处)；
图6为实施例1步骤S4的俯视结构示意图(部分结构未画出)；
图7为图6中A-A’截面结构示意图；
图8为图6中B-B’截面结构示意图；
图9为实施例1步骤S5的截面示意图(同A-A’截面处)；
图10为实施例1步骤S5的截面示意图(同B-B’截面处)；
图11为实施例1步骤S6的截面示意图(同A-A’截面处)；
图12为实施例1步骤S6的截面示意图(同B-B’截面处)；
图13为实施例1步骤S7的俯视结构示意图(部分结构未画出)；
图14为图13中A-A’截面结构示意图，即为平坦型MOSFET；
图15为图13中B-B’截面结构示意图，即为平坦型MOSFET；
图16为实施例2步骤S6的截面示意图(同A-A’截面处)；
图17为实施例2步骤S6的截面示意图(同B-B’截面处)；
图18为实施例2步骤S7的截面示意图(同A-A’截面处)；
图19为实施例2步骤S7的截面示意图(同B-B’截面处)；
图20为实施例1和实施例3离子注入工艺的能量对比示意图；
图中：SiC衬底1、N-漂移区2、第一N-漂移区2-1、第二N-漂移区2-2、P型网状掺杂区3、X轴向P型条状掺杂区3-1、Y轴向P型条状掺杂区3-2、P型柱4、N+外延层5、掺杂区6、P-掺杂区6-1、N+掺杂区6-2、P+掺杂区6-3、栅氧化层7、多晶硅层8、金属层9。
具体实施方式
下面结合附图对本发明作若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
实施例1
一种新型平坦型SiC MOSFET结构，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，其具体制备步骤如下：
S1:在SiC衬底1表面外延生长第一N-漂移区2-1，其中，所述SiC衬底1为N型衬底，其厚度为350μm，浓度为1e19-1e20cm-3,所述第一N-漂移区2-1的厚度为10μm，浓度为5e15-5e16cm-3；
S2:在第一N-漂移区2-1上通过沟道离子注入法形成P型网状掺杂区3，P型网状掺杂区3为矩形网格状掺杂区，如图1-图3所示，包括若干条X轴向P型条状掺杂区3-1和若干条Y轴向P型条状掺杂区3-2，其中，矩形网格的长和宽均为5μm，X轴向P型条状掺杂区3-1和Y轴向P型条状掺杂区3-2的线条宽度为5μm，P型网状掺杂区3的注入深度为3μm，P型网状掺杂区3的注入材料为硼或者铝，且注入浓度为1e17-1e18cm-3；
S3:在P型网状掺杂区3以及第一N-漂移区2-1上表面继续生长形成第二N-漂移区2-2，如图4-5所示，其中，所述第二N-漂移区2-2的厚度为10μm，浓度为5e15-5e16cm-3，第一N-漂移区2-1与第二N-漂移区2-2通过P型网状掺杂区3的矩形网格连通形成N-漂移区2；
S4:采用沟道离子注入法在P型网状掺杂区3以及第二N-漂移区2-2内形成P型柱4，如图6-8所示，其中，所述P型柱4的注入深度为5μm，且P型柱4的宽度小于X轴向P型条状掺杂区的宽度，所述P型柱4的注入材料为硼或者铝，且离子注入后形成的浓度为1e17-1e18cm-3。
S5:采用沟道离子注入法在第二N-漂移区2-2内注入形成N+外延层5，如图9-10所示，其中，N+外延层5的厚度为2μm，且N+外延层5的注入材料为氮或者磷，且注入浓度为1e16-1e17cm-3；
S6:采用沟道离子注入法在N+外延层5内依次注入形成P-掺杂区6-1、N+掺杂区6-2和P+掺杂区6-3，其中，N+外延层5内靠近上表面处两侧设有对称的掺杂区6，且N+掺杂区6-2和P+掺杂区6-3均位于所述P-掺杂区6-1内，如图11-12所示，P-掺杂区6-1的注入深度小于N+外延层厚度，P-掺杂区6-1的注入材料为氮或者磷，且离子注入后形成的浓度为5e16-5e18cm-3，N+掺杂区6-2的注入深度为1μm，N+掺杂区6-2的注入材料为氮或者磷，且离子注入后形成的浓度为1e19-1e20cm-3，P+掺杂区6-3的注入深度为1μm，P+掺杂区6-3的注入材料为氮或者铝，且离子注入后形成的浓度为1e20-1e21cm-3；
S7:后续栅氧化层7、多晶硅层8以及金属层9的工艺制程与常规的制程相同，如图13-图15所示，N+外延层5上表面以及两侧部分N+掺杂区6-2和P-掺杂区6-1上表面设有栅氧化层7，所述栅氧化层7内设有多晶硅层，所述栅氧化层7外包覆有金属层9，即为制备得到的平坦型MOSFET。
本实施例1中，沟道离子注入法的具体注入工艺如下：在室温—300℃温度条件下，以SiC衬底的Si面为注入面，设置注入角度与Z轴夹角为4°，方向指向X轴，沿着c轴<0001>向
方向进行离子注入。
实施例2
一种新型平坦型SiC MOSFET结构，以SiC衬底1的平面为XY平面，垂直于XY平面为Z轴，其步骤S1-S5的制备工艺以及制备得到的结构与实施例1步骤S1-S5相同，其剩余的具体步骤以及结构如下：
S6:采用沟道离子注入法在N+外延层5内依次注入形成P-掺杂区6-1、N+掺杂区6-2和P+掺杂区6-3，所述N+掺杂区6-2位于所述P-掺杂区6-1上表面，且所述N+掺杂区6-2两侧对称设置有P+掺杂区6-3，且P+掺杂区6-3与所述N+掺杂区6-2的上表面齐平，如图16-图17所示，P-掺杂区6-1的注入深度小于N+外延层厚度，P-掺杂区6-1的注入材料为氮或者磷，且离子注入后形成的浓度为5e16-5e18cm-3，N+掺杂区6-2的注入深度为1μm，N+掺杂区6-2的注入材料为氮或者磷，且离子注入后形成的浓度为1e19-1e20cm-3，P+掺杂区6-3的注入深度为1μm，P+掺杂区6-3的注入材料为氮或者铝，且离子注入后形成的浓度为1e20-1e21cm-3；
S7:后续沟槽10、栅氧化层7、多晶硅层8以及金属层9的工艺制程与常规的制程相同，如图18-19所示，所述N-漂移区2、N+外延层和掺杂区内设有U型沟槽10，且沟槽内壁设有栅氧化层7，所述沟槽内填充有多晶硅层8，所述多晶硅层8上表面继续生长有栅氧化层7，所述栅氧化层7包覆多晶硅层8，且覆盖部分N+掺杂区6-2，所述栅氧化层7外包覆有金属层9，即为制备得到的沟槽型MOSFET。
本实施例2中，沟道离子注入法的具体注入工艺与实施例1相同。
实施例3
实施例3中平坦型SiC MOSFET结构与实施例1相同，其区别在于，实施例3中,采用常规的离子注入法进行注入，其注入角度为0。如图20所示，为实施例1的沟道离子注入法(注入角度4°)与传统离子注入法(注入角度0°)注入铝原子所需能量对比示意图。从图中可以看出当注入相同深度(0-0.2μm)时，传统离子注入法(注入角度0)所需能量远高于实施例1的沟道离子注入法(注入角度4°)，而注入深度＞0.2μm时，由于掺杂原子Al的扩散系数非常小导致难以通过热扩散形成选区掺杂，导致传统离子注入法(注入角度0)无法稳定注入至所需深度。而实施例1的沟道离子注入法(注入角度4°)可以通过特定的角度将Al原子采用更低的注入能达到特定深度。
以上所述仅是本实用说明，为本发明的优选实施方式。应当指出，对于本技术领域的普通技术人员来脱离本发明的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种新型SiC MOSFET结构，包括SiC衬底和SiC衬底上从下至上依次形成的N-漂移区、N+外延层和掺杂区，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，其特征在于，所述N-漂移区内沿XY平面通过沟道离子注入法形成P型网状掺杂区，N-漂移区内沿P型网状掺杂区的X轴向通过离子注入法形成P型柱，且所述P型柱的底端位于P型网状掺杂区内，所述述P型柱的顶端穿过N+外延层位于掺杂区中的P-掺杂区内。
2.根据权利要求1所述的新型SiC MOSFET结构，其特征在于，所述N+外延层内靠近上表面处两侧设有对称的掺杂区，每个所述掺杂区包括P-掺杂区、N+掺杂区、P+掺杂区，其中，N+掺杂区和P+掺杂区均位于所述P-掺杂区内，所述N+外延层上表面以及两侧部分N+掺杂区和P-掺杂区上表面设有栅氧化层，所述栅氧化层内设有多晶硅层，所述栅氧化层外包覆有金属层。
3.根据权利要求2所述的新型SiC MOSFET结构，其特征在于，所述N+外延层上表面设有掺杂区，且所述掺杂区包括P-掺杂区、N+掺杂区、P+掺杂区，所述N+掺杂区位于所述P-掺杂区上表面，且所述N+掺杂区两侧对称设置有P+掺杂区，且P+掺杂区与所述N+掺杂区的上表面齐平，所述N-漂移区、N+外延层和掺杂区内设有U型沟槽，且沟槽内壁设有栅氧化层，所述沟槽内填充有多晶硅层，所述多晶硅层上表面继续生长有栅氧化层，所述栅氧化层包覆多晶硅层，且覆盖部分N+掺杂区，所述栅氧化层外包覆有金属层。
4.根据权利要求1-3任一所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区为矩形网格状掺杂区，包括若干条X轴向P型条状掺杂区和若干条Y轴向P型条状掺杂区。
5.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区中矩形网格的长和宽均≤5μm，所述X轴向P型条状掺杂区和Y轴向P型条状掺杂区的线条宽度≤5μm，所述P型网状掺杂区的注入深度≤3μm。
6.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区的注入材料为硼或者铝，且离子注入后形成的浓度为1e17-1e18cm-3。
7.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型柱的注入深度≤5μm，且P型柱的宽度小于X轴向P型条状掺杂区的宽度。
8.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型柱的注入材料为硼或者铝，且离子注入后形成的浓度为1e17-1e18cm-3。
9.一种权利要求1-8任一所述的新型SiC MOSFET结构的制造方法，其特征在于，具体步骤如下：
S1:在SiC衬底上表面外延生长第一N-漂移区，其中，所述SiC衬底为N型衬底，其厚度≤350μm，浓度为1e19-1e20cm-3,所述第一N-漂移区的厚度≤10μm，浓度为5e15-5e16cm-3；
S2:在所述第一N-漂移区上通过沟道离子注入法形成P型网状掺杂区；
S3:在所述P型网状掺杂区以及第一N-漂移区上表面继续生长形成第二N-漂移区，其中，所述第二N-漂移区的厚度≤10μm，浓度为5e15-5e16cm-3；
S4:采用沟道离子注入法在P型网状掺杂区以及第二N-漂移区内形成P型柱；
S5:采用沟道离子注入法在第二N-漂移区内注入形成N+外延层，其中，N+外延层的厚度≤2μm，且N+外延层的注入材料为氮或者磷，且注入浓度为1e16-1e17cm-3；
S6:采用沟道离子注入法在N+外延层内依次注入形成P-掺杂区、N+掺杂区和P+掺杂区，其中，P-掺杂区的注入深度小于N+外延层厚度，P-掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为5e16-5e18cm-3，N+掺杂区的注入深度≤1μm，N+掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为1e19-1e20cm-3，P+掺杂区的注入深度≤1μm，P+掺杂区的注入材料为氮或者铝，且离子注入后形成的浓度为1e20-1e21cm-3；
S7:后续栅氧化层、多晶硅层以及金属层的工艺制程与常规的制程相同，制备得到平坦型MOSFET或沟槽型MOSFET。
10.根据权利要求9所述的新型SiC MOSFET结构的制造方法，其特征在于，所述沟道离子注入法的具体注入工艺如下：在室温—300℃温度条件下，以SiC衬底的Si面为注入面，设置注入角度与Z轴夹角为3-5°，方向指向X轴，沿着c轴<0001>向
方向进行离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210944357.XA CN115274824B (zh) | 2022-08-07 | 2022-08-07 | 一种新型SiC MOSFET结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210944357.XA CN115274824B (zh) | 2022-08-07 | 2022-08-07 | 一种新型SiC MOSFET结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115274824A true CN115274824A (zh) | 2022-11-01 |
| CN115274824B CN115274824B (zh) | 2023-03-28 |
Family
ID=83748686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210944357.XA Active CN115274824B (zh) | 2022-08-07 | 2022-08-07 | 一种新型SiC MOSFET结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274824B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404034A (zh) * | 2023-06-07 | 2023-07-07 | 西安电子科技大学 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018010965A (ja) * | 2016-07-13 | 2018-01-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置および電力変換装置 |
| CN109037356A (zh) * | 2018-10-15 | 2018-12-18 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
| CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
| CN114597257A (zh) * | 2022-05-05 | 2022-06-07 | 南京微盟电子有限公司 | 一种沟槽栅碳化硅mosfet器件及其工艺方法 |
| JP2022093100A (ja) * | 2020-12-11 | 2022-06-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2022
- 2022-08-07 CN CN202210944357.XA patent/CN115274824B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018010965A (ja) * | 2016-07-13 | 2018-01-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置および電力変換装置 |
| CN109037356A (zh) * | 2018-10-15 | 2018-12-18 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
| CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
| JP2022093100A (ja) * | 2020-12-11 | 2022-06-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN114597257A (zh) * | 2022-05-05 | 2022-06-07 | 南京微盟电子有限公司 | 一种沟槽栅碳化硅mosfet器件及其工艺方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404034A (zh) * | 2023-06-07 | 2023-07-07 | 西安电子科技大学 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115274824B (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2430651B1 (en) | Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN111697077B (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| US20090273031A1 (en) | Semiconductor device | |
| KR101802419B1 (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN116072710B (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| CN116469923B (zh) | 高可靠性沟槽型碳化硅mosfet器件及其制造方法 | |
| CN115274824B (zh) | 一种新型SiC MOSFET结构及其制造方法 | |
| JP2012234908A (ja) | 炭化珪素半導体装置 | |
| JP4049095B2 (ja) | 半導体装置及びその製造方法 | |
| CN115084236B (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN114613861B (zh) | 沟槽型SiC JFET器件及其制备方法 | |
| CN103137689A (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN115911098A (zh) | 碳化硅功率器件终端及其制造方法 | |
| JP2006303231A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN113097305B (zh) | 一种场效应管及其制备方法 | |
| CN210224043U (zh) | 一种浮结型肖特基二极管 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN113488540A (zh) | 一种具有垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN116504816B (zh) | 一种横向结构的超级结二极管及制备方法 | |
| CN220106544U (zh) | 宽禁带半导体包角沟槽mosfet器件结构 | |
| CN219435880U (zh) | 沟槽型mosfet晶体管 | |
| CN107275393A (zh) | 碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |