CN109037356A - 一种高耐压的碳化硅肖特基二极管及其制造方法 - Google Patents
一种高耐压的碳化硅肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN109037356A CN109037356A CN201811197310.1A CN201811197310A CN109037356A CN 109037356 A CN109037356 A CN 109037356A CN 201811197310 A CN201811197310 A CN 201811197310A CN 109037356 A CN109037356 A CN 109037356A
- Authority
- CN
- China
- Prior art keywords
- type
- bar shaped
- silicon carbide
- trap zone
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000003763 carbonization Methods 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 description 16
- 230000005684 electric field Effects 0.000 description 12
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件的制造技术领域，涉及一种高耐压的碳化硅肖特基二极管，半导体基板包括N型碳化硅衬底及N型碳化硅外延层，在N型碳化硅外延层内的上部设有若干个间隔分立的条形第一P型阱区及条形第一N型阱区，在条形第一P型阱区和条形第一N型阱区下方或下表面设有若干个间隔分立的条形第二P型阱区及条形第二N型阱区，条形第一P型阱区分别与条形第二P型阱区、条形第二N型阱区间呈30度~90度的夹角；本发明通过在条形第一P型阱区下方设置与条形第一P型阱区呈一定夹角的条形第二P型阱区，同时提高条形P型阱区间条形N型阱区的掺杂浓度，大幅增加器件的击穿电压，改善器件的浪涌电流能力。
Description
技术领域
本发明涉及一种二极管及制造方法，尤其是一种高耐压的碳化硅肖特基二极管及其制造方法，属于半导体器件的制造技术领域。
背景技术
功率器件及其模块为实现多种形式电能之间转换提供了有效的途径，在国防建设、交通运输、工业生产、医疗卫生等领域得到了广泛应用。自上世纪50年代第一款功率器件应用以来，每一代功率器件的推出，都使得能源更为高效地转换和使用。
传统功率器件及模块由硅基功率器件主导，主要以晶闸管、功率二极管、功率三极管、功率MOSFET以及绝缘栅场效应晶体管等器件为主，在全功率范围内均得到了广泛的应用，以其悠久历史、十分成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，随着功率半导体技术发展的日渐成熟，硅基功率器件其特性已逐渐逼近其理论极限。为了进一步提高功率器件的功率控制能力及能效，SiC、GaN等第三代宽禁带功率半导体应运而生，目前SiC、GaN宽禁带功率半导体性能、可靠性已得到广泛认可，是未来功率器件最主要的发展方向。
碳化硅(SiC)相比传统的硅材料具有禁带宽度大、击穿场强高、热导率高等优势。禁带宽度大使碳化硅的器件临界击穿电场大幅提升，可以大幅提升器件的耐压效率，并且可以降低器件导通时的电阻；高热导率可以大大提高器件可以工作的最高工作温度；并且在众多高功率应用场合，比如：高速铁路、混合动力汽车、 智能高压直流输电等领域，碳化硅基器件均被赋予了很高的期望。同时，碳化硅功率器件能够有效降低功率损耗，故此被誉为带动“新能源革命”的“绿色能源”器件。
目前，碳化硅功率器件主要包括二极管和MOSFET。对于碳化硅二极管，击穿电压、正向导通压降、结电容电荷和浪涌电流能力是其最主要电学参数。目前碳化硅二极管大多数采用结势垒肖特基二极管（JBS），如图1所示为典型的碳化硅JBS结构，在器件正常耐压时，P型阱区与N型外延层形成的PN结分散了肖特基势垒附近的电场，使得肖特基势垒难以击穿，但是PN结的存在减小了器件的电流导通面积，增大了器件的正向导通压降。如果采用间距较大的P阱，则导致器件的耐压效率进一步降低，无法实现高耐压的SiC器件。
故而，亟需一种能够同时提高SiC二极管耐压、降低器件正向导通压降的结构，以克服现有技术所存在的不足。
发明内容
本发明的目的是克服现有技术中存在的不足，提出了一种高耐压的碳化硅肖特基二极管及其制造方法，通过在条形第一P型阱区下方设置与条形第一P型阱区呈30度~90度夹角的条形第二P型阱区，同时提高条形P型阱区间条形N型阱区的掺杂浓度，。
为实现以上技术目的，本发明的技术方案是：一种高耐压的碳化硅肖特基二极管，包括半导体基板，所述半导体基板包括N型碳化硅衬底及位于N型碳化硅衬底上的N型碳化硅外延层，其特征在于，在所述N型碳化硅外延层内的上部设有若干个间隔分立的条形第一P型阱区及位于相邻条形第一P型阱区间的条形第一N型阱区，在所述条形第一P型阱区和条形第一N型阱区下方或下表面设有若干个间隔分立的条形第二P型阱区及位于相邻条形第二P型阱区间的条形第二N型阱区，所述条形第一P型阱区分别与条形第二P型阱区、条形第二N型阱区间呈30度~90度的夹角。
进一步地，在所述半导体基板的上表面设有阳极金属，所述阳极金属与所述条形第一N型阱区肖特基接触，所述阳极金属与条形第一P型阱区欧姆接触；在所述半导体基板的下表面设有阴极金属，所述阴极金属与所述N型碳化硅衬底欧姆接触。
为了进一步实现以上技术目的，本发明还提出一种高耐压的碳化硅肖特基二极管的制造方法，其特征在于，包括以下步骤：
第一步：选取N型碳化硅衬底，采用外延工艺，在所述N型碳化硅衬底的上表面生长第一N型碳化硅外延层；
第二步：在所述第一N型碳化硅外延层表面高能量注入N型杂质，用于形成条形第二N型阱区，然后在第一光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第二P型阱区；
第三步：采用外延工艺，在第一N型碳化硅外延层表面继续生长出一层碳化硅外延层，形成第二N型碳化硅外延层，所述第一N型碳化硅外延层和第二N型碳化硅外延层共同组成N型碳化硅外延层；
第四步：在所述第二N型碳化硅外延层表面高能量注入N型杂质，用于形成条形第一N型阱区，然后在第二光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第一P型阱区；
第五步：采用背部减薄工艺，对N型碳化硅衬底的下表面进行减薄，然后在N型碳化硅衬底下表面淀积金属层形成阴极金属，然后在N型碳化硅外延层上表面淀积金属形成阳极金属，最终制备获得碳化硅功率二极管器件。
进一步地，在第二步和第三步中，注入N型杂质和P型杂质后均进行高温退火，对杂质进行激活。
进一步地，所述条形第一N型阱区和条形第二N型阱区的掺杂浓度不小于N型碳化硅外延层的掺杂浓度。
进一步地，所述条形第二P型阱区的宽度不大于条形第一N型阱区的宽度。
与传统碳化硅二极管件相比，本发明具有以下优点：
1）本发明在传统的碳化硅肖特基二极管（如图1）的基础上进行改进，在传统的碳化硅肖特基二极管的条形第一P型阱区下方设置条形第二P型阱区，如图8所示，条形第二P型阱区与条形第一P型阱区呈一定夹角；当器件耐压时，相邻的条形第二P型阱区先进行一次横向的辅助耗尽，由于条形第二P型阱区与条形第一P型阱区存在夹角，条形第一P型阱区在与条形第二N型阱区接触的地方会进行纵向辅助耗尽，使得靠近肖特基势垒的电场大大降低，再加上相邻的条形第一P型阱区也进行辅助耗尽，使得肖特基势垒附近的电场强度进一步降低，肖特基势垒进一步增大，最终器件的击穿电压会远远高于传统的碳化硅肖特基二极管；
2）本发明还可提高相邻条形第一P型阱区间条形第一N型阱区、相邻条形第二P型阱区间条形第二N型阱区的掺杂浓度，本发明中的条形第一N型阱区与条形第二N型阱区的掺杂浓度高于N型碳化硅外延层的掺杂浓度，虽然会略微增加肖特基势垒附近的电场强度，同时降低正向导通压降，但由于辅助耗尽的效果极强，使得靠近肖特基势垒的电场强度大大降低，所以并不会增加肖特基势垒附近的电场强度，因此，本发明在保持器件击穿电压不变的前提下，能够大幅增加器件的电流能力，降低器件的正向导通压降；
3）本发明中的第一P型阱区与第二P型阱区呈网格状交错分布，可以确保器件在大电流条件下PN结更均匀的开启，因此，本发明还能在不改变器件正向导通压降的前提下，大幅增加器件的击穿电压，改善器件的浪涌电流能力。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有的碳化硅肖特基二极管的结构示意图。
图2为本发明实施例1中碳化硅肖特基二极管器件的俯视结构示意图。
图3为本发明实施例1中在N型碳化硅衬底的上表面形成第一N型碳化硅外延层的剖视结构示意图。
图4为本发明实施例1中形成条形第二P型阱区和条形第二N型阱区的剖视结构示意图。
图5为本发明实施例1中在器件表面形成第二N型碳化硅外延层的剖视结构示意图。
图6为本发明实施例1中形成条形第一P型阱区和条形第一N型阱区的剖视结构示意图。
图7为本发明实施例1中形成阳极金属与阴极金属的剖视结构示意图，是沿着图2中的A-A’截得的剖视结构示意图。
图8为本发明实施例1中沿着图2中的B-B’截得的剖视结构示意图。
附图标记说明：1、阴极金属；2、N型碳化硅衬底； 3、N型碳化硅外延层；4、条形第二N型阱区；5、条形第二P型阱区；6、条形第一P型阱区；7、条形第一N型阱区；8、阳极金属。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
实施例1：如图2所示，提供一种高耐压的碳化硅肖特基二极管，包括半导体基板，所述半导体基板包括N型碳化硅衬底2及位于N型碳化硅衬底2上的N型碳化硅外延层3，在器件的截面方向上，自下而上依次设置阴极金属1、N型碳化硅衬底2、N型碳化硅外延层3及阳极金属8，在所述N型碳化硅外延层3内的上部设有若干个间隔分立的条形第一P型阱区6及位于相邻条形第一P型阱区6间的条形第一N型阱区7，所述阳极金属8与所述条形第一N型阱区7肖特基接触，所述阳极金属8与条形第一P型阱区6欧姆接触；在所述半导体基板的下表面设有阴极金属1，所述阴极金属1与所述N型碳化硅衬底2欧姆接触；
在所述条形第一P型阱区6和条形第一N型阱区7下表面设有若干个间隔分立的条形第二P型阱区5及位于相邻条形第二P型阱区5间的条形第二N型阱区4；
本发明实施例1中，所述条形第一P型阱区6分别与条形第二P型阱区5、条形第二N型阱区4间的夹角为90度；所述条形第二P型阱区5的宽度不大于条形第一N型阱区6的宽度；所述条形第一N型阱区7和条形第二N型阱区4的掺杂浓度大于或等于N型碳化硅外延层3的掺杂浓度。
本发明实施例1中的高耐压的碳化硅二极管的制造方法，包括以下步骤：
如图3所示，第一步：选取N型碳化硅衬底2，采用外延工艺，在所述N型碳化硅衬底2的上表面生长第一N型碳化硅外延层31；
如图4所示，第二步：在所述第一N型碳化硅外延层31表面高能量注入N型杂质，用于形成条形第二N型阱区4，然后在第一光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第二P型阱区5；
如图5所示，第三步：采用外延工艺，在第一N型碳化硅外延层31表面继续生长出一层碳化硅外延层，形成第二N型碳化硅外延层32，所述第一N型碳化硅外延层31和第二N型碳化硅外延层32共同组成N型碳化硅外延层3；
在第二步和第三步中，注入N型杂质和P型杂质后均进行高温退火，对杂质进行激活；
如图6所示，第四步：在所述第二N型碳化硅外延层32表面高能量注入N型杂质，用于形成条形第一N型阱区7，然后在第二光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第一P型阱区6；
如图7和图8所示，第五步：采用背部减薄工艺，对N型碳化硅衬底2的下表面进行减薄，然后在N型碳化硅衬底2下表面淀积金属层形成阴极金属1，然后在N型碳化硅外延层3上表面淀积金属形成阳极金属8，最终制备获得碳化硅功率二极管器件。
当本发明耐压时，相邻的条形第二P型阱区先进行一次横向的辅助耗尽，由于条形第二P型阱区与条形第一P型阱区存在夹角，且夹角在30度~90度之间，条形第一P型阱区与条形第二N型阱区接触的地方会进行纵向辅助耗尽，使得靠近肖特基势垒的电场强度大大降低，肖特基势垒增大，同时相邻的条形第一P型阱区进行横向的辅助耗尽，肖特基势垒附近的电场强度进一步降低，使得肖特基势垒进一步增大，最终大大增大了器件的击穿电压。
此外，本发明中的条形第一N型阱区与条形第二N型阱区的掺杂浓度高于N型碳化硅外延层的掺杂浓度，虽然会略微增加肖特基势垒附近的电场强度，同时降低正向导通压降，但由于辅助耗尽的效果极强，使得靠近肖特基势垒的电场强度大大降低，所以并不会增加肖特基势垒附近的电场强度，因此，本发明在保持器件击穿电压不变的前提下，能够大幅增加器件的电流能力，降低器件的正向导通压降。
同时，本发明第一P型阱区与第二P型阱区呈网格状交错分布，在大电流条件下，能够确保器件的PN结更均匀有序的开启，因此，本发明能够在保持器件击穿电压不变和降低器件的正向导通压降的前提下，提升器件的浪涌电流能力。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (6)
1.一种高耐压的碳化硅肖特基二极管，包括半导体基板，所述半导体基板包括N型碳化硅衬底（2）及位于N型碳化硅衬底（2）上的N型碳化硅外延层（3），其特征在于，在所述N型碳化硅外延层（3）内的上部设有若干个间隔分立的条形第一P型阱区（6）及位于相邻条形第一P型阱区（6）间的条形第一N型阱区（7），在所述条形第一P型阱区（6）和条形第一N型阱区（7）下方或下表面设有若干个间隔分立的条形第二P型阱区（5）及位于相邻条形第二P型阱区（5）间的条形第二N型阱区（4），所述条形第一P型阱区（6）分别与条形第二P型阱区（5）、条形第二N型阱区（4）间呈30度~90度的夹角。
2.根据权利要求1所述的一种高耐压的碳化硅肖特基二极管，其特征在于：在所述半导体基板的上表面设有阳极金属（8），所述阳极金属（8）与所述条形第一N型阱区（7）肖特基接触，所述阳极金属（8）与条形第一P型阱区（6）欧姆接触；在所述半导体基板的下表面设有阴极金属（1），所述阴极金属（1）与所述N型碳化硅衬底（2）欧姆接触。
3.一种高耐压的碳化硅肖特基二极管的制造方法，其特征在于，包括以下步骤：
第一步：选取N型碳化硅衬底（2），采用外延工艺，在所述N型碳化硅衬底（2）的上表面生长第一N型碳化硅外延层（31）；
第二步：在所述第一N型碳化硅外延层（31）表面高能量注入N型杂质，用于形成条形第二N型阱区（4），然后在第一光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第二P型阱区（5）；
第三步：采用外延工艺，在第一N型碳化硅外延层（31）表面继续生长出一层碳化硅外延层，形成第二N型碳化硅外延层（32），所述第一N型碳化硅外延层（31）和第二N型碳化硅外延层（32）共同组成N型碳化硅外延层（3）；
第四步：在所述第二N型碳化硅外延层（32）表面高能量注入N型杂质，用于形成条形第一N型阱区（7），然后在第二光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成条形第一P型阱区（6）；
第五步：采用背部减薄工艺，对N型碳化硅衬底（2）的下表面进行减薄，然后在N型碳化硅衬底（2）下表面淀积金属层形成阴极金属（1），然后在N型碳化硅外延层（3）上表面淀积金属形成阳极金属（8），最终制备获得碳化硅功率二极管器件。
4.根据权利要求3所述的一种高耐压的碳化硅肖特基二极管的制造方法，其特征在于：在第二步和第三步中，注入N型杂质和P型杂质后均进行高温退火，对杂质进行激活。
5.根据权利要求1或3所述的一种高耐压的碳化硅肖特基二极管及其制造方法，其特征在于：所述条形第一N型阱区（7）和条形第二N型阱区（4）的掺杂浓度不小于N型碳化硅外延层（3）的掺杂浓度。
6.根据权利要求1或3所述的一种高耐压的碳化硅肖特基二极管及其制造方法，其特征在于：所述条形第二P型阱区（5）的宽度不大于条形第一N型阱区（6）的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197310.1A CN109037356B (zh) | 2018-10-15 | 2018-10-15 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197310.1A CN109037356B (zh) | 2018-10-15 | 2018-10-15 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037356A true CN109037356A (zh) | 2018-12-18 |
| CN109037356B CN109037356B (zh) | 2024-05-10 |
Family
ID=64613000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811197310.1A Active CN109037356B (zh) | 2018-10-15 | 2018-10-15 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037356B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022178914A1 (zh) * | 2021-02-24 | 2022-09-01 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
| CN115274824A (zh) * | 2022-08-07 | 2022-11-01 | 捷捷微电(上海)科技有限公司 | 一种新型SiC MOSFET结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030020133A1 (en) * | 2001-07-25 | 2003-01-30 | Fanny Dahlqvist | Method concerning a junction barrier schottky diode, such a diode and use thereof |
| CN203351612U (zh) * | 2013-08-01 | 2013-12-18 | 泰科天润半导体科技（北京）有限公司 | 肖特基二极管 |
| CN103904131A (zh) * | 2012-12-27 | 2014-07-02 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| JP2015153958A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN208738262U (zh) * | 2018-10-15 | 2019-04-12 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管 |
-
2018
- 2018-10-15 CN CN201811197310.1A patent/CN109037356B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030020133A1 (en) * | 2001-07-25 | 2003-01-30 | Fanny Dahlqvist | Method concerning a junction barrier schottky diode, such a diode and use thereof |
| CN103904131A (zh) * | 2012-12-27 | 2014-07-02 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN203351612U (zh) * | 2013-08-01 | 2013-12-18 | 泰科天润半导体科技（北京）有限公司 | 肖特基二极管 |
| JP2015153958A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN208738262U (zh) * | 2018-10-15 | 2019-04-12 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022178914A1 (zh) * | 2021-02-24 | 2022-09-01 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
| CN115274824A (zh) * | 2022-08-07 | 2022-11-01 | 捷捷微电(上海)科技有限公司 | 一种新型SiC MOSFET结构及其制造方法 |
| CN115274824B (zh) * | 2022-08-07 | 2023-03-28 | 捷捷微电(上海)科技有限公司 | 一种新型SiC MOSFET结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037356B (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1230913C (zh) | 制造肖特基半导体元件的方法 | |
| CN107256864B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN104617160B (zh) | 肖特基二极管及其制造方法 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN109244146A (zh) | 优化热分布的碳化硅肖特基二极管及其制造方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN106711190A (zh) | 一种具有高性能的半导体器件及制造方法 | |
| CN109037356A (zh) | 一种高耐压的碳化硅肖特基二极管及其制造方法 | |
| CN109148566B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN208706654U (zh) | 一种SiC功率器件终端 | |
| CN208738262U (zh) | 一种高耐压的碳化硅肖特基二极管 | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN208819891U (zh) | 优化热分布的碳化硅肖特基二极管 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN109087940A (zh) | 一种SiC功率器件终端及其制作方法 | |
| CN111653609A (zh) | 具有阶梯形结构的jbs两级管器件结构及其制造方法 | |
| CN208608204U (zh) | 高浪涌电流能力碳化硅二极管 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| CN109192789B (zh) | 高浪涌电流能力碳化硅二极管及其制作方法 | |
| CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
| CN111584618A (zh) | 具有阶梯环结构的肖特基两级管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |