IT202100024104A1 - Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps - Google Patents

Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps Download PDF

Info

Publication number
IT202100024104A1
IT202100024104A1 IT102021000024104A IT202100024104A IT202100024104A1 IT 202100024104 A1 IT202100024104 A1 IT 202100024104A1 IT 102021000024104 A IT102021000024104 A IT 102021000024104A IT 202100024104 A IT202100024104 A IT 202100024104A IT 202100024104 A1 IT202100024104 A1 IT 202100024104A1
Authority
IT
Italy
Prior art keywords
region
conductivity
semiconductor layer
solid body
electric
Prior art date
Application number
IT102021000024104A
Other languages
English (en)
Inventor
Filippo Giannazzo
Giuseppe Greco
Fabrizio Roccaforte
Simone Rascuna'
Original Assignee
Consiglio Nazionale Ricerche
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consiglio Nazionale Ricerche, St Microelectronics Srl filed Critical Consiglio Nazionale Ricerche
Priority to IT102021000024104A priority Critical patent/IT202100024104A1/it
Priority to EP22193143.9A priority patent/EP4152406B1/en
Priority to US17/939,842 priority patent/US20230087112A1/en
Priority to JP2022144755A priority patent/JP2023044722A/ja
Priority to CN202211147481.XA priority patent/CN115841947A/zh
Priority to CN202222493103.9U priority patent/CN219435881U/zh
Publication of IT202100024104A1 publication Critical patent/IT202100024104A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: ?FORMAZIONE CONTESTUALE DI UN DIODO JB E DI UN DIODO SCHOTTKY IN UN DISPOSITIVO MPS BASATO SU CARBURO DI SILICIO, E DISPOSITIVO MPS?
La presente invenzione riguarda un metodo di fabbricazione di un dispositivo MPS (Merged-PiN-Schottky), ed un dispositivo MPS. In particolare, si discuter? un dispositivo basato su SiC.
Come ? noto, i materiali semiconduttori, che hanno un'ampia banda proibita, in particolare, che hanno un valore energetico Eg della banda proibita maggiore di 1,1 eV, bassa resistenza in stato acceso (RON), un elevato valore di conduttivit? termica, elevata frequenza operativa e alta velocit? di saturazione dei portatori di carica, sono ideali per produrre componenti elettronici, quali diodi o transistor, in particolare per applicazioni di potenza. Un materiale avente dette caratteristiche, e progettato per essere utilizzato per la fabbricazione di componenti elettronici, ? il carburo di silicio (SiC). In particolare, il carburo di silicio, nei suoi politipi diversi (per esempio, 3C-SiC, 4H-SiC, 6H-SiC), ? preferibile al silicio per quanto riguarda le propriet? elencate in precedenza.
I dispositivi elettronici forniti su un substrato di carburo di silicio, rispetto ai dispositivi simili previsti su un substrato di silicio, presentano numerosi vantaggi, quali bassa resistenza di uscita in conduzione, bassa corrente di perdita, elevata temperatura di esercizio ed elevate frequenze operative. In particolare, i diodi Schottky in SiC hanno dimostrato prestazioni di commutazione superiori, che rendono i dispositivi elettronici in SiC specialmente favorevoli per applicazioni ad alta frequenza. Le applicazioni odierne impongono requisiti sulle propriet? elettriche e anche sull'affidabilit? a lungo termine dei dispositivi.
La figura 1 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un dispositivo MPS 1 di un tipo noto.
Il dispositivo MPS 1 include: un substrato 3, di SiC di tipo N, avente una prima concentrazione di drogante, provvisto di una superficie 3a opposta ad una superficie 3b, e spessore pari a circa 350 ?m; uno strato di deriva (cresciuto in modo epitassiale) 2, di SiC di tipo N, avente una seconda concentrazione di drogante minore della prima concentrazione di drogante, che si estende sulla superficie 3a del substrato 3, e spessore compreso tra 5 e 15 ?m; una regione di contatto ohmico 6 (ad esempio di Siliciuro di Nichel), che si estende sulla superficie 3b del substrato 3; una metallizzazione di catodo 16, che si estende sulla regione di contatto ohmico 6; una metallizzazione di anodo 8 che si estende su una superficie superiore 2a dello strato di deriva 2; molteplici elementi di barriera di giunzione (JB, Junction-Barrier) 9 nello strato di deriva 2, affacciati alla superficie superiore 2a dello strato di deriva 2 e che includono ciascuno una rispettiva regione impiantata 9' di tipo P e un contatto ohmico 9" di materiale metallico; e una regione di terminazione di bordo, o anello di protezione, 10 (opzionale), in particolare una regione impiantata di tipo P, che circonda completamente gli elementi di barriera di giunzione (JB) 9.
Diodi Schottky 12 sono formati in corrispondenza dell'interfaccia tra lo strato di deriva 2 e la metallizzazione di anodo 8. In particolare, giunzioni Schottky (semiconduttore-metallo) sono formate da porzioni dello strato di deriva 2 in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 8.
La regione del dispositivo MPS 1 che include gli elementi JB 9 e i diodi Schottky 12 (ovvero, la regione contenuta all'interno dell'anello di protezione 10) ? un'area attiva 4 del dispositivo MPS 1.
Con riferimento alle figure 2A e 2B, le fasi di fabbricazione del dispositivo MPS 1 di figura 1 prevedono (figura 2A) una fase di impianto mascherato di specie droganti (per esempio, boro o alluminio), che hanno il secondo tipo di conduttivit? (P). L?impianto ? illustrato con frecce 18 in figura 2A. Per l?impianto viene utilizzata una maschera 11, in particolare una maschera rigida (?hard mask?) di Ossido di Silicio o TEOS. Vengono cos? formate regioni impiantate 9? e la regione di terminazione di bordo 10. Quindi, figura 2B, la maschera 11 ? rimossa e viene eseguita una fase di trattamento termico (?thermal annealing?) per l'attivazione delle specie droganti impiantate nella fase di figura 2A. Il trattamento termico ?, per esempio, eseguito ad una temperatura superiore a 1600?C (per esempio, tra 1700 e 1900?C e in alcuni casi persino maggiore).
Con riferimento alle figure 3A-3C, vengono quindi eseguite ulteriori fasi per la formazione dei contatti ohmici 9?. Con riferimento alla figura 3A, viene formata una maschera di deposizione 13 di Ossido di Silicio o TEOS, per coprire regioni superficiali dello strato di deriva 2 diverse dalle regioni impiantate 9? (e della terminazione di bordo 10, se presente). In altre parole, la maschera 13 presenta aperture passanti 13a in corrispondenza delle regioni impiantate 9? (e opzionalmente di almeno una porzione della terminazione di bordo 10). Quindi, figura 3B, ? eseguita una deposizione di Nichel sulla maschera 13 e all?interno delle aperture passanti 13a (strato metallico 14 in figura 3B). Il Nichel cos? depositato raggiunge e contatta le regioni impiantate 9? e la regione di terminazione di bordo 10 attraverso le aperture passanti 13a.
Con riferimento alla figura 3C, un successivo trattamento termico ad alta temperatura (processo termico rapido, tra i 900?C e i 1050?C per un intervallo di tempo da 1 minuto a 120 minuti), consente di formare contatti ohmici 9" di Siliciuro di Nichel, per reazione chimica tra il Nichel depositato ed il Silicio dello strato di deriva 2 in corrispondenza delle aperture passanti 13a. Infatti, il Nichel depositato reagisce laddove ? a contatto con il materiale superficiale dello strato di deriva 2, formando Ni2Si (ovvero, il contatto ohmico). Successivamente, viene eseguita una fase di rimozione del metallo che si estende al di sopra della maschera 13 ed una rimozione della maschera 13.
La Richiedente ha verificato che una reazione, seppur limitata, si verifica comunque tra il Nichel dello strato metallico 14 e la maschera 13 laddove essi sono a contatto diretto, come illustrato esemplificativamente in figura 4. La figura 4 ? una vista superiore, sul piano XY, di una porzione del dispositivo di figura 3B, in particolare della regione delimitata da linea tratteggiata ed identificata con il numero di riferimento 15 in figura 3B. La figura 4 si riferisce ad una fase di fabbricazione intermedia tra la figura 3B e la figura 3C, cio? con la maschera 13 ancora presente, ma con lo strato 14 di Nichel rimosso. Come si nota dalla figura 4, regioni irregolari, o isole, 17 si estendono sulla maschera 13 e sono dovute ad una reazione indesiderata tra il Nichel ed il Silicio della maschera 13. La Richiedente ha inoltre notato che analoghe regioni frastagliate si estendono al di sotto della maschera 13, ovvero sulla superficie 2a dello strato di deriva 2. In figura 4, tali regioni frastagliate sono identificate con il numero di riferimento 16 e sono di materiale conduttivo (includente Nichel). Qualora l?estensione sul piano XY, in particolare lungo X, di tali regioni frastagliate 16 fosse superiore alla corrispondente estensione delle regioni impiantate 9?, si avrebbe un cortocircuito che porterebbe al fallimento del dispositivo. In dettaglio, nel caso in cui le regioni conduttive indesiderate si estendessero nella zona dedicata al contatto Schottky, si formerebbe un contatto ohmico o quasi-ohmico (contatto Schottky con bassa barriera) su una zona di tipo N (che dal punto di vista elettrico ? una resistenza); si avrebbe quindi un passaggio continuo di corrente sia in polarizzazione diretta che in quella inversa perdendo le caratteristiche di diodo.
L'obiettivo della presente invenzione ? quello di fornire un dispositivo elettronico ed un metodo di fabbricazione del dispositivo elettronico, tali da superare gli inconvenienti della tecnica anteriore.
Secondo la presente invenzione sono forniti un dispositivo elettronico ed un metodo di fabbricazione del dispositivo elettronico, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, vengono ora descritte le sue forme di realizzazione preferite, puramente a titolo di esempio non limitativo, in riferimento ai disegni allegati, in cui:
- la figura 1 mostra, in vista in sezione trasversale, un dispositivo MPS secondo una forma di realizzazione nota;
- le figure 2A e 2B mostrano, in vista in sezione trasversale, fasi intermedie di fabbricazione del dispositivo MPS di figura 1, secondo la tecnica nota; e - le figure 3A-3C mostrano, in vista in sezione trasversale, fasi per la formazione di contatti ohmici nel dispositivo MPS di figura 1, successivamente alle fasi delle figure 2A e 2B, secondo la tecnica nota;
- la figura 4 illustra, in vista in pianta, regioni indesiderate formatesi in conseguenza delle fasi di fabbricazione delle figure 3A-3B, secondo la tecnica nota;
- la figura 5 mostra, in vista in sezione trasversale, un dispositivo MPS secondo una forma di realizzazione della presente invenzione;
- le figure 6A-6D illustrano, in vista in sezione trasversale, fasi di fabbricazione del dispositivo MPS di figura 5, secondo la presente invenzione; e
- le figure 7A-7D illustrano fasi di formazione di uno strato semiconduttore di MoS2, utilizzabile nel contesto delle fasi di fabbricazione di figura 6D.
La presente invenzione verr? descritta con riferimento ad un dispositivo Merged-PiN-Schottky, MPS, basato su SiC; tuttavia, come sar? evidente dalla seguente descrizione, la presente invenzione si applica in generale a dispositivi MPS basati su differenti tipi di semiconduttori, in particolare GaN.
La figura 5 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un dispositivo Merged-PiN-Schottky (MPS) 50 secondo un aspetto della presente invenzione.
Il dispositivo MPS 50 include un substrato 53, di SiC di tipo N (in particolare, 4H-SiC), avente una prima concentrazione di drogante N+, provvisto di una superficie 53a opposta ad una superficie 53b, e spessore compreso tra 50 ?m e 350 ?m, pi? in particolare tra 160 ?m e 200 ?m, ad esempio pari a 180 ?m. Alternativamente, il substrato 53 pu? essere di GaN.
Uno strato di deriva (cresciuto in modo epitassiale) 52, di SiC (alternativamente, di GaN) di tipo N, avente una seconda concentrazione di drogante N- minore della prima concentrazione di drogante, si estende sulla superficie 53a del substrato 53, e ha spessore compreso tra 5 e 15 ?m. Una regione, o strato, di contatto ohmico 56 (ad esempio di Siliciuro di Nichel), si estende sulla superficie 53b del substrato 53. Una metallizzazione inferiore 57, per esempio di Ti/NiV/Ag o Ti/NiV/Au, si estende sulla regione di contatto ohmico 56.
Una o pi? regioni drogate 59 di tipo P (nel seguito denominate ?elementi di barriera di giunzione?, o ?elementi JB?) si estendono all?interno dello strato di deriva 52, affacciate alla superficie superiore 52a dello strato di deriva 52. Le figure illustrano due regioni JB 59, a titolo di esempio non limitativo. Ciascun elemento JB 59 ?, come detto, una regione impiantata di tipo P, in particolare P+. Ciascun elemento JB ha una concentrazione di drogante ad esempio superiore a 1?10<18 >atomi/cm<3>.
Una regione di terminazione di bordo, o anello di protezione, 60 (opzionale), in particolare una regione impiantata di tipo P (P+), delimita esternamente l?area attiva del dispositivo.
Secondo un aspetto della presente invenzione, uno strato semiconduttore 61, ad esempio di MoS2 (Solfuro di Molibdeno, anche noto come Molibdenite, o Bisolfuro di Molibdeno, o Disolfuro di Molibdeno), si estende sulla superficie superiore 52a dello strato di deriva 52. Lo strato semiconduttore 61 ? in contatto elettrico sia con gli elementi JB 59 (ovvero, in contatto diretto con le regioni impiantata P+), sia con porzioni della superficie superiore 52a dello strato di deriva 52 di tipo N, lateralmente agli elementi JB 59.
In generale, lo strato 61 ? di un materiale appartenente al gruppo dei calcogenuri (in particolare, dicalcogenuri) dei metalli di transizione (Transition Metal Dichalcogenides, TMD), con caratteristiche di semiconduttore. I TMD sono materiali con formula chimica MX2, dove M ? un metallo di transizione del gruppo 4-10 (es., Mo, W, Nb, Ta, ecc.) e X un calcogeno (es., S, Se, Te). Una lista non limitativa include, oltre al MoS2 sopra menzionato, MoSe2, MoTe2, WS2, WSe2, WTe2 NbS2. Questi materiali presentano una tipica struttura stratificata (?layered?), cio? sono composti dall?impilamento (?stacking?) di diversi strati cristallini legati fra di loro da legami deboli di tipo Van der Waals. Ciascuno strato cristallino ? costituito da atomi del metallo di transizione legati agli atomi di calcogeno, secondo la formula chimica MX2, con legami forti di tipo covalente. La simmetria dei singoli strati ? esagonale o romboedrica, con atomi disposti in coordinazione ottaedrica o prismatica trigonale. Una caratteristica peculiare dei film sottili dei TMD semiconduttori, quali il MoS2, ? che l?ampiezza della banda proibita (?bandgap?) e la funzione lavoro dipendono dallo spessore (cio? dal numero di strati) che compongono lo stack. Ad esempio, un film sottile composto da un singolo strato di MoS2 (dello spessore di 0.65 nm) presenta una bandgap ?diretta? di 1.8 -1.9 eV, mentre un film composto da due o pi? strati di MoS2 presenta una bandgap ?indiretta? di 1.2 eV.
Inoltre, secondo un ulteriore aspetto della presente invenzione, il materiale dello strato semiconduttore 61 ? scelto in funzione del materiale del substrato 53 e dello strato epitassiale 52. In particolare, il materiale dello strato semiconduttore 61 ? tale per cui esso mostri un buon matching reticolare con il materiale dello strato epitassiale 52 su cui ? formato. Ad esempio, la Richiedente ha verificato che l?utilizzo del MoS2 su un substrato o strato epitassiale di SiC o GaN soddisfa tale requisito.
Una metallizzazione superiore 63 si estende sullo strato semiconduttore 61 ed in contatto elettrico con lo strato semiconduttore 61 (in particolare in contatto elettrico diretto con lo strato semiconduttore 61).
Uno strato di passivazione 69 si estende sulla metallizzazione superiore 63, a protezione almeno parziale di quest?ultima. Lo strato di passivazione 69 presenta almeno una apertura attraverso la quale la metallizzazione superiore 63 ? esposta, per contattare elettricamente la metallizzazione superiore 63 (ad esempio mediante wire bonding o altra tecnologia), per polarizzare il dispositivo durante l?uso.
Secondo un aspetto della presente invenzione, al fine di formare un contatto ohmico in corrispondenza di ciascun elemento JB 59 ed un contatto Schottky lateralmente agli elementi JB 59 (ovvero, in corrispondenza delle regioni superficiali dello strato di deriva 52 di tipo N), lo strato semiconduttore 61 viene selettivamente drogato al fine di modificarne in modo selettivo la conducibilit?. A questo riguardo, lo strato semiconduttore 61 presenta regioni 61? con conducibilit? di tipo P in corrispondenza di rispettivi elementi JB 59, e regioni 61? con conducibilit? di tipo N in corrispondenza delle porzioni superficiali dello strato di deriva 52 aventi conducibilit? di tipo N (queste ultime formano rispettivi diodi Schottky 62).
Lungo la direzione dell?asse X, le regioni 61? e le regioni 61? sono tra loro alternate. Inoltre, ciascuna regione 61? ? adiacente, lungo X, ad almeno una rispettiva regione 61?.
Ciascuna regione 61?, di tipo P, si estende verticalmente (ovvero lungo l?asse Z) per l?intero spessore dello strato semiconduttore 61, cos? da contattare elettricamente il rispettivo elemento JB a cui ? (almeno in parte) verticalmente allineata. Analogamente, ciascuna regione 61? si estende verticalmente (ovvero lungo l?asse Z) per l?intero spessore dello strato semiconduttore 61, cos? da contattare elettricamente una rispettiva regione superficiale dello strato 52 di tipo N.
Ciascuna regione 61? forma, con il rispettivo elemento JB con cui ? in contatto elettrico, un rispettivo diodo a giunzione di barriera 58; analogamente, ciascuna regione 61? forma, con la rispettiva porzione superficiale dello strato 52 con cui ? in contatto elettrico, il rispettivo diodo Schottky 62.
La regione del dispositivo MPS 50 che include i diodi JB 58 e i diodi Schottky 62 (ovvero, la regione contenuta all'interno dell'anello di protezione 60) ? l'area attiva del dispositivo MPS 50.
La Richiedente ha verificato che la funzione lavoro del materiale MoS2 pu? essere variata o modificata o regolata (?tuned?) attraverso una opportuna funzionalizzazione del MoS2, in particolare una funzionalizzazione atta a modificare le propriet? di conducibilit? (tipo N o tipo P) del MoS2. Inoltre, in alternativa o in aggiunta a quanto sopra detto, la funzione lavoro del materiale MoS2 pu? essere variata o modificata o regolata (?tuned?) selezionando un opportuno numero di strati sovrapposti di MoS2. Ad esempio, nel contesto della presente invenzione, lo ?strato semiconduttore 61? pu? essere un singolo strato di MoS2 (ovvero, uno strato avente una struttura bidimensionale) o un multi-strato di MoS2 (ovvero avente una struttura tridimensionale).
Ad esempio, la funzione lavoro di un multi-strato di MoS2 pu? essere regolata (es., tra 4.4 eV e 5.6 eV) attraverso un opportuno drogaggio mediante Ossigeno (O2), che ? atto a generare una conducibilit? di tipo P delle sole regioni drogate.
Come ulteriore esempio, la funzione lavoro di un singolo strato di MoS2 pu? essere regolata (es., tra 4.1 eV e 6 eV) attraverso un opportuno drogaggio mediante Ossigeno (O2), che ? atto a generare una conducibilit? di tipo P delle sole regioni drogate.
Nel contesto della presente invenzione, la dicitura ?strato semiconduttore 61? include sia un multi-strato che un singolo strato.
Variando selettivamente la conducibilit? dello strato di MoS2 61 e/o il numero di sotto-strati che lo compongono (multi-strato o singolo strato) ? quindi possibile modificare la barriera di potenziale dello strato di MoS2 61.
Ad esempio, nel caso di MoS2 drogato di tipo N, formante un contatto Schottky con un substrato di 4H-SiC di tipo N, l?altezza di barriera si attesta a circa 1.3 eV nel caso di multi-strato, e circa 1 eV nel caso di singolo strato.
Ad esempio, nel caso di MoS2 drogato di tipo P, formante un contatto ohmico con una regione impiantata P+ nel substrato di 4H-SiC di tipo N, l?altezza di barriera si attesta a circa 0.6 eV nel caso di multi-strato, e circa 0.2 eV nel caso di singolo strato.
Le fasi di fabbricazione del dispositivo MPS 50 sono descritte con riferimento alle figure 6A-6D.
In riferimento alla figura 6A, viene disposta una fetta 100, includente il substrato 53 di SiC (in particolare 4H-SiC, tuttavia altri politipi possono essere utilizzati). Come detto, altri materiali sono altres? utilizzabili, ad esempio il GaN.
Il substrato 53 ha un primo tipo di conduttivit? (in questa forma di realizzazione un drogante di un tipo N), ed ? dotato della superficie frontale 53a e della superficie di retro 53b, che sono opposte tra loro lungo l'asse Z. Il substrato 53 ha una concentrazione di droganti N+ compresa ad esempio tra 1?10<19 >e 1?10<20 >atomi/cm<3>.
Il fronte della fetta 100 corrisponde alla superficie frontale 53a, ed il retro della fetta 100 corrisponde alla superficie di retro 53b.
Sulla superficie frontale 53a del substrato 53 ? formato, per esempio mediante crescita epitassiale, lo strato di deriva 52, di Carburo di Silicio avente conducibilit? elettrica N e avente una concentrazione di droganti N- minore di quella del substrato 53, per esempio compresa tra 1?10<14 >e 5?10<16 >atomi/cm<3>. Lo strato di deriva 52 ? realizzato in SiC, in particolare 4H-SiC, ma ? possibile utilizzare altri politipi del SiC o, alternativamente, GaN.
Lo strato di deriva 52 si estende, per il suo spessore, tra il lato superiore 52a e il lato inferiore 52b (quest'ultimo in contatto diretto con la superficie frontale 53a del substrato 53).
Quindi, figura 6B, sul lato superiore 52a dello strato di deriva 52 ? formata una maschera rigida 70, per esempio mediante deposizione di un fotoresist, o TEOS, o un altro materiale atto allo scopo. La maschera rigida 70 ha uno spessore tra 0,5 ?m e 2 ?m o in ogni caso uno spessore tale da schermare l'impianto descritto qui di seguito in riferimento alla stessa figura 6B. La maschera rigida 70 si estende in una regione della fetta 100 in cui, in successive fasi, verr? formata l'area attiva 54 del dispositivo MPS 50.
In vista in pianta, sul piano XY, la maschera rigida 70 copre le regioni del lato superiore 52a dello strato di deriva 52 che formeranno celle Schottky (diodi 62) e lascia esposte le regioni del lato superiore 52a dello strato di deriva 52 che formeranno le regioni impiantate 59, gi? descritte con riferimento alla figura 5.
Viene quindi eseguita una fase di impianto di specie droganti (per esempio, boro o alluminio), che hanno il secondo tipo di conduttivit? (qui, P), sfruttando la maschera rigida 70 (l'impianto ? indicato nella figura dalle frecce 72). Durante la fase di figura 6B, viene anche formato l'anello di protezione 60, se presente.
In una forma di realizzazione esemplificativa, la fase di impianto della figura 6B comprende uno o pi? impianti di specie droganti, che hanno il secondo tipo di conduttivit?, con energia di impianto compresa tra 30 keV e 400 keV e con dosi tra 1?10<12 >atomi/cm<2 >e 1?10<15 >atomi/cm<2>, per formare le regioni impiantate 59 con una concentrazione di drogante superiore a 1?10<18 >atomi/cm<3>. Si formano cos? regioni impiantate aventi profondit?, misurata a partire dalla superficie 52a, compresa tra 0.4 ?m e 1 ?m.
Successivamente, figura 6C, la maschera 70 viene rimossa e, figura 6D, viene formato lo strato di semiconduttore 61, ad esempio di MoS2.
Procedimenti per la formazione dello strato semiconduttore 61, utilizzabili nel contesto della presente invenzione, sono di per s? noti nello stato della tecnica.
Si veda ad esempio Driss Mouloua et al., ?Recent Progress in the Synthesis of MoS2 Thin Films for Sensing, Photovoltaic and Plasmonic Applications: A Review?, Materials 2021, 14, 3283.
Si veda anche ?Growth and synthesis of mono and few-layers transition metal dichalcogenides by vapour techniques: a review?, RSC Adv., 2015, 5, 75500.
Viene ora descritto un processo esemplificativo per la formazione dello strato semiconduttore 61, mediante deposizione CVD (?Chemical Vapor Deposition?) del MoS2 sullo strato epitassiale 52, che in questo esempio ? di SiC. Tale processo ? descritto con riferimento alle figure 7A-7C, in cui ? illustrato schematicamente un reattore 90 bizona, includente un corpo tubolare in quarzo e formato da due regioni 90a, 90b riscaldabili indipendentemente l?una dall?altra.
Con riferimento alla figura 7A, per la crescita di MoS2, vengono utilizzati come precursori Zolfo (S) e Molibdeno (Mo, oppure MoOx con x=3 ad esempio). Il precursore di Zolfo (in particolare, in forma di polvere) viene disposto nella regione 90a, in un crogiolo (?crucible?) 92, a distanza dalla fetta su cui si desidera effettuare la crescita di MoS2 (circa 7-15 cm di distanza). Il precursore di Molibdeno (anch?esso, in particolare, in forma di polvere) viene disposto in un rispettivo crogiolo 93 nella regione 90b in prossimit? della fetta (?wafer?) 100 su cui si desidera effettuare la crescita di MoS2 (ovvero nella regione 90b, tra la fetta 100 e il crogiolo di Zolfo).
Con riferimento alla figura 7B, la regione 90a viene riscaldata ad una temperatura T1 compresa tra 100 e 200 ?C (in particolare tra 150 e 160 ?C), causando l?evaporazione dello Zolfo che va a depositarsi sulla fetta 100. La regione 90b viene riscaldata ad una temperatura T2 maggiore della temperatura T1, compresa tra 700 e 800 ?C, causando l?evaporazione del Molibdeno che va a depositarsi sulla fetta 100.
Tale processo avviene in presenza di un gas di trasporto (?carrier gas?) introdotto nel reattore 90 con verso indicato dalla freccia 91 nelle figure 7A-7C. Il gas ? ad esempio Argon (Ar), introdotto a circa 100 sccm. Il verso del gas ? tale per cui i vapori di zolfo e di Molibdeno vengono spinti verso la fetta 100.
A livello della fetta 100, figura 7C, lo Zolfo ed il Molibdeno si depositano su di essa, formando per reazione chimica lo strato di MoS2 61.
Il numero di sotto-strati (singolo-strato o multi strato) di MoS2 che si formano durante la reazione dei vapori di Zolfo e Molibdeno sulla fetta 100 pu? essere controllato regolando uno o pi? tra: la temperatura T2, la durata temporale del processo di crescita e il flusso dei vapori di Zolfo (regolando il flusso del gas di trasporto).
Alternativamente, ? possibile depositare un multistrato di MoS2 ed in seguito, mediante tecniche di etching di tipo di per s? noto, rimuovere selettivamente uno o pi? strati, fino a ridurre tale multi-strato ad un singolostrato.
Altre disposizioni relative dei crogioli 92, 93 e della fetta 100 nel reattore 90 sono possibili. Ad esempio, figura 7D, il crogiolo 93 pu? essere disposto al di sotto della fetta 100. In questo caso, la fetta 100 ? orientata con la faccia superiore (su cui si vuole formare lo strato 61) verso il crogiolo 93.
Altre tecniche o metodi sono utilizzabili nel contesto della presente invenzione per la formazione dello strato semiconduttore 61. Tali metodi (noti in letteratura) sono sia di tipo bottom-up e top-down, ed includono: deposizione a strato atomico (Atomic Layer Deposition, ALD), deposizione a laser pulsato (Pulsed Laser Deposition, PLD), sputtering.
Lo strato semiconduttore 61 cos? formato mostra una conducibilit? di tipo N in assenza di un ulteriore drogaggio, comunque possibile nel caso in cui si volesse ulteriormente regolare la concentrazione di specie conduttive maggioritarie.
Tornando alla figura 6D, viene formata sullo strato semiconduttore 61 una maschera 80 (ad esempio di fotoresist) che presenta aperture 80a in corrispondenza delle regioni dello strato semiconduttore 61 che devono essere funzionalizzate, per modificarne la conducibilit?. Attraverso le aperture 80a nel fotoresist sono esposte regioni superficiali 61a dello strato semiconduttore 61. Tali aperture 80a sono, almeno in parte, allineate (lungo l?asse Z, o in vista superiore sul piano XY) con rispettivi elementi JB 59.
La fetta 100, provvista della maschera 80, viene disposta in un reattore in cui viene generato un plasma di ossigeno per la funzionalizzazione dello strato semiconduttore 61. L?ossigeno reagisce con il materiale dello strato semiconduttore 61 esposto attraverso le aperture 80a, realizzando un drogaggio di tipo P selettivo. Si formano cos? le regioni drogate 61? (di tipo P) descritte con riferimento alla figura 5 e, contestualmente, le regioni 61? (di tipo N).
La funzionalizzazione del MoS2 per formare le regioni di tipo P 61? avviene ad esempio mediante trattamento al plasma, e pu? essere eseguita utilizzando varie specie chimiche (inclusi O2, CHF3, CF4, and SF6); questa operazione ? di per s? nota. Si veda ad esempio Islam, M. R. et al., ?Tuning the Electrical Property via Defect Engineering of Single Layer MoS2 by Oxygen Plasma?, Nanoscale 2014, 6, 10033?10039. Si veda anche Khondaker, S. I. et al., ?Bandgap Engineering of MoS2 Flakes via Oxygen Plasma: A Layer Dependent Study? J. Phys. Chem. C 2016, 120, 13801?13806.
La conducibilit? elettrica delle regioni 61? dello strato semiconduttore 61 coperte dalla maschera 80 non viene alterata dalla fase di funzionalizzazione tramite O2; tali regioni mantengono pertanto la conducibilit? di tipo N.
La maschera 80 pu? quindi essere rimossa.
Le fasi di fabbricazione procedono quindi, in modo non illustrato nelle figure, con la formazione della metallizzazione superiore e dello strato di passivazione, in modo di per s? noto e quindi non ulteriormente descritto o illustrato nelle figure. Anche la formazione del contatto ohmico sul retro della fetta, e della metallizzazione inferiore, sono di per s? note e pertanto non ulteriormente descritte.
Da un esame delle caratteristiche dell'invenzione fornite secondo la presente descrizione sono evidenti i vantaggi che essa consegue.
In particolare, viene massimizzato il valore di ?IFSM ruggedness? di un diodo MPS in SiC, il flusso di fabbricazione ? semplificato, e i problemi descritti con riferimento alla tecnica nota, relativi alle protrusioni o residui di Nichel sono evitati e superati.
Infine, ? chiaro che ? possibile apportare modifiche e variazioni a quanto ? stato descritto e illustrato qui, senza con ci? scostarsi dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (21)

RIVENDICAZIONI
1. Metodo di fabbricazione di un dispositivo Merged-PiN-Schottky, MPS, (50) comprendente le fasi di:
- impiantare, in corrispondenza di un lato fronte (52a) di un corpo solido (52, 53) avente una prima conducibilit? elettrica (N), specie droganti aventi una seconda conducibilit? elettrica (P) opposta alla prima conducibilit? elettrica (N), formando cos? una regione impiantata (59) che si estende nel corpo solido a partire dal lato fronte (52a);
- formare, sul lato fronte (52a), uno strato semiconduttore (61) di un materiale che ? un calcogenuro di un metallo di transizione, TDM, avente la prima conducibilit? elettrica (N);
- funzionalizzare selettivamente una prima regione (61?) dello strato semiconduttore (61) mediante specie chimiche atte a generare, in detta prima regione, la seconda conducibilit? elettrica (P),
detta prima regione essendo in contatto elettrico con la regione impiantata (59), ed essendo adiacente ad una seconda regione dello strato semiconduttore (61) avente la prima conducibilit? elettrica (N) che ? in contatto elettrico con una rispettiva porzione superficiale del lato fronte (52a) avente la prima conducibilit? elettrica (N).
2. Metodo secondo la rivendicazione 1, in cui la prima regione (61?) si estende per l?intero spessore dello strato semiconduttore (61), raggiungendo il lato fronte (52a) del corpo solido (52, 53) in corrispondenza almeno parziale della regione impiantata (59).
3. Metodo secondo la rivendicazione 1 o 2, in cui funzionalizzare la prima regione (61?) include formare un contatto ohmico in corrispondenza dell?interfaccia tra il corpo solido (52, 53) e la regione impiantata (59).
4. Metodo secondo la rivendicazione 3, in cui formare il contatto ohmico include formare un diodo a barriera di giunzione, JB.
5. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare lo strato semiconduttore (61) include formare un diodo Schottky in corrispondenza dell?interfaccia tra la seconda regione (61?) e il corpo solido, lateralmente alla regione impiantata (59).
6. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale del corpo solido (52, 53) ? uno tra: SiC, 4H-SiC, GaN, AlN, diamante, Ga2O3.
7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale dello strato semiconduttore (61) ? uno tra MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2.
8. Metodo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre le fasi di:
- formare, sullo strato semiconduttore (61), un primo terminale elettrico comune a detto diodo JB e a detto diodo Schottky includente un primo strato metallico; e - formare, in corrispondenza di un lato retro (53b) opposto al lato fronte (52a) del corpo solido, un secondo terminale elettrico (57) comune a detto diodo JB e a detto diodo Schottky includente un secondo strato metallico.
9. Metodo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre la fase di:
- disporre un substrato (53);
- crescere epitassialmente, sul substrato (53), uno strato epitassiale (52) che forma uno strato di deriva ("drift") del dispositivo MPS (50),
in cui il substrato (53) e strato epitassiale (52) formano, insieme, detto corpo solido.
10. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare lo strato semiconduttore (61) comprende eseguire un processo di crescita CVD, o un processo ALD, o un processo di sputtering, o un processo PLD.
11. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima conducibilit? elettrica ? di tipo N, la seconda conducibilit? elettrica ? di tipo P, e la fase di funzionalizzare la prima regione (61?) comprende drogare la prima regione (61?) mediante O2.
12. Dispositivo Merged-PiN-Schottky, MPS, (50) comprendente:
- un corpo solido (52, 53) avente una prima conducibilit? elettrica (N);
- una regione impiantata (59) estendentesi nel corpo solido (52, 53) affacciata ad un lato fronte (52a) del corpo solido (52, 53), avente una seconda conducibilit? elettrica (P) opposta alla prima conducibilit? elettrica (N); e
- uno strato semiconduttore (61) estendentesi sul lato fronte (52a), di un materiale che ? un calcogenuro di un metallo di transizione, TDM,
in cui una prima regione (61?) dello strato semiconduttore (61) ha la seconda conducibilit? elettrica (P) e si estende in contatto elettrico con la regione impiantata (59), ed una seconda regione (61?) dello strato semiconduttore (61) ha la prima conducibilit? elettrica (N) e si estende adiacente alla prima regione (61?) e in contatto elettrico con una rispettiva porzione superficiale del lato fronte (52a) avente la prima conducibilit? elettrica (N).
13. Dispositivo secondo la rivendicazione 12, in cui la prima regione (61?) si estende per l?intero spessore dello strato semiconduttore (61), raggiungendo il lato fronte (52a) del corpo solido (52, 53) in corrispondenza almeno parziale della regione impiantata (59).
14. Dispositivo secondo la rivendicazione 12 o 13, in cui la prima regione (61?) forma un contatto ohmico con la regione impiantata (59).
15. Dispositivo secondo la rivendicazione 14, in cui in corrispondenza della prima regione (61?) lo strato semiconduttore (61) forma, con la regione impiantata (59), un diodo a barriera di giunzione, JB.
16. Dispositivo secondo una qualsiasi delle rivendicazioni 12-15, in cui in corrispondenza della seconda regione (61?) lo strato semiconduttore (61) forma, con il corpo solido (52, 53), un diodo Schottky.
17. Dispositivo secondo una qualsiasi delle rivendicazioni 12-16, in cui il materiale del corpo solido (52, 53) ? uno tra: SiC, 4H-SiC, GaN, AlN, diamante, Ga2O3.
18. Dispositivo secondo una qualsiasi delle rivendicazioni 12-17, in cui il materiale dello strato semiconduttore (61) ? uno tra MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2.
19. Dispositivo secondo una qualsiasi delle rivendicazioni 12-18, comprendente inoltre:
- un primo terminale elettrico comune a detto diodo JB e a detto diodo Schottky, includente un primo strato metallico sullo strato semiconduttore (61); e
- un secondo terminale elettrico (57) comune a detto diodo JB e a detto diodo Schottky, includente un secondo strato metallico in corrispondenza di un lato retro (53b) opposto al lato fronte (52a) del corpo solido.
20. Dispositivo secondo una qualsiasi delle rivendicazioni 12-19, in cui il corpo solido comprende:
- un substrato (53); e
- uno strato epitassiale (52) sul substrato (53), in cui lo strato epitassiale (52) ? uno strato di deriva ("drift") del dispositivo MPS (50).
21. Dispositivo secondo una qualsiasi delle rivendicazioni 12-20, in cui la prima conducibilit? elettrica ? di tipo N, e la seconda conducibilit? elettrica ? di tipo P.
IT102021000024104A 2021-09-20 2021-09-20 Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps IT202100024104A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102021000024104A IT202100024104A1 (it) 2021-09-20 2021-09-20 Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps
EP22193143.9A EP4152406B1 (en) 2021-09-20 2022-08-31 Contextual formation of a jb diode and a schottky diode in a mps device, and mps device
US17/939,842 US20230087112A1 (en) 2021-09-20 2022-09-07 Contextual formation of a junction barrier diode and a schottky diode in a mps device based on silicon carbide, and mps device
JP2022144755A JP2023044722A (ja) 2021-09-20 2022-09-12 シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置
CN202211147481.XA CN115841947A (zh) 2021-09-20 2022-09-19 结势垒二极管和肖特基二极管的形成以及mps器件
CN202222493103.9U CN219435881U (zh) 2021-09-20 2022-09-19 合并式PiN肖特基器件以及电子器件的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000024104A IT202100024104A1 (it) 2021-09-20 2021-09-20 Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps

Publications (1)

Publication Number Publication Date
IT202100024104A1 true IT202100024104A1 (it) 2023-03-20

Family

ID=78649965

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000024104A IT202100024104A1 (it) 2021-09-20 2021-09-20 Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps

Country Status (5)

Country Link
US (1) US20230087112A1 (it)
EP (1) EP4152406B1 (it)
JP (1) JP2023044722A (it)
CN (2) CN219435881U (it)
IT (1) IT202100024104A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117317034A (zh) * 2023-11-28 2023-12-29 深圳平创半导体有限公司 一种碳化硅混合二极管器件、制作方法及版图结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US20180190651A1 (en) * 2017-01-04 2018-07-05 Infineon Technologies Ag Semiconductor Device and Corresponding Manufacturing Method
CN109686797A (zh) * 2017-10-19 2019-04-26 株洲中车时代电气股份有限公司 一种碳化硅肖特基二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US20180190651A1 (en) * 2017-01-04 2018-07-05 Infineon Technologies Ag Semiconductor Device and Corresponding Manufacturing Method
CN109686797A (zh) * 2017-10-19 2019-04-26 株洲中车时代电气股份有限公司 一种碳化硅肖特基二极管及其制造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DRISS MOULOUA ET AL.: "Recent Progress in the Synthesis of MoS2 Thin Films for Sensing, Photovoltaic and Plasmonic Applications: A Review", MATERIALS, vol. 14, 2021, pages 3283
ISLAM, M. R. ET AL.: "Tuning the Electrical Property via Defect Engineering of Single Layer MoS by Oxygen Plasma", NANOSCALE, vol. 6, 2014, pages 10033 - 10039
KHONDAKER, S. I. ET AL.: "Bandgap Engineering of MoS Flakes via Oxygen Plasma: A Layer Dependent Study", J. PHYS. CHEM. C, vol. 120, 2016, pages 13801 - 13806
MATTEO BOSI: "Growth and synthesis of mono and few-layers transition metal dichalcogenides by vapour techniques: a review", RSC ADV., vol. 5, 2015, pages 75500
PIERRE BROSSELARD ET AL: "Bipolar Conduction Impact on Electrical Characteristics and Reliability of 1.2-and 3.5-kV 4H-SiC JBS Diodes", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE, USA, vol. 54, no. 8, 1 August 2008 (2008-08-01), pages 1847 - 1856, XP011232120, ISSN: 0018-9383 *
YANG HAE IN ET AL: "Epitaxial Molybdenum Disulfide/Gallium Nitride Junctions: Low-Knee-Voltage Schottky-Diode Behavior at Optimized Interfaces", APPLIED MATERIALS & INTERFACES, vol. 13, no. 29, 14 July 2021 (2021-07-14), US, pages 35105 - 35112, XP055918062, ISSN: 1944-8244, DOI: 10.1021/acsami.1c07306 *

Also Published As

Publication number Publication date
US20230087112A1 (en) 2023-03-23
CN115841947A (zh) 2023-03-24
EP4152406A1 (en) 2023-03-22
EP4152406B1 (en) 2024-06-26
CN219435881U (zh) 2023-07-28
JP2023044722A (ja) 2023-03-31

Similar Documents

Publication Publication Date Title
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
US20190140046A1 (en) Silicon carbide power device employing heterojunction terminal and manufacturing method thereof
JP7037142B2 (ja) ダイオード
US8436365B2 (en) SiC semiconductor device having Schottky barrier diode and method for manufacturing the same
US20140061674A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8294183B2 (en) Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US11456388B2 (en) Trench MOS schottky diode and method for producing same
JP2011071281A (ja) 半導体装置とその製造方法
WO2019009021A1 (ja) ショットキーバリアダイオード
IT202100024104A1 (it) Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps
IT202000008179A1 (it) Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
JP4038814B2 (ja) 半導体装置および電界効果トランジスタ
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
IT202000008167A1 (it) Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
JP2022186426A (ja) 半導体装置およびその製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
KR20210155694A (ko) 이차원 전이금속 칼코게나이드 박막의 성장방법 및 이를 포함하는 소자의 제조방법
US20240055257A1 (en) Method for manufacturing a contact on a silicon carbide substrate, and silicon carbide semiconductor device
US20240055256A1 (en) Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device
KR102396072B1 (ko) GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉
CN112259604B (zh) 一种氮化镓复合基板、氮化镓器件及其制备方法
EP4220735A1 (en) Enhancement-mode hemt and manufacturing process of the same
CN103403883A (zh) 半导体基板、半导体装置以及半导体基板的制造方法
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法
US20240186381A1 (en) Silicon carbide substrate and silicon carbide semiconductor device including the same