JP2023044722A - シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置 - Google Patents

シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置 Download PDF

Info

Publication number
JP2023044722A
JP2023044722A JP2022144755A JP2022144755A JP2023044722A JP 2023044722 A JP2023044722 A JP 2023044722A JP 2022144755 A JP2022144755 A JP 2022144755A JP 2022144755 A JP2022144755 A JP 2022144755A JP 2023044722 A JP2023044722 A JP 2023044722A
Authority
JP
Japan
Prior art keywords
region
electrical conductivity
semiconductor layer
solid body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022144755A
Other languages
English (en)
Inventor
ジャッナーツォ フィリッポ
Giannazzo Filippo
グレコ ジウセッペ
Greco Giuseppe
ロッカフォルテ ファブリヅィオ
Roccaforte Fabrizio
ラスクーナ シモーネ
Rascuna Simone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2023044722A publication Critical patent/JP2023044722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＳｉＣを基礎とした電子装置及び電子装置の製造方法を提供する。【解決手段】合体型ＰｉＮショットキーＭＰＳ装置５０は、第１電気的導電度Ｎを有する固体本体（ドリフト層５２、基板５３）と、ドリフト層５２の上部表面５２ａに面して固体本体内に延在しており第１電気的導電型Ｎとは反対の第２電気的導電度Ｐを有しているドープ領域５９と、ドリフト層５２の上部表面５２ａ上を延在しており遷移金属ニカルコゲン化物ＴＭＤである物質からなる半導体層６１と、を包含している。半導体層６１のＰ型の導電度を有する領域６１’は、ドープ領域５９と電気的にコンタクトをして延在しており、さらに、半導体層６１のＮ型の導電度を有する領域６１”は、Ｐ型の導電度を有する領域６１’と隣接し、ドリフト層５２の上部表面５２ａのそれぞれの部分と電気的コンタクトをして延在している。【選択図】図５

Description

本発明は、ＭＰＳ（合体型ＰｉＮショットキー）装置を製造する方法に関するものである。特に、ＳｉＣを基礎とした装置について説明する。
公知の如く、ワイドバンドギャップ、特に１．１ｅＶより大きなバンドギャップのエネルギ値Ｅｇ、低オン状態抵抗（ＲＯＮ）、熱伝導度の高い値、高い動作周波数、及び電荷キャリアの高い飽和速度、を有する半導体物質は、特にパワー適用例用の、ダイオード又はトランジスタ等の電子部品を製造するのに理想的である。前記特性を有しており且つ電子部品を製造するために使用されるべく指定される物質は、シリコンカーバイド（ＳｉＣ）である。特に、シリコンカーバイドは、その異なるポリタイプ（例えば、３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ）において、前にリストした特性に関して、シリコンに対して好適である。
シリコン基板上に設けられる同様の装置と比較して、シリコンカーバイド基板上に設けられる電子装置は、導通における低出力抵抗、低漏洩電流、高い動作温度、及び高い動作周波数等の多くの利点を有している。特に、ＳｉＣショットキーダイオードは一層高いスイッチング性能を示しており、ＳｉＣ電子装置を高周波数適用例に対して特に好ましいものとしている。現在の適用例は、電気的特性及び装置の長期間信頼性に条件を課している。
図１は、既知のタイプのＭＰＳ装置１をＸ，Ｙ，Ｚ軸のカーテシアン（３軸）参照系における横断面で示している。
ＭＰＳ装置１は、第１ドーパント濃度を有しており、表面３ｂと反対側に表面３ａが設けられており、且つ厚さが約３５０μｍに等しいＮ型ＳｉＣからなる基板３と、該第１ドーパント濃度よりも一層低い第２ドーパント濃度を有しており、基板３の表面３ａ上を延在しており、且つ５―１０μｍの範囲内の厚さを有しているＮ型ＳｉＣからなるドリフト層２（エピタキシャル態様で成長されている）と、基板３の表面３ｂ上を延在するオーミックコンタクト領域６（例えば、ニッケルシリサイドからなる）と、該オーミックコンタクト領域６上を延在するカソードメタリゼーション１６と、ドリフト層２の上部表面２ａ上を延在するアノードメタリゼーション８と、各々がＰ型の夫々の注入領域９’と金属物質のオーミックコンタクト９”とを包含しておりドリフト層２の上部表面２ａに面しているドリフト層２における複数の接合障壁（ＪＢ）要素９と、特に接合障壁（ＪＢ）要素９を完全に取り囲んでいるＰ型の注入領域である端部終端領域又は保護リング１０（オプション）と、を包含している。
ショットキーダイオード１２は、ドリフト層２とアノードメタリゼーション８との間の界面に形成されている。特に、ショットキー（半導体－金属）接合が、アノードメタリゼーション８の夫々の部分と直接電気的にコンタクトしているドリフト層２の夫々の部分によって形成されている。
ＪＢ要素９とショットキーダイオード１２とを含むＭＰＳ装置１の領域（即ち、保護リング１０内に包含されている領域）は、ＭＰＳ装置１の活性区域４である。
図２Ａ及び２Ｂを参照すると、図１のＭＰＳ装置１の製造ステップは、第２導電型（Ｐ）を有するドーピング種（例えば、ボロン又はアルミニウム）のマスク型注入ステップを与える（図２Ａ）。その注入物は図２Ａ中において矢印１８で示してある。該注入に対してマスク１１が使用されるが、それは、特に、シリコン酸化物又はＴＥＯＳのハードマスクである。従って、注入領域９’及び端部終端領域１０が形成される。次いで、図２Ｂを参照すると、マスク１１を除去し且つ図２Ａのステップで注入したドーピング種を活性化させるために熱アニールステップを実施する。該熱アニールは、例えば、１６００℃よりも一層高い温度（例えば、１７００―１９００℃の範囲内、そして、幾つかの場合には、それよりも一層高い場合もある）において実施する。
図３Ａ－３Ｃを参照すると、オーミックコンタクト９”を形成するための更なるステップを実施する。図３Ａを参照すると、シリコン酸化物又はＴＥＯＳからなる付着マスク１３を形成して、注入領域９’以外のドリフト層２の（及び、存在する場合には、端部終端部１０の）表面領域を被覆する。即ち、マスク１３は、注入領域９’において（且つ、オプションとして、端部終端部１０の少なくとも一部において）貫通開口１３ａを有している。次いで、図３Ｂを参照すると、マスク１３上及び貫通開口１３ａ内側においてニッケル付着を実施する（図３Ｂにおける金属層１４）。そのように付着させたニッケルは貫通開口１３ａを介して注入領域９’及び端部終端部１０の領域に到達してコンタクトする。
図３Ｃを参照すると、その後の高温においての熱アニーリング（１分乃至１２０分の時間間隔に対して９００℃－１０５０℃の範囲における迅速熱処理）が、付着させたニッケルと貫通開口１３ａにおけるドリフト層２のシリコンとの間の化学反応によって、ニッケルシリサイドからなるオーミックコンタクト９”を形成することを可能とする。実際に、該付着させたニッケルは、ドリフト層２の表面物質と接触している箇所において反応して、Ｎｉ２Ｓｉ（即ち、オーミックコンタクト）を形成する。その後、マスク１３上に延在する金属の除去及びマスク１３の除去のステップを実施する。
本発明者等は、例示的に図４に示したように、金属層１４のニッケルとマスク１３とは、それらが直接的に接触している箇所において、それらの間の反応が、限定的であるにしても、未だに起こることを検証した。図４は、図３Ｂの装置の一部であって、特に点線によって区画された領域で図３Ｂにおいて参照番号１５で識別されている部分のＸＹ面の平面図である。図４は、図３Ｂと図３Ｃとの間の中間製造ステップに関するものであって、即ちマスク１３が未だに存在しているが、ニッケルの層１４は除去されている。図４から理解されるように、不規則な領域、即ち島状部１７がマスク１３上に延在しており、それらは該ニッケルとマスク１３のシリコンとの間の不所望の反応に起因するものである。本発明者等が更に知得したことは、同様の陥没又はギザギザの領域がマスク１３の下側、即ちドリフト層２の表面２ａ上に延在している。図４において、これらの陥没又はギザギザの領域は参照番号１６で識別しており且つ導電性物質（ニッケルを含む）からなるものである。これらの陥没又はギザギザの領域１６の特にＸに沿ってのＸＹ面上の範囲が注入領域９’の対応する範囲よりも一層大きい場合には、短絡回路が発生して装置の故障となる場合がある。詳細に説明すると、不所望の導電性領域がショットキーコンタクトに専用のゾーン内に延在する場合には、オーミック又は準オーミックコンタクト（低障壁のショットキーコンタクト）がＮ型ゾーン上に形成されることとなり（それは、電気的な観点からは、抵抗である）、従って、順方向及び逆方向バイアスの両方において連続的な電流の流れが発生してダイオードの特性を喪失することとなる。
Ｄｒｉｓｓ Ｍｏｕｌｏｕａ ｅｔ ａｌ．の「検知用、光機電性、及びプラズモン適用例用のＭｏＳ２薄膜の合成における最近の進歩：レビュー（Ｒｅｃｅｎｔ Ｐｒｏｇｒｅｓｓ ｉｎ ｔｈｅ Ｓｙｎｔｈｅｓｉｓ ｏｆ ＭｏＳ２ Ｔｈｉｎ Ｆｉｌｍｓ ｆｏｒ Ｓｅｎｓｉｎｇ， Ｐｈｏｔｏｖｏｌａｔｉｃ ａｎｄ Ｐｌａｓｍｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ： Ａ Ｒｅｖｉｅｗ）」、マテリアルズ（Ｍａｔｅｒｉａｌｓ）２０２１，１４，３２８３ Ｍａｔｔｅｏ Ｂｏｓｉの「蒸気技術による単一及び数層遷移金属ニカルコゲン化物の成長及び合成：レビュー（Ｇｒｏｗｔｈ ａｎｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｍｏｎｏ ａｎｄ ｆｅｗ－ｌａｙｅｒｓ ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅｎｉｄｅｓ ｂｙ ｖａｐｏｒ ｔｅｃｈｎｉｑｕｅｓ： ａ ｒｅｖｉｅｗ）」、ＲＳＣ ａｄｖ．，２０１５，５，７５５００ Ｉｓｌａｍ，Ｍ．Ｒ．ｅｔ．ａｌ．の「酸素プラズマによる単一層ＭｏＳ２の欠陥エンジニアリングを介しての電気的特性の調節（Ｔｕｎｉｎｇ ｔｈｅ Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔｙ ｖｉａ Ｄｅｆｅｃｔ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ Ｓｉｎｇｌｅ Ｌａｙｅｒ ＭｏＳ２ ｂｙ Ｏｘｙｇｅｎ Ｐｌａｓｍａ）」、Ｎａｎｏｓｃａｌｅ ２０１４，６，１００３３－１００３９ Ｋｈｏｎｄａｋｅｒ，Ｓ．Ｉ．ｅｔ．ａｌ．の「酸素プラズマによるＭｏＳ２破片のバンドギャップエンジニアリング：層依存性研究（Ｂａｎｄｇａｐ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ ＭｏＳ２ Ｆｌａｋｅｓ ｖｉａ Ｏｘｙｇｅｎ Ｐｌａｓｍａ： Ａ Ｌａｙｅｒ Ｄｅｐｅｎｄｅｎｔ Ｓｔｕｄｙ）」、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ２０１６，１２０，１３８０１－１３８０６
本発明の目的とするところは、従来技術の欠点を解消した電子装置及び電子装置の製造方法を提供することである。
本発明によれば、特許請求の範囲に定義されるような、電子装置及び電子装置の製造方法が提供される。
本発明をより良く理解するために、添付の図面を参照して、純粋的に非制限的な例によって、その好適実施例について説明する。
既知の実施例に基づくＭＰＳ装置の断面図。 従来技術に基づいて図１のＭＰＳ装置の中間製造ステップを示す断面図。 従来技術に基づいて図１のＭＰＳ装置の中間製造ステップを示す断面図。 従来技術に基づいて図２Ａ及び２Ｂのステップの後に図１のＭＰＳ装置においてオーミックコンタクトを形成するステップの断面図。 従来技術に基づいて図２Ａ及び２Ｂのステップの後に図１のＭＰＳ装置においてオーミックコンタクトを形成するステップの断面図。 従来技術に基づいて図２Ａ及び２Ｂのステップの後に図１のＭＰＳ装置においてオーミックコンタクトを形成するステップの断面図。 従来技術に基づいて図３Ａ－３Ｃの製造ステップの結果として形成された不所望の領域を示した平面図。 本発明の１実施例に基づくＭＰＳ装置を示した断面図。 本発明に基づいて図５のＭＰＳ装置の製造ステップを示した断面図。 本発明に基づいて図５のＭＰＳ装置の製造ステップを示した断面図。 本発明に基づいて図５のＭＰＳ装置の製造ステップを示した断面図。 本発明に基づいて図５のＭＰＳ装置の製造ステップを示した断面図。 図６Ｄの製造ステップの文脈において使用可能なＭｏＳ２半導体層を形成するステップを示した概略図。 図６Ｄの製造ステップの文脈において使用可能なＭｏＳ２半導体層を形成するステップを示した概略図。 図６Ｄの製造ステップの文脈において使用可能なＭｏＳ２半導体層を形成するステップを示した概略図。 図６Ｄの製造ステップの文脈において使用可能なＭｏＳ２半導体層を形成するステップを示した概略図。
本発明をＳｉＣを基礎とした合体型ＰｉＮショットキー（ＭＰＳ）装置を参照して説明するが、以下の説明から明らかなように、本発明は、一般的に、異なるタイプの半導体、特にＧａＮ、を基礎とするＭＰＳ装置に適用可能である。
図５は、本発明の一つの側面に基づく合体型ＰｉＮショットキー（ＭＰＳ）装置５０を軸Ｘ，Ｙ，Ｚからなるカーテシアン（３軸）参照系における横断面で示している。
ＭＰＳ装置５０は、表面５３ｂと反対側に表面５３ａが設けられており、厚さが５０μｍ－３５０μｍの範囲内で、より特定的には１６０μｍ－２００μｍの範囲内で、例えば１８０μｍに等しく、第１Ｎ＋ドーパント濃度を有しているＮ型ＳｉＣ（特に、４Ｈ－ＳｉＣ）からなる基板を有している。代替的には、該基板５３はＧａＮからなるものとすることが可能である。
該第１ドーパント濃度よりも一層低い第２Ｎ－ドーパント濃度を有しておりＮ型ＳｉＣ（代替的には、ＧａＮ）からなる（エピタキシャル的に成長された）ドリフト層５２が、基板５３の表面５３ａ上を延在しており、且つ５－１５μｍの範囲内の厚さを有している。オーミックコンタクト５６（例えば、ニッケルシリサイドからなる）の領域又は層が基板５３の表面５３ｂ上を延在している。例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕからなる底部メタリゼーション５７がオーミックコンタクト５６の領域上に延在している。
Ｐ型の一つ又はそれ以上のドープ領域５９（以後、「接合障壁要素」又は「ＪＢ要素」と呼称する）が、ドリフト層５２の上部表面５２ａに面して、ドリフト層５２の内側に延在している。本図では非制限的例として２個のＪＢ領域５９を例示している。各ＪＢ要素５９は、前述したように、Ｐ型、特にＰ＋の注入領域である。各ＪＢ要素は、例えば、１×１０１８原子数／ｃｍ３よりも一層高いドーパント濃度を有している。
端部終端領域、即ち保護リング、６０（オプション）は、特に、Ｐ型（Ｐ＋）の注入領域であって、本装置の活性区域を外部的に区画化している。
本発明の一つの側面によれば、例えばＭｏＳ２（モリブデナイト又は二硫化モリブデンとしても知られている硫化モリブデン）からなる半導体層６１が、ドリフト層５２の上部表面５２ａ上を延在している。半導体層６１は、ＪＢ要素５９と（即ち、Ｐ＋注入領域と直接コンタクトしており）及びＪＢ要素５９に対して横のＮ型のドリフト層５２の上部表面５２ａの一部との両方に電気的にコンタクトしている。
一般的に、層６１は、半導体特性を具備する、遷移金属カルコゲニド（特に、ニカルコゲン化物）、（遷移金属ニカルコゲン化物、ＴＭＤ）のグループに関連する物質からなる。ＴＭＤは、化学式ＭＸ２、尚Ｍは族４－１０（例えば、Ｍｏ，Ｗ，Ｎｂ，Ｔａ，等）の遷移金属で且つＸはカルコゲン（例えば、Ｓ，Ｓｅ，Ｔｅ）、である物質である。非制限的なリストとしては、前述したＭｏＳ２に加えて、ＭｏＳｅ２，ＭｏＴｅ２，ＷＳ２，ＷＳｅ２，ＷＴｅ２，ＮｂＳ２を含む。これらの物質は、典型的な層型構造を有しており、即ち、弱いファンデルワールス型の結合によって互いに結合された異なる結晶層の積層によって形成されている。各結晶層は、強い共有型結合で化学式ＭＸ２に従って、カルコゲン原子へ結合されている遷移金属原子によって形成されている。単一層のシンメトリーは六方晶又は菱面体晶であり、原子が八面体又は三角形柱状配位されている。ＭｏＳ２等の半導体ＴＭＤの薄膜の特別な特性は、バンドギャップの幅及び仕事関数がその積層体を構成している厚さ（即ち、層数）に依存することである。例えば、単一のＭｏＳ２層（０．６５ｎｍの厚さを有している）によって構成されている薄膜は、１．８－１．９ｅＶの「直接」バンドギャップを有しており、一方、２層以上のＭｏＳ２層によって構成されている層は、１．２ｅＶの「間接」バンドギャップを有している。
更に、本発明の更なる側面によれば、半導体層６１の物質は、基板５３及びエピタキシャル層５２の物質の関数として選択される。特に、半導体層６１の物質は、エピタキシャル層５２の物質と良好な格子整合を示すようなものである。例えば、本発明者等が検証したところでは、ＳｉＣ又はＧａＮの基板又はエピタキシャル層上にＭｏＳ２を使用することはこの条件を満足する。
上部メタリゼーション６３は半導体層６１上に延在しており且つ該半導体層６１と電気的にコンタクトしている（特に、半導体層６１と直接的に電気的コンタクトをしている）。
パッシベーション層６９が上部メタリゼーション６３上に延在しており、それを少なくとも部分的に保護している。パッシベーション層６９は、それを貫通して上部メタリゼーション６３を露出させる少なくとも１個の開口を有しており、上部メタリゼーション６３と電気的にコンタクトして（例えば、ワイヤボンディング又はその他の技術を介して）使用中に本装置をバイアスさせる。
本発明の一つの側面によれば、各ＪＢ要素５９及び該ＪＢ要素５９の横のショットキーコンタクトにおいて（即ち、Ｎ型のドリフト層５２の表面領域において）、オーミックコンタクトを形成するために、半導体層６１は、その導電度を選択的に修正するために選択的にドープされている。この点に関して、半導体層６１は、夫々のＪＢ要素５９においてＰ型の導電度を有する領域６１’を有しており、且つＮ型の導電度を有しているドリフト層５２の表面部分においてＮ型の導電度を有する領域６１”を有している（後者は夫々のショットキーダイオード６２を形成している）。
Ｘ軸の方向に沿って、領域６１’及び領域６１”は、互いに交互とされている。更に、各領域６１’は、Ｘに沿って、少なくとも１個の夫々の領域６１”に隣接している。
Ｐ型の各領域６１’は、半導体層６１の厚さを介して垂直に（即ち、Ｚ軸に沿って）延在して、夫々のＪＢ要素と電気的にコンタクトし、それと垂直に整合される（少なくとも部分的に）。同様に、各領域６１”は、半導体層６１の厚さを介して垂直に（即ち、Ｚ軸に沿って）延在して、Ｎ型の層５２の夫々の表面領域と電気的にコンタクトしている。
各領域６１’は、それと電気的コンタクトしている夫々のＪＢ要素と共に、夫々の接合障壁ダイオード５８を形成しており、同様に、各領域６１”は、それを電気的コンタクトしている層５２の夫々の表面部分と共に、夫々のショットキーダイオード６２を形成している。
ＪＢダイオード５８とショットキーダイオード６２とを包含しているＭＰＳ装置５０の領域（即ち、保護リング６０内に取り囲まれている領域）は、ＭＰＳ装置５０の活性区域である。
本発明者等が検証したところでは、ＭｏＳ２物質の仕事関数は、ＭｏＳ２の適切な機能化、特にＭｏＳ２の導電度（Ｎ型又はＰ型）を修正するための機能化、を介して変更又は修正又は調整することが可能である。更に、上述したことに対して代替的に又は付加的に、ＭｏＳ２物質の仕事関数は、積み重ねられるＭｏＳ２層の適宜の数を選択することによって変更又は修正又は調整することが可能である。例えば、本発明の文脈において、「半導体層６１」は、単一のＭｏＳ２層（即ち、２次元構造を有する一つの層）又はＭｏＳ２マルチ層（即ち、３次元構造を有する）とすることが可能である。
例えば、ＭｏＳ２マルチ層の仕事関数は、単一ドープ領域のＰ型導電度を発生するためである酸素（Ｏ２）を介しての適宜のドーピングを介して調整（例えば、４．４ｅＶと５．６ｅＶとの間）することが可能である。
更なる例として、単一のＭｏＳ２層の仕事関数は、単一ドープ領域のＰ型導電度を発生させるための酸素（Ｏ２）を介しての適宜のドーピングを介して調整（例えば、４．１ｅＶと６ｅＶとの間）することが可能である。
本発明の文脈においては、「半導体層６１」という用語は、マルチ層と単一層との両方を包含している。
ＭｏＳ２層６１の導電度及び／又はそれを構成しているサブ層の数（マルチ層又は単一層）を選択的に変えることによって、ＭｏＳ２層６１の電位障壁を修正することが可能である。
例えば、Ｎ型４Ｈ－ＳｉＣ基板とショットキーコンタクトを形成しているＮ型ドープＭｏＳ２の場合、障壁高さは、マルチ層の場合に約１．３ｅＶであり、且つ単一層の場合に約１ｅＶである。
例えば、Ｎ型４Ｈ－ＳｉＣ基板におけるＰ＋注入領域とオーミックコンタクトを形成しているＰ型ドープＭｏＳ２の場合、その障壁高さは、マルチ層の場合に約０．６ｅＶであり、且つ単一層の場合に約０．２ｅＶである。
ＭＰＳ装置５０の製造ステップを図６Ａ－６Ｄを参照して説明する。
図６Ａを参照すると、ウエハ１００が配置されており、それは、ＳｉＣ（特に、４Ｈ－ＳｉＣであるが、その他のプロトタイプを使用することも可能）の基板５３を包含している。前述したように、その他の物質、例えば、ＧａＮ、を使用することも可能である。
基板５３は、第１型の導電度（この実施例においては、Ｎ型のドーパント）を有しており、且つＺ軸に沿って互いに反対側にある前部表面５３ａと後部表面５３ｂとが設けられている。基板５３は、例えば、１×１０１９－１×１０２０原子数／ｃｍ３の範囲内のＮ＋ドーパント濃度を有している。
ウエハ１００の前部は前部表面５３ａに対応しており、且つウエハ１００の後部は後部表面５３ｂに対応している。
電気的導電度Ｎを有しており且つ基板５３のものよりも一層低く、例えば１×１０１４－５×１０１６原子数／ｃｍ３の範囲内である、Ｎ－ドーパント濃度を有しているシリコンカーバイドからなるドリフト層５２を、例えば、エピタキシャル成長によって、基板５３の前部表面５３ａ上に形成する。ドリフト層５２は、ＳｉＣ、特に４Ｈ－ＳｉＣ、から構成されているが、その他のＳｉＣポリタイプ、又は、代替的に、ＧａＮを使用することも可能である。
ドリフト層５２は、その厚さを介して、上部側５２ａと底部側５２ｂとの間に延在している（後者は基板５３の前部表面５３ａと直接コンタクトしている）。
次いで、図６Ｂを参照すると、例えば、フォトレジスト、又はＴＥＯＳ、又はその目的にとって適切なその他の物質を付着させることにより、ドリフト層５２の上部側５２ａ上にハードマスク７０を形成する。ハードマスク７０は、０．５μｍ－２μｍの範囲内の厚さ、又は、いずれにおいても、図６Ｂを参照して後に説明する注入を遮蔽するような厚さを有している。ハードマスク７０は、後のステップにおいてＭＰＳ装置５０の活性区域５４が形成される個所のウエハ１００の領域内に延在している。
平面図において、ＸＹ面上で、ハードマスク７０は、ショットキーセル（ダイオード６２）を形成するドリフト層５２の上部側５２ａの領域を被覆し、且つ既に図５を参照して説明した注入領域５９を形成するドリフト層５２の上部側５２ａの領域を露出されたままとさせる。
次いで、ハードマスク７０を使用して、第２型の導電度（この場合はＰ）を有するドーピング種（例えば、ボロン又はアルミニウム）を注入するステップを実施する（その注入物は図中に矢印７２で示してある）。図６Ｂのステップ期間中、それが存在する場合には、保護リング６０も形成される。
例示的実施例において、図６Ｂの注入ステップは、１×１０１８原子数／ｃｍ３よりも一層大きなドーパント濃度で注入領域５９を形成するために、１×１０１２原子数／ｃｍ２－１×１０１５原子数／ｃｍ２の範囲内のドーズで且つ３０ｋｅＶ－４００ｋｅＶの範囲内の注入エネルギで、第２型の導電度を有しているドーピング種の一つ又はそれ以上の注入物を包含している。従って、表面５２ａから測定して０．４μｍ－１μｍの範囲内の深さを有している注入領域が形成される。
その後、図６Ｃを参照すると、マスク７０を除去し、且つ図６Ｄを参照すると、例えばＭｏＳ２からなる半導体層６１が形成される。
本発明の文脈において使用可能な半導体層６１を形成するプロセスは、それ自身、従来技術において知られている。
例えば、Ｄｒｉｓｓ Ｍｏｕｌｏｕａ ｅｔ ａｌ．の「検知用、光機電性、及びプラズモン適用例用のＭｏＳ２薄膜の合成における最近の進歩：レビュー（Ｒｅｃｅｎｔ Ｐｒｏｇｒｅｓｓ ｉｎ ｔｈｅ Ｓｙｎｔｈｅｓｉｓ ｏｆ ＭｏＳ２ Ｔｈｉｎ Ｆｉｌｍｓ ｆｏｒ Ｓｅｎｓｉｎｇ， Ｐｈｏｔｏｖｏｌａｔｉｃ ａｎｄ Ｐｌａｓｍｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ： Ａ Ｒｅｖｉｅｗ）」、マテリアルズ（Ｍａｔｅｒｉａｌｓ）２０２１，１４，３２８３を参照すると良い。
又、Ｍａｔｔｅｏ Ｂｏｓｉの「蒸気技術による単一及び数層遷移金属ニカルコゲン化物の成長及び合成：レビュー（Ｇｒｏｗｔｈ ａｎｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｍｏｎｏ ａｎｄ ｆｅｗ－ｌａｙｅｒｓ ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅｎｉｄｅｓ ｂｙ ｖａｐｏｒ ｔｅｃｈｎｉｑｕｅｓ： ａ ｒｅｖｉｅｗ）」、ＲＳＣ ａｄｖ．，２０１５，５，７５５００も参照すると良い。
この例においてはＳｉＣであるエピタキシャル層５２上のＭｏＳ２のＣＶＤ（「化学蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）」）付着によって、半導体層６１を形成するための例示的なプロセスについて以下に説明する。このプロセスは、図７Ａ－７Ｃを参照して説明するが、その場合に、石英筒状本体を包含しており且つ互いに独立して加熱することが可能な２個の領域９０ａ，９０ｂによって形成されているデュアルゾーン反応器９０を模式的に例示してある。
図７Ａを参照すると、硫黄（Ｓ）及びモリブデン（Ｍｏ、又はＭｏＯｘ，例えばｘ＝３）をＭｏＳ２を成長させるための前駆体として使用する。硫黄前駆体（特に、粉末の形態）を、ウエハ上にＭｏＳ２の成長を行うべき箇所から或る距離（約７－１５ｃｍの距離）において、ルツボ９２内において領域９０ａ内に配置させる。モリブデン前駆体（これも、特に、粉末の形態）を、ウエハ１００上にＭｏＳ２の成長を行うべきウエハ１００に近接して領域９０ｂ（即ち、ウエハ１００と硫黄ルツボとの間における領域９０ｂ）内の夫々のルツボ９３内に配置させる。
図７Ｂを参照すると、領域９０ａを１００－２００℃の範囲内（特に、１５０－１６０℃の範囲内）の温度Ｔ１へ加熱して硫黄を蒸発させてそれをウエハ１００上に付着させる。領域９０ｂを７００－８００℃の範囲内で温度Ｔ１よりも一層高い温度Ｔ２へ加熱させて、モリブデンを蒸発させてそれをウエハ１００上に付着させる。
このプロセスは、図７Ａ－７Ｃに矢印９１で示した方向に反応器９０内に導入されるキャリアガスの存在下において行われる。該ガスは、例えば、アルゴン（Ａｒ）で約１００ｓｃｃｍで導入される。該ガスの方向は、硫黄蒸気とモリブデン蒸気とがウエハ１００へ向かって押される方向である。
図７Ｃを参照すると、ウエハ１００のレベルにおいて、硫黄及びモリブデンがその上に付着し、化学反応によってＭｏＳ２層６１を形成する。
硫黄蒸気とモリブデン蒸気との反応期間中にウエハ１００上に形成されるＭｏＳ２サブ層（単一層又はマルチ層）の数は、温度Ｔ２、成長プロセスの時間分、及び硫黄蒸気の流れ（キャリアガスの流れを調節することによる）の内の一つ又はそれ以上を調節することによって制御することが可能である。
代替的に、ＭｏＳ２マルチ層を付着させ、次いで、それ自身既知のタイプのエッチング技術を介して、最大でこのマルチ層を単一層へ還元させるまで、一つ又はそれ以上の層を選択的に除去することが可能である。
反応器９０内におけるルツボ９２，９３とウエハ１００のその他の相対的な配置も可能である。例えば、図７Ｄを参照すると、ルツボ９３はウエハ１００の下側に配置させることが可能である。この場合には、ウエハ１００は、その上部表面（その上に層６１を形成すべき箇所）をルツボ９３に対向させて配向される。
半導体層６１の形成に対して、本発明の文脈においてその他の技術又は方法を使用することも可能である。この様な方法（文献において既知）は、ボトムアップ及びトップダウン型の両方のものであり、且つ、原子層付着（ＡＬＤ）、パルス型レーザ付着（ＰＬＤ）、スパッタリングを包含している。
そのようにして形成された半導体層６１は、更なるドーピングの不存在下において、Ｎ型の導電度を示しており、そのことは、多数導電性種の濃度を更に調節すべき場合に尚且つ可能である。
図６Ｄに戻ると、機能化されることを必要とする半導体層６１の領域において開口８０ａを有するマスク８０（例えば、フォトレジストからなる）を半導体層６１上に形成して、その導電度を修正する。半導体層６１の表面領域６１ａが、開口８０ａを介して、該フォトレジスト内に露出される。これらの開口８０ａは、少なくとも部分的に、夫々のＪＢ要素５９と整合している（Ｚ軸に沿って、又はＸＹ面の平面図において）。
マスク８０が設けられたウエハ１００を反応器内に配置させ、該反応器内において、半導体層６１の機能化のために酸素プラズマを発生させる。該酸素は、開口８０ａを介して露出されている半導体層６１の物質と反応して選択的Ｐ型ドーピングを与える。ドープ領域６１’（Ｐ型のもの）は図５を参照して説明しており、且つ、文脈上、領域６１”（Ｎ型のもの）が形成される。
Ｐ型領域６１’を形成するためのＭｏＳ２の機能化は、例えば、プラズマ処理を介して行われ、且つ種々の化学種（Ｏ２，ＣＨＦ３，ＣＦ４，及びＳＦ６）を使用して行うことが可能であり、この操作はそれ自身既知である。例えば、Ｉｓｌａｍ，Ｍ．Ｒ．ｅｔ．ａｌ．の「酸素プラズマによる単一層ＭｏＳ２の欠陥エンジニアリングを介しての電気的特性の調節（Ｔｕｎｉｎｇ ｔｈｅ Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔｙ ｖｉａ Ｄｅｆｅｃｔ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ Ｓｉｎｇｌｅ Ｌａｙｅｒ ＭｏＳ２ ｂｙ Ｏｘｙｇｅｎ Ｐｌａｓｍａ）」、Ｎａｎｏｓｃａｌｅ ２０１４，６，１００３３－１００３９を参照すると良い。更に、Ｋｈｏｎｄａｋｅｒ，Ｓ．Ｉ．ｅｔ．ａｌ．の「酸素プラズマによるＭｏＳ２破片のバンドギャップエンジニアリング：層依存性研究（Ｂａｎｄｇａｐ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ ＭｏＳ２ Ｆｌａｋｅｓ ｖｉａ Ｏｘｙｇｅｎ Ｐｌａｓｍａ： Ａ Ｌａｙｅｒ Ｄｅｐｅｎｄｅｎｔ Ｓｔｕｄｙ）」、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ２０１６，１２０，１３８０１－１３８０６を参照すると良い。
マスク８０によって被覆されている半導体層６１の領域６１”の電気的導電度は、Ｏ２を介しての機能化ステップによって変更されることはなく、従って、これらの領域はＮ型導電度を維持している。
次いで、マスク８０を除去する。
次いで、本製造ステップは、図には示していない態様で進行し、それ自身既知の態様で上部メタリゼーション及び及びパッシベーション層が形成されるが、それらについては更なる説明及び図示を割愛する。ウエハの背面上のオーミックコンタクト及び底部メタリゼーションの形成もそれ自身既知であり、従って、更なる説明を割愛する。
本開示に従って提供される本発明の特徴を精査することにより、本発明の利点は明らかである。
特に、ＳｉＣＭＰＳダイオードの「ＩＦＳＭ 堅牢性」値は最大化されており、製造の流れは簡単化されており、且つ突起又はニッケル残留物に関して従来技術について説明した問題は回避され且つ解消されている。
最後に、特許請求の範囲に定義した本発明の範囲を逸脱すること無しに、本書に記載し且つ例示したことに対して修正及び変形を行うことが可能であることは明らかである。

Claims (21)

  1. 合体型ＰｉＮショットキーＭＰＳ装置（５０）を製造する方法において、
    第１電気的導電度（Ｎ）を有している固体本体（５２，５３）の前部側（５２ａ）において注入を行い、ドーピング種は第１電気的導電度（Ｎ）とは反対の第２電気的導電度（Ｐ）を有しており、従って該前部側（５２ａ）から該固体本体内に延在する注入領域（５９）を形成するステップ、
    該前部側（５２ａ）上に該第１電気的導電度（Ｎ）を有する遷移金属ニカルコゲン化物ＴＭＤである物質からなる半導体層（６１）を形成するステップ、
    該半導体層（６１）の第１領域（６１’）内に該第２電気導電型（Ｐ）を発生させるための化学種を介して該第１領域（６１’）を選択的に機能化させるステップ
    を有しており、
    前記第１領域は、該注入領域（５９）と電気的にコンタクトしており、且つ該第１電気的導電度（Ｎ）を有している該前部側（５２ａ）の夫々の表面部分と電気的にコンタクトしている該第１電気的導電度（Ｎ）を有している該半導体層（６１）の第２領域と隣接している方法。
  2. 該第１領域（６１’）が該半導体層（６１）の厚さを貫通して延在しており、該注入領域（５９）において少なくとも部分的に該固体本体（５２，５３）の該前部側（５２ａ）に到達している請求項１記載の方法。
  3. 該第１領域（６１’）を機能化させることが、該固体本体（５２，５３）と該注入領域（５９）との間の界面においてオーミックコンタクトを形成することを包含している請求項１又は２記載の方法。
  4. 該オーミックコンタクトを形成することが、接合障壁ＪＢダイオードを形成することを包含している請求項３記載の方法。
  5. 該半導体層（６１）を形成する該ステップが、該注入領域（５９）の横で該第２領域（６１”）と該固体本体との間の界面にショットキーダイオードを形成することを包含している先行する請求項の内のいずれか１項に記載の方法。
  6. 該固体本体（５２，５３）の該物質がＳｉＣ、４Ｈ－ＳｉＣ、ＧａＮ、ＡｌＮ、ダイアモンド、Ｇａ２Ｏ３の内の一つである先行する請求項の内のいずれか１項に記載の方法。
  7. 該半導体物質（６１）の該物質がＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２の内の一つである先行する請求項の内のいずれか１項に記載の方法。
  8. 該半導体層（６１）上に前記ＪＢダイオードと第１金属層を包含している前記ショットキーダイオードとに共通の第１電気的端子を形成するステップ、及び
    該固体本体の該前部側（５２ａ）の反対側の後部側（５３ｂ）に前記ＪＢダイオードと第２金属層を包含している前記ショットキーダイオードとに共通の第２電気的端子（５７）を形成するステップ、
    を更に有している先行する請求項の内のいずれか１項に記載の方法。
  9. 基板（５３）を配置するステップ、
    該基板（５３）上に、該ＭＰＳ装置（５０）のドリフト層を形成するエピタキシャル層（５２）をエピタキシャル的に成長させるステップ、
    を更に有しており、該基板（５３）及びエピタキシャル層（５２）が前記固体本体を形成している先行する請求項の内のいずれか１項に記載の方法。
  10. 該半導体層（６１）を形成する該ステップが、ＣＶＤ成長プロセス、又はＡＬＤプロセス、又はスパッタリングプロセス、又はＰＬＤプロセスを実施することを包含している先行する請求項の内のいずれか１項に記載の方法。
  11. 該第１電気的導電度がＮ型であり、該第２電気的導電度がＰ型であり、且つ該第１領域（６１’）を機能化させる該ステップがＯ２を介して該第１領域（６１’）をドーピングすることを包含している先行する請求項の内のいずれか１項に記載の方法。
  12. 合体型ＰｉＮショットキーＭＰＳ装置（５０）において、
    第１電気的導電度（Ｎ）を有している固体本体（５２，５３）、
    該固体本体（５２，５３）の前部側（５２ａ）に面して該固体本体（５２，５３）内に延在しており、該第１電気的導電度（Ｎ）と反対の第２電気的導電度（Ｐ）を有している注入領域（５９）、及び
    遷移金属ニカルコゲン化物ＴＭＤである物質からなり該前部側（５２ａ）上に延在している半導体層（６１）、
    を有しており、
    該半導体層（６１）の第１領域（６１’）は該第２電気的導電度（Ｐ）を有しており且つ該注入領域（５９）と電気的にコンタクトして延在しており、且つ該半導体層（６１）の第２領域（６１”）は該第１電気的導電度（Ｎ）を有しており且つ該第１領域（６１’）と隣接して及び該第１電気的導電度（Ｎ）を有している該前部側（５２ａ）の夫々の表面部分と電気的にコンタクトして延在している装置。
  13. 該第１領域（６１’）が該半導体層（６１）の厚さを貫通して延在しており、該注入領域（５９）において少なくとも部分的に該固体本体（５２，５３）の該前部側（５２ａ）に到達している請求項１２記載の装置。
  14. 該第１領域（６１’）が該注入領域（５９）とオーミックコンタクトを形成している請求項１２又は１３に記載の装置。
  15. 該第１領域（６１’）において、該半導体層（６１）が、該注入領域（５９）と共に、接合障壁ＪＢダイオードを形成している請求項１４に記載の装置。
  16. 該第２領域（６１”）において、該半導体層（６１）が、該固体本体（５２，５３）と共に、ショットキーダイオードを形成している請求項１２－１５の内のいずれか１項に記載の装置。
  17. 該固体本体（５２，５３）の該物質が、ＳｉＣ、４Ｈ－ＳｉＣ、ＧａＮ、ＡｌＮ、ダイアモンド、Ｇａ２Ｏ３の内の一つである請求項１２―１６の内のいずれか１項に記載の装置。
  18. 該半導体層（６１）の該物質がＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２の内のいずれか一つである請求項１２－１７の内のいずれか１項に記載の装置。
  19. 前記ＪＢダイオードと前記ショットキーダイードとに共通であり該半導体層（６１）上の第１金属層を包含している第１電気的端子、及び
    前記ＪＢダイオードと前記ショットキーダイオードとに共通であり該固体本体の前部側（５２ａ）と反対側の後部側（５２ｂ）における第２金属層を包含している第２電気的端子（５７）、
    を更に包含している請求項１２－１８の内のいずれか１項に記載の装置。
  20. 該固体本体が、基板（５３）と、該基板（５３）上のエピタキシャル層（５２）とを包含しており、該エピタキシャル層（５２）が該ＭＰＳ装置（５０）のドリフト層である請求項１２－１９の内のいずれか１項に記載の装置。
  21. 該第１電気的導電度がＮ型であり、且つ該第２電気的導電度がＰ型である請求項１２－２０の内のいずれか１項に記載の装置。
JP2022144755A 2021-09-20 2022-09-12 シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置 Pending JP2023044722A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102021000024104 2021-09-20
IT102021000024104A IT202100024104A1 (it) 2021-09-20 2021-09-20 Formazione contestuale di un diodo jb e di un diodo schottky in un dispositivo mps basato su carburo di silicio, e dispositivo mps

Publications (1)

Publication Number Publication Date
JP2023044722A true JP2023044722A (ja) 2023-03-31

Family

ID=78649965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022144755A Pending JP2023044722A (ja) 2021-09-20 2022-09-12 シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置

Country Status (5)

Country Link
US (1) US20230087112A1 (ja)
EP (1) EP4152406B1 (ja)
JP (1) JP2023044722A (ja)
CN (2) CN115841947A (ja)
IT (1) IT202100024104A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117317034A (zh) * 2023-11-28 2023-12-29 深圳平创半导体有限公司 一种碳化硅混合二极管器件、制作方法及版图结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
DE102017100109A1 (de) * 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
CN109686797A (zh) * 2017-10-19 2019-04-26 株洲中车时代电气股份有限公司 一种碳化硅肖特基二极管及其制造方法

Also Published As

Publication number Publication date
CN115841947A (zh) 2023-03-24
US20230087112A1 (en) 2023-03-23
EP4152406B1 (en) 2024-06-26
IT202100024104A1 (it) 2023-03-20
CN219435881U (zh) 2023-07-28
EP4152406A1 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
CN100555657C (zh) 垂直氮化镓半导体器件和外延衬底
CN104541373B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
US11637182B2 (en) Silicon carbide semiconductor device
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2023044722A (ja) シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
CN104937699B (zh) 外延晶片和使用其的开关元件及发光元件
JP2006313850A (ja) 炭化珪素半導体装置およびその製造方法
KR20230131792A (ko) 니켈-코발트 합금/산화갈륨 기반 전력 반도체 장치 및 그 제조 방법
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
JP4645641B2 (ja) ＳｉＣショットキーダイオードの製造方法
US11111598B2 (en) Crystal growth method in a semiconductor device
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
JP2015170850A (ja) トランジスタ素子およびその製造方法
US20230299148A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
US20230299173A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
EP4322202A1 (en) Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
US20230064469A1 (en) Wafer, semiconductor device, method for manufacturing wafer, and method for manufacturing semiconductor device
KR102396072B1 (ko) GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉
EP4220735A1 (en) Enhancement-mode hemt and manufacturing process of the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240308