JP2015170850A - トランジスタ素子およびその製造方法 - Google Patents

トランジスタ素子およびその製造方法 Download PDF

Info

Publication number
JP2015170850A
JP2015170850A JP2014185987A JP2014185987A JP2015170850A JP 2015170850 A JP2015170850 A JP 2015170850A JP 2014185987 A JP2014185987 A JP 2014185987A JP 2014185987 A JP2014185987 A JP 2014185987A JP 2015170850 A JP2015170850 A JP 2015170850A
Authority
JP
Japan
Prior art keywords
contact
indium
barrier layer
transistor element
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014185987A
Other languages
English (en)
Other versions
JP5978269B2 (ja
Inventor
フェンウィック ウィリアム
Fenwick William
フェンウィック ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2015170850A publication Critical patent/JP2015170850A/ja
Application granted granted Critical
Publication of JP5978269B2 publication Critical patent/JP5978269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】信頼性の高い金属コンタクトを形成するトランジスタ素子およびその製造方法を提供する。
【解決手段】トランジスタ素子は、基板306と、基板306上のバッファ層308と、バッファ層308上のチャネル層310と、チャネル層310上のコンタクト兼バリア層312と、を備える。コンタクト兼バリア層312は、その表面に複数のインジウム凝集体314を露出させたインジウムアルミニウムナイトライドである。コンタクト兼バリア層は、3族前駆体に対する5族前駆体の比が小さく、インジウム前駆体の流量がアルミニウム前駆体の流量よりも多いMOCVD(Metal Organic Vapor Deposition process)法によりエピタキシャル成長されても良い。
【選択図】図3

Description

実施形態は、トランジスタ素子およびその製造方法に関する。
高電子移動度トランジスタ(HEMT)は、電界効果トランジスタ(FET)の1つであり、チャネル層と、バリア層と、の間に形成されたヘテロ接合を有する。バリア層の電子親和度は、チャネル層の電子親和度よりも小さい。3族窒化物HEMTのチャネル層では、チャネル−バリア界面における分極電界の不整合に起因して2次元電子ガス(2DEG)が形成される。そして、2DEGは、高い電子移動度を有し、高速スイッチングを実現する。通常、デプレッションモードで動作するHEMTデバイスは、ゲートに負のバイアス電圧を印加して2DEGを空乏化させることにより、ターンオフさせる。3−5族HEMTは、アルミニウム、ガリウムおよびインジュウム等の3族元素と、窒素、リンおよび砒素等の5族元素と、を材料とする。
図1は、従来構造のHEMT素子の断面図である。基板110は、シリコン、炭化シリコン、サファイアまたは他の適当な材料であっても良い。窒化ガリウムと、基板材料と、の間の大きな格子不整合により、基板110の上に高品質の窒化ガリウム半導体結晶層を成長することが難しい。そこで、基板110の上に、窒化ガリウム、アルミニウムガリウムナイトライド、もしくは、窒化アルミニウムのバッファ層112を堆積する。これにより、その後に成長される窒化ガリウム層の結晶構造の規則性を改善することができる。窒化ガリウム(GaN)のエピタキシャル成長は、バッファ層112の上にチャネル層114を形成する。次に、バリア層116、所謂、電子供給層を、チャネル層114上にエピタキシャル成長する。バリア層116は、アルミニウムガリウムナイトライド(AlGa1−xN)またはインジュウムアルミニウムナイトライド(InAl1−xN)である。バリア層116の上に形成されたコンタクト126は、素子のソースおよびドレインとして機能する。バリア層116の上に形成された窒化シリコン(Si)の絶縁層128は、ゲート構造とバリア層116との間に電流が流れることを防ぐ。ゲート構造130は、ニッケルを用いて形成することができる。前述の構造よれば、チャネル層114とバリア層116との界面におけるチャネル層側に2DEGが形成され、コンタクト126間に電流を流すことができる。基板110に対して負電位となるバイアスをゲート構造130に印加することにより、2DEGを空乏化し、コンタクト126間の電流を遮断して素子をオフすることができる。
図1(a)の実施形態によれば、コンタクト126は、多層の異なる金属を含む。コンタクト126は、エッチングした表面に金属を堆積することにより形成される。第1コンタクト層118のチタンは、熱処理の間にバリア層116の窒素原子を引き出し、バリア層116に空孔を形成する。そして、第1コンタクト層とバリア層116の間の界面において、窒化チタニウムと、アルミニウムおよびチタニウムの合金と、を形成する。これにより、第1コンタクト層118と、バリア層116と、の間に電気的なコンタクトが形成される。コンタクト126は、アルミニウムの第2コンタクト層120と、ニッケルの第3コンタクト層と、金の第4コンタクト層124と、をさらに含む。金は、チタニウム層およびアルミニウム層の酸化を防ぎ、第3コンタクト層122のニッケルは、チタニウウム層およびアルミニウム層への金の拡散を防ぐ拡散バリアとして機能する。コンタクト126は、通常、700〜800℃の温度でアニールされる。
InAl1−xNのバリア層は、85%以上のアルミニウムを含むことができ、それに対応する大きなバンドギャップを有する(Eg>5.0eV)。InAl1−xNバリア層は、AlGa1−xNのバリア層よりもキャリア濃度が高く、シート抵抗が低い。また、強いピエゾ電界を有するAlGa1−xNバリア層とは対照的に、InAl1−xNバリア層は、ピエゾ電界効果を有しない。これにより、InAl1−xNバリア層を有する素子は、高電圧のパワーエレクトロニクス分野に適する。しかし、図1(b)に示すように、大きなバンドギャップを有するInAl1−xNは、InAl1−xNバリア層と、第1コンタクト層118の金属と、の界面において、電子の流れに対する高い障壁を形成する。ここで、Eは伝導帯のバンド端、Eは価電子帯のバンド端、Eはフェルミレベルである。このため、InAl1−xNにオーミックコンタクトを形成することは、GaNまたはAlGa1−xNよりも難しく、コンタクト126の信頼性および再現性は、それほど高くない。熱的、化学的に安定なInAl1−xNは、金属コンタクトの熱処理による合金の形成を抑制もしくは阻害し、オーミックコンタクトの代わりに僅かな整流性を有するコンタクト(すなわち、非直線性もしくはショットキコンタクト)を残す。図1(c)に示すように、オーミックコンタクトは、直線的な電流電圧特性150を示し、ショットキコンタクトは、非直線的な電流電圧特性152を示す。
図2(a)は、別の従来例に係るHEMT素子の構造を示す断面図である。図2(a)に示す素子は、バリア層116とコンタクト126との間にキャップ層132を有する。図示したように、キャップ層132は、GaNである。また、インジウムナイトライド(InN)もしくはインジウムガリウムナイトライド(InGa1−xN)のようなInAl1−xNよりもバンドギャップが小さい他の材料であっても良い。図2(b)は、GaNチャネル層114と、バリア層116と、キャップ層132と、の間のバンドギャップの関係を示している。ここで、Eは伝導帯のバンド端、Eは価電子帯のバンド端、Eはフェルミレベルである。キャップ層132は、そのバンドギャップが小さいために、コンタクト層118との間に、InAl1−xNのバリア層116よりも信頼性が高く、再現性も良いコンタクトを形成する。しかし、素子構造にキャップ層132を含ませるには、その製作過程においてエピタキシャル成長のステップを付加する必要がある。さらに、キャップ層132とバリア層116との間の極性の違いにより、両者の界面に2DEGを遮蔽する固定電荷が形成され、2DEGのシート抵抗が減少することがある。そして、素子特性を劣化させる。
トランジスタ素子では、信頼性の高い金属コンタクトを形成することが求められる。
トランジスタは、基板と、基板上のバッファ層と、バッファ層上のチャネル層と、チャネル層上のコンタクト兼バリア層と、を含む。コンタクト兼バリア層は、インジウムアルミニウムナイトライドであり、その表面に露出された複数のインジウム凝集体を有する。複数のインジウム凝集体は、コンタクト兼バリア層の表面上に広がり、コンタクト兼バリア層の内部にも広がる。そして、コンタクト兼バリア層の表面をつなぐ。コンタクト兼バリア層の表面をつないだ複数のインジウム凝集体は、信頼性および再現性の良い電気特性を有する金属コンタクトをコンタクト兼バリア層上に直接形成することを可能とする。コンタクト兼バリア層は、MOCVD法(Metal Organic Vapor Deposition process)を用いてエピタキシャル成長される。その成長は、5族前駆体(precursor)の3族前駆体に対する比が小さく、インジウム前駆体の流量が、アルミニウム前駆体の流量よりも多い条件で行われる。
トランジスタの製造方法は、複数のインジウム凝集体がコンタクト兼バリア層の表面に露出する成長条件で、チャネル層上にインジウムアルミニウムナイトライドのコンタクト兼バリア層を形成することを含む。複数のインジウム凝集体は、コンタクト兼バリア層の表面上に広がり、コンタクト兼バリア層の内部にも広がる。そして、コンタクト兼バリア層の表面をつなぐ。一実施形態では、5族前駆体(precursor)の3族前駆体に対する比が小さく、インジウム前駆体の流量が、アルミニウム前駆体の流量よりも多い成長条件のMOCVD法を用いてコンタクト兼バリア層を形成する。トランジスタの製造方法は、1以上の金属コンタクトをコンタクト兼バリア層上に直接形成することを含む。一実施形態において、コンタクト兼バリア層の形成は、インジウムアルミニウムナイトライドのインジウム凝集体を有しない第1の部分のエピタキシャル成長、および、第1の部分の上に複数のインジウム凝集体を含むインジウムアルミニウムナイトライドの第2の部分をエピタキシャル成長することを含む。
(a)は、従来例に係るHEMT素子の断面図である。(b)は、金属、半導体界面におけるインジウムアルミニウムナイトライドの広いバンドギャップが電子の流れに及ぼす効果を表わす模式図である。(c)は、オーミック電流電圧特性と、ショットキ電流電圧特性を表わす模式図である。 (a)は、別の従来例に係るHEMT素子の構造を表わす断面図である。(b)は、図2(a)に示すHEMT素子のバンド図である。 (a)〜(d)は、本発明の一実施形態に係るインジウムを含むコンタクト兼バリア層を有するHEMT素子の断面図である。 本発明の一実施形態に係るインジウムを含むコンタクト兼バリア層を拡大した上面図である。 本発明の一実施形態に係るインジウムを含むコンタクト兼バリア層の形成におけるトリエチルインジウムの流量とアンモニアの流量との関係を表わすグラフである。 (a)は、本発明の一実施形態に係るインジウムを含むコンタクト兼バリア層の電気的特性をテストするための金属コンタクトを有する上面図である。(b)は、インジウムを含むコンタクト兼バリア層の電流電圧特性のグラフであり、(c)は、通常のインジウムアルミニウムナイトライドバリア層の電流電圧特性のグラフである。
図3(a)は、本発明の一実施形態に係るHEMT素子の一部の断面図である。半導体基板306上のバッファ層308の上に窒化ガリウムをエピタキシャル成長し、チャネル層310を形成する。半導体基板306は、シリコン、炭化シリコン、サファイアまたは他の適当な材料である。バッファ層308は、堆積された窒化ガリウム、アルミニウムガリウムナイトライドまたは窒化アルミニウムであり、その後に成長される窒化ガリウムチャネル層310の結晶構造の質を向上させる。
図3(b)は、本発明の一実施形態に係るインジウムを含むコンタクト兼バリア層を有するHEMT素子の一部の断面図である。インジウムを含むコンタクト兼バリア層312は、チャネル層310の上にエピタキシャル成長される。コンタクト兼バリア層312は、その上面近傍に位置するインジウム凝集体314を有するInAl1−xNである。インジウム凝集体314は、クラスターまたは島状に形成される金属インジウムであり、コンタクト兼バリア層312の上方に僅かに突出すると共に、コンタクト兼バリア層312の中に延在し、コンタクト兼バリア層の表面をつないでいる。インジウム凝集体314のそれぞれの上面は、コンタクト兼バリア層312の表面に露出される。
以下に説明するように、インジウム凝集体314は、コンタクト兼バリア層312のエピタキシャル成長の条件を調整し、3族前駆体の流量に対する5族前駆体の流量の比を小さくし、インジウム前駆体の流量をアルミニウム前駆体の流量よりも大きくすることにより形成される。一実施形態では、トリメチルインジウム((CH3)3InもしくはTMIn)の流量、および、トリメチルアルミニウム((CH3)3AlもしくはTMAl)の流量を合わせた流量に対するアンモニア(NH3)の流量の比が、例えば、1400程度と小さく、トリメチルインジウムの流量がトリメチルアルミニウムの流量よりも大きい成長条件を設定したMOCVD法により、コンタクト兼バリア層312をエピタキシャル成長する。これらの成長条件では、いくつかのインジウム原子がコンタクト兼バリア層312の表面をつなぐインジウム凝集体314の形成に寄与する。それぞれのインジウム凝集体314は、コンタクト兼バリア層312の表面上に露出され、且つ、その表面下に延在する。
一実施形態では、コンタクト兼バリア層312を成長する過程において、Veeco Instruments Incのa K465iTMMOCVDシステムを用いる。コンタクト兼バリア層312の形成に使用される前駆体材料は、トリメチルアルミニウム、トリエチルインジウムおよびアンモニアを含む。一実施形態において、インジウム凝集体314を含むコンタクト兼バリア層312を形成するために、a K465iTMシステムに設定されるエピタキシャル成長条件を表1に示す。
Figure 2015170850
表1の成長条件は、V/III比1404.2に対応する。V/III比は、MOCVDシステムの成長室に流入する3族前駆体に対する5族前駆体の比である。表1の値において、アンモニアの流量を、トリメチルアルミニウムの流量およびトリメチルインジウムの流量を合わせた流量で除したV/III比は、1404.2である。3族窒化物材料のMOCVDエピタキシャル成長において、V/III比1404.2は、小さい値である。MOCVD法を用いて窒化ガリウム(GaN)を成長するためのV/III比は、通常、5,000から10,000の範囲であり、窒化インジウム(InN)を成長するためのV/III比は、通常、20,000以上である。このように、インジウムアルミニウムナイトライドを成長するための1400程度もしくはそれ以下のV/III比は、小さいと考えられる。具体的には、窒化インジウムや別のインジウムを含む材料を成長するための、通常のV/III比と比較して、その値は小さい。MOCVD法により成長されたインジウムアルミニウムナイトライド層312にインジウム凝集体314を形成するためには、小さいV/III比に加えて、インジウム前駆体の流量をアルミニウム前駆体の流量よりも大きくするべきである。表1の成長条件では、アルミニウム前駆体に対するインジウム前駆体の流量比は、4.5である。表1に示した以外のTMAl前駆体、TMIn前駆体およびNH3前駆体の値を用いた他の成長条件でも、V/III比を1400程度もしくはそれ以下とし、アルミニウムに対するインジウムの比を4程度もしくはそれ以上とすることにより、インジウム凝集体314を形成することができる。
一実施形態では、コンタクト兼バリア層312の表面をつなぐインジウム凝集体314を形成する条件を用いて、コンタクト兼バリア層312の全体をMOCVD法によりエピタキシャル成長する。別の実施形態では、インジウム凝集体314を生じさせないInAl1−xNの通常の成長条件を用いて、コンタクト兼バリア層312の第1の部分をMOCVD法によりエピタキシャル成長する。そして、MOCVD法の成長条件を調整し、コンタクト兼バリア層312の表面をつなぐインジウム凝集体314を有する追加の部分を成長する。この実施形態おいて、InAl1−xNの通常の成長条件を用いるコンタクト兼バリア層312の第1の部分の成長では、インジウム凝集体314を形成する小さなV/III比の成長条件とするために必要な流量よりも低いTMInの流量が用いられる。したがって、コンタクト兼バリア層312の通常の成長条件を用いる部分の成長におけるTMIn材料の全量は、インジウム凝集体314が形成される条件下でコンタクト兼バリア層312の全体を成長する場合よりも少ない。上に示す表1の成長条件下では、インジウム凝集体314が形成されるように、コンタクト兼バリア層312の最小の厚さを約100オングストロームとする。一実施形態では、コンタクト兼バリア層の望ましいトータル厚が、300オングストロームである場合、InAl1-xNの通常の成長条件を用いて200オングストロームの第1の部分315を成長し、次に、インジウム凝集体が形成される成長条件に変更して、その表面をつなぐインジウム凝集体を有する100オングストロームのInAl1−xNである第2の部分313を成長する。
図3は、一実施形態に係るインジウムを含むコンタクト兼バリア層の上に形成された金属コンタクトを有するHEMT素子の部分断面図である。金属コンタクト316は、ソースおよびドレインとして機能する。一実施形態では、金属コンタクト316は、複数の金属層、例えば、Ti/Al/Ni/Auを含む。インジウム凝集体314は、3次元の金属−半導体界面を形成し、金属コンタクト316の安定なオーミック接触を実現する。コンタクト兼バリア層312の表面の上に露出したインジウム凝集体の一部は、その上に形成されるソースもしくはドレインコンタクトに金属間接触を形成し、コンタクト兼バリア層312の表面下に位置して、その内部に包含されるインジウム凝集体314の本体は、InxAl1−xNに対するコンタクトを形成する。インジウム凝集体314は、金属コンタクト316に対しオーミック接触を形成し、金属コンタクト316と、コンタクト兼バリア層312と、の間の全体的な電流−電圧特性の直線性を改善する。
図3(d)は、一実施形態に係るインジウムを含むコンタクト兼バリア層を有するHEMT素子の断面図である。図3(d)に示す工程では、コンタクト316の間に絶縁層318を堆積する。絶縁層318は、窒化シリコン(SixNy)、または、酸化アルミニウムもしくは酸化ハフニウムなどの他の材料であっても良い。エッチングに続く堆積工程により、絶縁層318上にゲート構造320を形成する。コンタクト兼バリア層312中のインジウム凝集体314は、ゲート構造320に電圧を印加した時、チャネル層310中の2DEG形成を阻害しない。
図4は、一実施形態に係るインジウムを含むコンタクト兼バリア層の表わす拡大した上面図である。図4に示す実施形態では、インジウムを含むコンタクト兼電子供給層410の表面の上に露出され突出したインジウム凝集体412が見られる。インジウム凝集体412は、TEM(transmission electron microscopy)、AFM(atomic force microscopy)、または、その表面を高倍率で示す類似の技術を持いて、インジウムを含むコンタクト兼バリア層410中に観察することができる。
インジウム凝集体412は、コンタクト兼バリア層410の表面に実質的にランダムに分布する。インジウム凝集体412は、コンタクト兼バリア層410の表面における直径が10ナノメートルから350ナノメートルの範囲にある様々な大きさを有する。インジウム凝集体412のサイズおよびその数は、コンタクト兼バリア層410のどの部分においても、1以上のインジウム凝集体412の上に金属コンタクトが高確率で形成されるように、コンタクト兼バリア層410の表面に跨って分布する。それぞれのインジウム凝集体412は、その上に堆積された金属コンタクト層にオーミック接触する。
図5は、一実施形態に係るインジウムを含むコンタクト兼バリア層の形成におけるトリメチルインジウムの流量と、アンモニアの流量と、の関係を表わすグラフである。図5の縦軸および横軸は、同じスケールではない。図5中の斜線部分510は、コンタクト兼バリア層の表面をつなぐインジウム凝集体を有するインジウムアルミニウムナイトライドを形成するためのMOCVD法のプロセスウインドウを表わしている。一実施形態では、アンモニア(NH)と、トリメチルアルミニウム(TMI)およびトリメチルインジウム(TMIn)を前駆体の材料とするMOCVD法により、インジウム凝集体314を含むコンタクト兼バリア層312(図3参照)をエピタキシャル成長する。
そのような工程では、所定のアンモニア流量に対してトリメチルインジウムの流量を増加させることにより。インジウム凝集体314を形成するための、例えば、約1400もしくはそれ以下の低V/III比を得ることができる。トリメチルインジウムの所定の流量に対し、インジウム凝集体314を形成するための低V/III比を得るために、アンモニアの流量を減らしても良い。コンタクト兼バリア層312の成長に用いられる具体的な低V/III比は、インジウム凝集体314の望ましい量、具体的な成長過程、および、具体的な成長装置に依存して変化しても良い。
図6(a)は、一実施形態に係る上面図であり、電気的特性を検査するための金属コンタクトを備えたインジウムを含むコンタクト兼バリア層610を表している。図3(b)〜3(d)に示すコンタクト兼バリア層312のように、コンタクト兼バリア層610は、その表面に露出するインジウム凝集体(図6A中に図示しない)を含む。図6(a)の実施形態では、コンタクトのそれぞれは、積層された金属層Ti/Al/Ni/Auである。図6(b)は、インジウムを含むコンタクト兼バリア層610の電流−電圧特性を示すグラフである。図6(b)は、図6(a)中にA、B、CおよびDで示した4つのTi/Al/Ni/Auコンタクトであって、コンタクト兼バリア層610の表面上に形成された4つのTi/Al/Ni/Auコンタクト間における異なる10の電流レベルに対する電圧の測定値を表わしている。図示したように、コンタクト兼バリア層610の電流−電圧特性は、実質的に線型であり、オーミック接触であることを示している。オーミック接触は、与えられる電流もしくは電圧に対し、非線型の電流−電圧特性を有するショットキ接触よりも予見可能性および信頼性の高い特性を示す。また、同じ電流レベルにおける異なるコンタクトペア間の電圧測定値のばらつきが小さく、コンタクト兼バリア層610上に形成されたコンタクトの特性の再現性が良いことを示している。
図6(c)は、インジウム凝集体を含まない通常のインジウムアルミニウムナイトライドの電流−電圧特性を示すグラフである。図6(c)は、図6(a)のコンタクト兼バリア層610と同じ寸法を有する通常のInAl1−xNバリア層上に形成された4つのTi/Al/Ni/Auコンタクト間の異なる10の電流レベルに対する電圧値を示している。それらの電流レベルは、図6(b)に示す電圧値の測定と同じレベルである。図6(b)および図6(c)のグラフを比べると、インジウム凝集体を含まない通常のInAl1−xNバリア層の電流−電圧特性は、コンタクト兼バリア層610のように線型ではなく、予見可能性および信頼性が低いことが分かる。また、同じ電流値に対する異なるコンタクトペア間の電圧測定値のばらつきが、図6(a)に示すばらつきよりも大きく、通常のInAl1−xNバリア層上のコンタクトの特性は、インジウム凝集体を含むコンタクト兼バリア層上に形成されたコンタクトの特性よりも再現性が低いことを示している。このように、インジウム凝集体を含むコンタクト兼バリア層610は、HEMT素子のソースおよびドレインの金属コンタクトに対し、インジウム凝集体を含まない通常のInAl1−xNバリア層よりも信頼性および再現性が良いことが分かる。
110・・・基板、 112、308・・・バッファ層、 114、310・・・チャネル層、 116・・・バリア層、 118・・・第1コンタクト層、 120・・・第2コンタクト層、 122・・・第3コンタクト層、 124・・・第4コンタクト層、 126、316・・・コンタクト、 128、318・・・絶縁層、 130、320・・・ゲート構造、 132・・・キャップ層、 150、152・・・電流電圧特性、 306・・・半導体基板、 312、410、610・・・コンタクト兼バリア層、 313・・・第2の部分、 314、412・・・インジウム凝集体、 315・・・第1の部分

Claims (22)

  1. チャネル層と、
    前記チャネル層上のコンタクト兼バリア層であって、その表面に複数のインジウム凝集体を露出させたインジウムアルミニウムナイトライドを含むコンタクト兼バリア層と、
    を備えたトランジスタ素子。
  2. 前記コンタクト兼バリア層は、エピタキシャル層である請求項1記載のトランジスタ素子。
  3. 前記複数のインジウム凝集体のうちの少なくとも1つに接触した前記コンタクト兼バリア層上の少なくとも1つの金属コンタクトを備えた請求項1または2に記載のトランジスタ素子。
  4. 前記チャネル層は、窒化ガリウムである請求項1〜3のいずれか1つに記載のトランジスタ素子。
  5. 前記複数のインジウム凝集体は、前記コンタクト兼バリア層の表面下に延在する請求項1〜4のいずれか1つに記載のトランジスタ素子。
  6. 前記複数のインジウム凝集体は、前記コンタクト兼バリア層の表面に不規則に分布する請求項1〜5のいずれか1つに記載のトランジスタ素子。
  7. 前記複数のインジウム凝集体は、前記コンタクト兼バリア層の表面において、それぞれ10ナノメートル以上、350ナノメートル以下の範囲の直径を有する請求項1〜6のいずれか1つに記載のトランジスタ素子。
  8. 前記コンタクト兼バリア層は、インジウム凝集体を含まない第1の部分と、その表面に複数のインジウム凝集体を露出させた第2の部分と、を含む請求項1〜7のいずれか1つに記載のトランジスタ素子。
  9. 前記第1の部分は、前記第2の部分よりも厚い請求項8記載のトランジスタ素子。
  10. 基板と、
    前記基板と、前記チャネル層と、の間のバッファ層と、
    をさらに備えた請求項1〜9のいずれか1つに記載のトランジスタ素子。
  11. 前記コンタクト兼バリア層上の絶縁層と、
    前記絶縁層上のゲート構造と、
    をさらに備えた請求項1〜10のいずれか1つに記載のトランジスタ素子。
  12. チャネル層を形成し、
    複数のインジウム凝集体をインジウムアルミニウムナイトライドの表面に露出させる成長条件を用いて、コンタクト兼バリア層を前記チャネル層上に形成するトランジスタ素子の製造方法。
  13. 前記コンタクト兼バリア層の形成は、3族前駆体の流量に対する5族前駆体の流量の比が小さく、インジウム前駆体の流量がアルミニウム前駆体の流量よりも多いMOCVD法を用いたインジウムアルミニウムナイトライドのエピタキシャル成長を含む請求項12記載のトランジスタ素子の製造方法。
  14. 前記コンタクト兼バリア層の形成は、3族前駆体の流量に対する5族前駆体の流量の比が1400以下であり、インジウム前駆体の流量がアルミニウム前駆体の流量の4倍よりも多いMOCVD法を用いたインジウムアルミニウムナイトライドのエピタキシャル成長を含む請求項12記載のトランジスタ素子の製造方法。
  15. 前記コンタクト兼バリア層の形成は、3族前駆体の流量に対する5族前駆体の流量の比が1404.2であり、インジウム前駆体の流量がアルミニウム前駆体の流量の4.5倍であるMOCVD法を用いたインジウムアルミニウムナイトライドのエピタキシャル成長を含む請求項12記載のトランジスタ素子の製造方法。
  16. 前記コンタクト兼バリア層の形成は、3族前駆体の流量に対する5族前駆体の流量の比が1404.2であり、アンモニアの流量が2.23×10μmol/min、トリメチルアルミニウムの流量が29.0μmol/min、および、トリメチルインジウムの流量が129.8μmol/minであるMOCVD法を用いたインジウムアルミニウムナイトライドのエピタキシャル成長を含む請求項12記載のトランジスタ素子の製造方法。
  17. 前記複数のインジウム凝集体のうちの少なくとも1つに接する少なくとも1つの金属コンタクトを前記コンタクト兼バリア層上に形成することをさらに備える請求項12〜16のいずれか1つに記載のトランジスタ素子の製造方法。
  18. 前記チャネル層の形成は、窒化ガリウム層のエピタキシャル成長を含む請求項12〜17のいずれか1つに記載のトランジスタ素子の製造方法。
  19. 前記コンタクト兼バリア層の形成は、インジウム凝集体が形成されない第1の成長条件により、インジウムアルミニウムナイトライドの第1の部分を形成し、
    前記複数のインジウム凝集体を露出させる第2の成長条件により、インジウムアルミニウムナイトライドの第2部分を形成することを含む請求項12〜18のいずれか1つに記載のトランジスタ素子の製造方法。
  20. 前記第1部分を前記第2部分よりも厚く形成する請求項19記載のトランジスタ素子の製造方法。
  21. 前記第2部分の厚さは、100オングストローム以上である請求項20記載のトランジスタ素子の製造方法。
  22. 前記第1部分の厚さは、前記コンタクト兼バリア層の全厚さの3分の2であり、
    前記第2部分の厚さは、前記コンタクト兼バリア層の全厚さの3分の1である請求項20または21に記載のトランジスタ素子の製造方法。
JP2014185987A 2014-03-10 2014-09-12 トランジスタ素子およびその製造方法 Active JP5978269B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/203,165 US20150255589A1 (en) 2014-03-10 2014-03-10 Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
US14/203,165 2014-03-10

Publications (2)

Publication Number Publication Date
JP2015170850A true JP2015170850A (ja) 2015-09-28
JP5978269B2 JP5978269B2 (ja) 2016-08-24

Family

ID=54018215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185987A Active JP5978269B2 (ja) 2014-03-10 2014-09-12 トランジスタ素子およびその製造方法

Country Status (2)

Country Link
US (1) US20150255589A1 (ja)
JP (1) JP5978269B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2673515C2 (ru) * 2017-02-02 2018-11-27 Общество С Ограниченной Ответственностью "Монолюм" Способ подачи газов в реактор для выращивания эпитаксиальных структур на основе нитридов металлов iii группы и устройство для его осуществления
WO2019066973A1 (en) * 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING THE SAME
US11569182B2 (en) 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049417A1 (en) * 2004-09-09 2006-03-09 Elite Optoelectronics Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
JP2007067114A (ja) * 2005-08-30 2007-03-15 Univ Of Tokushima Iii族窒化物半導体薄膜およびその製造方法並びににiii族窒化物半導体発光素子
JP2008227014A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049417A1 (en) * 2004-09-09 2006-03-09 Elite Optoelectronics Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
JP2007067114A (ja) * 2005-08-30 2007-03-15 Univ Of Tokushima Iii族窒化物半導体薄膜およびその製造方法並びににiii族窒化物半導体発光素子
JP2008227014A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法

Also Published As

Publication number Publication date
JP5978269B2 (ja) 2016-08-24
US20150255589A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US10868134B2 (en) Method of making transistor having metal diffusion barrier
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US8247796B2 (en) Semiconductor device
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
JP6473017B2 (ja) 化合物半導体基板
JP6152124B2 (ja) 半導体装置の製造方法
US9660063B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
WO2023035104A1 (en) Semiconductor device and method for manufacturing the same
JP2018503252A (ja) Hemtトランジスタ
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
US8969882B1 (en) Transistor having an ohmic contact by screen layer and method of making the same
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP6176064B2 (ja) Iii族窒化物半導体デバイス
US10861944B2 (en) Semiconductor device and method for manufacturing the same
JP5368397B2 (ja) 電界効果トランジスタおよびその製造方法
EP4220735A1 (en) Enhancement-mode hemt and manufacturing process of the same
Kang et al. Schottky barrier lowering effect in AlGaN/GaN heterostructure SBDs using nano-particles
JP2015170677A (ja) ショットキーバリアダイオードおよびその製造方法
KR20130137983A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 5978269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250