CN117317034A - 一种碳化硅混合二极管器件、制作方法及版图结构 - Google Patents
一种碳化硅混合二极管器件、制作方法及版图结构 Download PDFInfo
- Publication number
- CN117317034A CN117317034A CN202311597113.XA CN202311597113A CN117317034A CN 117317034 A CN117317034 A CN 117317034A CN 202311597113 A CN202311597113 A CN 202311597113A CN 117317034 A CN117317034 A CN 117317034A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- silicon carbide
- region
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 89
- 239000007924 injection Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 238000002513 implantation Methods 0.000 claims description 30
- 239000007943 implant Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种碳化硅混合二极管器件、制作方法及版图结构，该器件包括：第一导电类型衬底、阴极结构、第一导电类型缓冲层、第一导电类型漂移层、多个第二导电类型第一注入区、至少一级第二导电类型第二注入区、第一欧姆接触层、肖特基接触层和阳极金属层。基于平面二极管结构和沟槽型PIN二极管结构可实现低导通电阻、低漏电流以及高抗浪涌能力。
Description
技术领域
本发明涉及集成电路应用领域，尤其涉及一种碳化硅混合二极管器件、制作方法及版图结构。
背景技术
碳化硅材料作为宽禁带半导体材料，比硅材料具有更优异的特性，禁带宽度是硅的3倍，临界击穿电场是硅的10倍，热导率是硅的4倍。使用碳化硅材料制成的功率器件比硅器件具有更高的工作频率、更小的损耗以及更高的工作温度和功率密度，特别适合应用于高压、大功率、高温、抗辐射的电力电子器件中。
碳化硅二极管由于碳化硅材料本身高的击穿场强，可轻松实现兼具低导通压降以及高耐压能力（1200V及以上）的器件特性。目前报道的碳化硅二极管中，击穿能力在10kV以上的器件，已经被制造出来，在轨道交通、超高压电能输送等领域有非常广泛的应用前景。混合碳化硅二极管通过利用肖特基二极管及PIN二极管的混合结构，实现具有低电压导通及抗高浪涌电流的能力。该结构的碳化硅二极管适合应用于高压器件中。
然而现有碳化硅器件反向偏压时，漏电流较大，难以满足实际应用需求。
发明内容
鉴于以上现有技术存在的问题，本发明提出一种碳化硅混合二极管器件、制作方法及版图结构，主要解决现有碳化硅器件反向漏电流大的问题。
为了实现上述目的及其他目的，本发明采用的技术方案如下。
本申请提供一种碳化硅混合二极管器件，包括：第一导电类型衬底；阴极结构，其设置于所述第一导电类型衬底的一侧；第一导电类型缓冲层，其设置于所述第一导电类型衬底背离所述阴极结构的一侧；第一导电类型漂移层，其设置于所述第一导电类型缓冲层背离所述第一导电类型衬底的一侧；多个第二导电类型第一注入区，其间隔设置于所述第一导电类型漂移区背离所述第一导电类型缓冲层的一侧，且部分所述第二导电类型第一注入区设置有第一沟槽；至少一级第二导电类型第二注入区，其设置于所述第一沟槽底部并延伸至所述第一导电类型漂移区内部；第一欧姆接触层，其覆盖所述第二导电类型第一注入区和所述第二导电类型第二注入区；肖特基接触层，其设置于相邻两个所述第二导电类型第一注入区之间；阳极金属层，其分别接触所述肖特基接触层和所述第一欧姆接触层。
在本申请一实施例中，所述第一沟槽的深度小于所述第二导电类型第一注入区的深度，宽度小于所述第二导电类型第一注入区的宽度。
在本申请一实施例中，所述第一沟槽的中心与所述第二导电类型第一注入区的中心重合。
在本申请一实施例中，当存在两级以上所述第二导电类型第二注入区时，最后一级第二导电类型第二注入区之前的各级第二导电类型第二注入区底部设置有第二沟槽，次一级第二导电类型第二注入区设置于在前的以及第二导电类型第二注入区的第二沟槽底部，所述第一欧姆接触层覆盖所述第一沟槽和所述第二沟槽的侧壁延伸至对应沟槽底部。
在本申请一实施例中，所述第二导电类型第一注入区和所述第二导电类型第二注入区的掺杂浓度均大于5e18cm-3，掺杂杂质均包括铝。
在本申请一实施例中，所述第一导电类型衬底、所述第一导电类型缓冲层、所述第一导电类型漂移层的掺杂浓度依次降低。
在本申请一实施例中，所述第一导电类型衬底的掺杂浓度大于1e19cm-3；所述第一导电类型缓冲层的掺杂浓度在1e18cm-3至9e18cm-3之间，厚度在0.4μm至0.6μm之间；所述第一导电类型漂移层的掺杂浓度在5e14cm-3至9e17cm-3，厚度在3μm至30μm之间。
在本申请一实施例中，所述第一欧姆接触层的材料包括钛、镍或铂。
本申请还提供一种碳化硅混合二极管器件的制作方法，包括：提供第一导电类型衬底；在所述第一导电类型衬底的一侧制作阴极结构；在所述第一导电类型衬底背离所述阴极结构的一侧制作第一导电类型缓冲层；在所述第一导电类型缓冲层背离所述第一导电类型衬底的一侧制作第一导电类型漂移层；在所述第一导电类型漂移区背离所述第一导电类型缓冲层的一侧制作多个第二导电类型第一注入区，多个所述第二导电类型第一注入区间隔设置，且部分所述第二导电类型第一注入区分别通过自对准工艺形成沟槽；在所述沟槽底部第二导电类型第二注入区；制作第一欧姆接触层，所述第一欧姆接触层覆盖所述第二导电类型第一注入区和所述第二导电类型第二注入区；在相邻两个所述第二导电类型第一注入区之间制作肖特基接触层；制作阳极金属层，所述阳极金属层分别接触所述肖特基接触层和所述第一欧姆接触层。
本申请还提供一种碳化硅混合二极管器件的版图结构，包括：多个前述的碳化硅混合二极管器件；所述多个碳化硅混合二极管器件形成中心对称的版图结构。
如上所述，本提出的一种碳化硅混合二极管器件、制作方法及版图结构，具有以下有益效果。
通过在漂移层设置多个第二导电类型第一注入区，并在部分第二导电类型第一注入区内设置第一沟槽，在第一沟槽的基础上继续注入得到第二导电类型第二注入区，在两个第一沟槽之间的第二导电类型第一注入区表面覆盖第一欧姆接触层，可形成平面二极管结构；带有第一沟槽的第二导电类型第一注入区，以及沟槽底部的第二导电类型第二注入区背离漂移层的一侧被第一欧姆接触层完全覆盖，可形成沟槽型PIN二极管结构；基于平面二极管结构和沟槽型PIN二极管结构可实现低导通电阻、低漏电流以及高抗浪涌能力。
附图说明
图1为现有方案中二极管结构的剖面示意图，
图2为图1中二极管在浪涌状态下的电流密度分布示意图。
图3为图1中二极管在反向偏压时耗尽层及电场强度分布示意图。
图4为本申请一实施例中碳化硅混合二极管器件的剖面结构示意图。
图5为本申请一实施例中多级沟槽碳化硅混合二极管器件的剖面结构示意图。
图6为本申请一实施例中低电压时电流密度分布示意图。
图7为本申请一实施例中高浪涌电压时导通电流密度分布示意图。
图8为本申请一实施例中反向偏压时耗尽区及电场强度示意图。
图9为本申请一实施例中碳化硅混合二极管器件的制作方法的流程示意图。
图10为本申请一实施例中制作第一导电类型缓冲层和第一导电类型漂移层后的剖面结构示意图。
图11为本申请一实施例中制作第二导电类型第一注入区后的剖面结构示意图。
图12为本申请一实施例中制作沟槽结构前的剖面结构示意图。
图13为本申请一实施例中制作第二导电类型第二注入区后的剖面结构示意图。
图14为本申请一实施例中去掉遮挡层后的剖面结构示意图。
图15为本申请一实施例中制作第一欧姆接触层和肖特基接触层后的剖面结构示意图。
图16为本申请一实施例中制作阳极金属层后的剖面结构示意图。
图17为本申请一实施例中包含阴极结构的器件剖面结构示意图。
图18为本申请一实施例中碳化硅混合二极管器件的局部版图结构俯视图。
图19为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。
图20为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。
图21为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。
附图标号说明：
01-第一导电类型衬底，02-第一导电类型缓冲层，03-第一导电类型漂移层，04-第二导电类型第二注入区，05-第二导电类型第一注入区，06-肖特基接触层，07-第一欧姆接触层，08-阳极金属层，09-第二欧姆接触层，10-阴极金属层，11-第一阻挡层，12-第二阻挡层，13-沟槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
经发明人研究发现：
请参阅图1至图3，图1为现有方案中二极管结构的剖面示意图，图2为图1中二极管在浪涌状态下的电流密度分布示意图。图3为图1中二极管在反向偏压耗尽层及电场强度分布示意图。现有技术通过在外延层中进行离子注入形成P型注入区，在P型注入区上方设置欧姆接触，在两个P型注入区之间的外延层表面设置肖特基接触。该结构的碳化硅二极管在低电压时克服肖特基势垒，实现正向导通的效果，电流密度如下图1虚线箭头所示。在浪涌状态下（VF＞2.7V），碳化硅PN结导通，电流增大，实现较好的浪涌电流泄放效果，如图2所示。虽然该结构具有较好的正向导通和抗浪涌能力，但是反向偏压时，两个P型注入区之间的中间位置的肖特基表面承受较大电场，是反向偏压时的薄弱点，导致漏电流大，因此现有技术仍然具有较大的缺陷，如图3所示。
基于以上现有技术存在的问题，本申请提供一种碳化硅混合二极管器件、制作方法及版图结构，下面结合具体实施例对本申请的技术方案进行详细阐述。
请参阅图4，图4为本申请一实施例中碳化硅混合二极管器件的剖面结构示意图。本申请提供的碳化硅混合二极管器件包括：第一导电类型衬底01层、阴极结构、第一导电类型缓冲层02、第一导电类型漂移层03、多个第二导电类型第一注入区05、至少一级第二导电类型第二注入区04、第一欧姆接触层07、肖特基接触层06以及阳极金属层08。阴极结构设置于第一导电类型衬底01的一侧，该阴极结构可包括阴极金属层10和第二欧姆接触层09，该第二欧姆接触层09与第一导电类型衬底01的一侧接触，阴极金属层10设置于第二欧姆接触层09背离第一导电类型衬底01的一侧。第一导电类型衬底01层背离阴极结构的一侧依次设置有第一导电类型缓冲层02和第一导电类型漂移层03，即第一导电类型漂移层03设置于所述第一导电类型缓冲层02背离第一导电类型衬底01的一侧。
在一实施例中，可通过离子注入在第一导电类型漂移层03远离第一导电类型衬底01的一侧形成多个第二导电类型第一注入区05，且部分第二导电类型第一注入区05设置有第一沟槽。以三个第二导电类型第一注入区为例，该三个第二导电类型第一注入区05间隔设置，位于两侧的第二导电类型第一注入区05分别设置有第一沟槽，位于中间位置的第二导电类型第一注入区05不设置沟槽结构。在第一沟槽底部可通过离子注入的方式形成第一级的第二导电类型第二注入区04。
在一实施例中，第一沟槽的宽度小于第二导电类型第一注入区05的宽度，深度也小于第二导电类型第一注入区05的深度。在第一沟槽底部形成的第二导电类型第二注入区04的深度与所述第一沟槽的深度之和大于第二导电类型第一注入区05的深度。
在一实施例中，第一沟槽的中心可设置为与第二导电类型第一注入区05的中心重合，即第一沟槽和第二导电类型第一注入区05在第一导电类型衬底01上的投影中心点完全重合。具体地，可通过自对准工艺在第二导电类型第一注入区05上蚀刻形成第一沟槽，使得第一沟槽的中心点与第二导电类型第一注入区05的中心点重合。
请参阅图5，图5为本申请一实施例中多级沟槽碳化硅混合二极管器件的剖面结构示意图。当存在两级第二导电类型第二注入区04结构时，可在第一级的第二导电类型第二注入区04的基础上再次开设第二沟槽，在第二沟槽底部通过离子注入的方式形成第二级的第二导电类型第二注入区04。第二沟槽的宽度小于第一沟槽的宽度，第二沟槽的深度小于第一级的第二导电类型第二注入区04的深度。当然两级以上第二导电类型第二注入区04的也可采用类似方式进行设置，最后一级第二导电类型第二注入区04之前的各级第二导电类型第二注入区04底部设置有第二沟槽，次一级第二导电类型第二注入区04设置于在前的一级第二导电类型第二注入区04的第二沟槽底部。后一级的第二沟槽宽度小于前一第二沟槽的宽度。具体级数可根据实际应用需求进行设置，这里不作限制。其中，每一级的第二沟槽都可通过自对准工艺在对应的第二导电类型第二注入区04上蚀刻得到，通过自对准工艺形成的第一沟槽、第二沟槽中心点完全重合，在浪涌电流发生时，可保证沟槽内电流密度的均一性，进而提高器件可靠性。
在一实施例中，在完成第二导电类型第一注入区05和第二导电类型第二注入区04的制作后，可通过第一欧姆接触层07覆盖第二导电类型第一注入区05以及第二导电类型第二注入区04。示例性地，当只存在一级的第二导电类型第二注入区04时，第一欧姆接触层07可覆盖第二导电类型第一注入区05的上表面、第一沟槽的侧壁以及底部，位于中间位置的第二导电类型第一注入区05的表面也覆盖一层第一欧姆接触层07，以此覆盖第一导电类型漂移区上所有露出的注入区。
在一实施例中，可在同平面上未设置第一欧姆接触层07的位置设置肖特基接触层06，该肖特基接触层06的设置位置包括位于两个相邻的第二导电类型第一注入区05之间的区域以及两侧的第二导电类型第一注入区05远离中间的第二导电类型第一注入区05的区域。通过第一欧姆接触层07和肖特基接触层06配合完全覆盖第一导电类型漂移层03背离第一导电类型衬底01的一侧。
在一实施例中，在第一欧姆接触层07和肖特基接触层06的基础上设置阳极金属层08，该阳极金属层08分别接触第一欧姆接触层07背离第一导电类型衬底01的一侧以及肖特基接触层06背离第一导电类型衬底01的一侧。
在一实施例中，第一导电类型衬底01的掺杂浓度大于1e19cm-3；第一导电类型缓冲层02的掺杂浓度在1e18cm-3至9e18cm-3之间，厚度在0.4μm至0.6μm之间，示例性地，厚度可设置为0.5μm；第一导电类型漂移层03的掺杂浓度在5e14cm-3至9e17cm-3之间，厚度在3μm至30μm之间。
在一实施例中，第二导电类型第一注入区05以及第二导电类型第二注入区04的掺杂元素均可采用Al，掺杂浓度均可设置在5e18cm-3以上。
第一欧姆接触层07的材料可采用钛Ti、镍Ni或铂Pt等，第二欧姆接触层09可采用与第一欧姆接触层07相同的材料，肖特基接触层06也可采用金属钛。具体材料选型也可根据实际应用需求进行确定，这里不作限制。
在一实施例中，第一导电类型为N型，第二导电类型为P型。可通过重掺杂形成N+型衬底，通过轻掺杂分别形成N-型缓冲层和N-型漂移层，其中N+型衬底的掺杂浓度大于N-型缓冲层的掺杂浓度，N-型缓冲层的掺杂浓度大于N-型漂移层的掺杂浓度。具体掺杂浓度也可根据器件的实际耐压需求进行调整，这里不作限制。
在一实施例中，衬底可采用碳化硅，基于以上结构可得到碳化硅混合二极管器件，该碳化硅混合二极管器件中，带沟槽结构的P型第一注入区、P型第二注入区、沟槽结构侧壁及底部的第一欧姆接触层07以及阳极金属层08一起构成沟槽型PIN二极管结构；位于两侧P型第一注入区中间的P型第一注入区、该P型第一注入区上的第一欧姆接触层07以及阳极金属层08构成平面PIN二极管结构；N-型漂移层、肖特基接触层06以及阳极金属层08构成平面肖特基二极管结构，以此形成沟槽型混合二极管结构。N+型衬底一侧的阴极结构作为沟槽型混合二极管结构的阴极。通过在阳极引入沟槽型PIN二极管，组成混合碳化硅二极管结构，可实现低导通电阻、低漏电电流、高抗浪涌能力。
请参阅图6，图6为本申请一实施例中低电压时电流密度分布示意图。正向导通状态时，阳极施加正电压，阴极电压为0，随着阳极施加正电压不断增加，突破肖特基势垒，产生正向导通电流，电流密度如图6所示。
请参阅图7，图7为本申请一实施例中高浪涌电压时导通电流密度分布示意图。在浪涌状态下，阳极施加的电压很高，超过碳化硅PN结的开启电压（约2.7V），P型注入区与N-型漂移层之间的PN结导通，对N-型漂移层进行少子注入，大大降低器件导通电阻，正向导通电流急剧增加，如图7所示，图中带箭头的虚线表示电流流向。该结构可有效提高二极管的电流密度，提升正向浪涌能力。
请参阅图8，图8为本申请一实施例中反向偏压时耗尽区及电场强度示意图。在反向截止状态下，阳极电压为0，阴极被施加很高的电压，器件沟槽下方的P型第一注入区、平面的P型第一注入区下方形成耗尽层。沟槽结构中两个P型第二注入区的中间位置为耗尽能力最薄弱位置，同时也是电场强度最强位置，该电场强度最强位置落到平面的P型第一注入区的正下方，如此对肖特基接触位置形成保护，大大减小肖特基界面所受电场强度，从而大大降低器件的反向漏电流。
请参阅图9，图9为本申请一实施例中碳化硅混合二极管器件的制作方法的流程示意图，该制作方法包括以下步骤：
步骤S900，提供第一导电类型衬底，衬底可采用碳化硅材料，通过重掺杂形成。具体掺杂元素及掺杂浓度可根据实际应用需求进行设置和调整，这里不作限制。
步骤S910，在所述第一导电类型衬底的一侧制作阴极结构；该阴极结构包括阴极金属层10和第二欧姆接触层09，可在第一导电类型衬底的一侧表面沉积第二欧姆接触层09，在第二欧姆接触层09的基础上沉积金属层作为阴极。
步骤S920，在所述第一导电类型衬底背离所述阴极结构的一侧制作第一导电类型缓冲层02。
步骤S930，在所述第一导电类型缓冲层02背离所述第一导电类型衬底的一侧制作第一导电类型漂移层03。
请参阅图10，图10为本申请一实施例中制作第一导电类型缓冲层02和第一导电类型漂移层03后的剖面结构示意图。在第一导电类型衬底上依次生长第一导电类型缓冲层02和第一导电类型漂移层03，第一导电类型缓冲层02和第一导电类型漂移层03均采用轻掺杂，掺杂浓度及对应层生长厚度可根据实际需求进行设置和调整，这里不作限制。
步骤S940，在所述第一导电类型漂移区背离所述第一导电类型缓冲层02的一侧制作多个第二导电类型第一注入区05，多个所述第二导电类型第一注入区05间隔设置，且部分所述第二导电类型第一注入区分别通过自对准工艺形成沟槽。
请参阅图11，图11为本申请一实施例中制作第二导电类型第一注入区05后的剖面结构示意图。可在第一导电类型漂移层03上生长第一阻挡层11，该第一阻挡层11在需要进行离子注入的区域留有开窗，通过开窗位置进行第二导电类型离子注入，形成第二导电类型第一注入区05，该第二导电类型第一注入区05的深度和宽度可根据实际耐压需求进行设置和调整，这里不作限制。
请参阅图12，图12为本申请一实施例中制作沟槽结构前的剖面结构示意图。通过自对准工艺生成第二阻挡层12，该第二阻挡层12用于完全遮挡位于中间位置的第二导电类型第一注入区05以及部份遮挡两侧第二导电类型第一注入区05的部分区域，留出用于形成沟槽的区域，通过自对准工艺蚀刻形成对应的沟槽结构。该沟槽的深度小于第二导电类型第一注入区05的深度。通过自对准工艺，可保证形成的沟槽的中心点与对应位置的第二导电类型第一注入区05的中心点完全重合，以此可保证浪涌电流在沟槽内的一致性，提高器件的抗浪涌能力。
步骤S950，在所述沟槽底部第二导电类型第二注入区04。
请参阅图13和图14，图13为本申请一实施例中制作第二导电类型第二注入区04后的剖面结构示意图。图14为本申请一实施例中去掉遮挡层后的剖面结构示意图。在沟槽结构底部通过离子注入形成第二导电类型阻挡区，再通过高温激活形成第二导电类型第二注入区04。
步骤S960，制作第一欧姆接触层07，所述第一欧姆接触层07覆盖所述第二导电类型第一注入区05和所述第二导电类型第二注入区04。
步骤S970，在相邻两个所述第二导电类型第一注入区05之间制作肖特基接触层06。
请参阅图15，图15为本申请一实施例中制作第一欧姆接触层07和肖特基接触层06后的剖面结构示意图。在第二导电类型第一注入区05、第二导电类型第二注入区04、沟槽侧壁及底部沉积第一欧姆接触层07，并进行欧姆接触，形成阳极欧姆接触层。在第一导电类型漂移层03上方沉积肖特基接触层06，该肖特基接触层06与第一导电类型漂移层03上除第一欧姆接触层07的区域进行肖特基接触，形成阳极肖特基接触层06。
步骤S980，制作阳极金属层08，所述阳极金属层08分别接触所述肖特基接触层06和所述第一欧姆接触层07。
请参阅图16，图16为本申请一实施例中制作阳极金属层08后的剖面结构示意图。通过在阳极肖特基接触层06以阳极欧姆接触层上沉积厚金属层，形成阳极。
在一实施例中，也可在制作完成阳极后再制作前述阴极结构，得到如图17所述的结构。
请参阅图18，图18为本申请一实施例中碳化硅混合二极管器件的局部版图结构俯视图。本申请实施例还提供一种版图结构，该版图结构包括多个前述步骤得到的碳化硅混合二极管器件，该版图结构中各碳化硅混合二极管器件形成中心对称结构，具体地，每个带沟槽13的第二导电类型第一注入区05为六边形结构，该六边形结构的每一条边均对应一个未带沟槽13的第二导电类型第一注入区05，所有注入区和沟槽13均为六边形结构。
请参阅图19，图19为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。每个未带沟槽13的第二导电类型第一注入区05周围设置有四个带沟槽13的第二导电类型第一注入区05，以此形成中心对称结构。具体版图结构也可根据实际生产需求进行设计和调整，这里不作限制。
请参阅图20，图20为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。图20中示出了三组注入区形成的局部版图结构，每组注入区包括两个带沟槽的第二导电类型第一注入区05和一个未带沟槽的第二导电类型第一注入区05。沟槽13以及第二导电类型第一注入区05均为矩形结构。三组注入区形成中心对称结构。
请参阅图21，图21为本申请另一实施例中碳化硅混合二极管器件的局部版图结构俯视图。该版图结构中第二导电类型第一注入区05为长条形结构，即带沟槽的注入区和不带沟槽的注入区具有一定的纵向长度，且形成中心对称的排布结构。具体在版图中的长度占比可根据实际应用需求进行设置和调整，这里不作限制。
基于以上本申请的技术方案，通过自对准工艺在注入区内形成沟槽，使得沟槽的中心与注入区的中心重合，可保证浪涌电流在沟槽内的一致性，进而提高器件抗浪涌能力；利用平面肖特基二极管、沟槽型PIN二极管以及平面PIN二极管构成混合二极管结构，可实现低导通压降、低漏电流的同时保证高抗浪涌能力，可兼容目前的碳化硅器件制作工艺，工艺流程简单，成本低，适合大规模生产。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种碳化硅混合二极管器件，其特征在于，包括：
第一导电类型衬底；
阴极结构，其设置于所述第一导电类型衬底的一侧；
第一导电类型缓冲层，其设置于所述第一导电类型衬底背离所述阴极结构的一侧；
第一导电类型漂移层，其设置于所述第一导电类型缓冲层背离所述第一导电类型衬底的一侧；
多个第二导电类型第一注入区，其间隔设置于所述第一导电类型漂移区背离所述第一导电类型缓冲层的一侧，且部分所述第二导电类型第一注入区设置有第一沟槽；
至少一级第二导电类型第二注入区，其设置于所述第一沟槽底部并延伸至所述第一导电类型漂移区内部；
第一欧姆接触层，其覆盖所述第二导电类型第一注入区和所述第二导电类型第二注入区；
肖特基接触层，其设置于相邻两个所述第二导电类型第一注入区之间；
阳极金属层，其分别接触所述肖特基接触层和所述第一欧姆接触层。
2.根据权利要求1所述的碳化硅混合二极管器件，其特征在于，所述第一沟槽的深度小于所述第二导电类型第一注入区的深度，宽度小于所述第二导电类型第一注入区的宽度。
3.根据权利要求2所述的碳化硅混合二极管器件，其特征在于，所述第一沟槽的中心与所述第二导电类型第一注入区的中心重合。
4.根据权利要求1所述的碳化硅混合二极管器件，其特征在于，当存在两级以上所述第二导电类型第二注入区时，最后一级第二导电类型第二注入区之前的各级第二导电类型第二注入区底部设置有第二沟槽，次一级第二导电类型第二注入区设置于在前的以及第二导电类型第二注入区的第二沟槽底部，所述第一欧姆接触层覆盖所述第一沟槽和所述第二沟槽的侧壁延伸至对应沟槽底部。
5.根据权利要求1所述的碳化硅混合二极管器件，其特征在于，所述第二导电类型第一注入区和所述第二导电类型第二注入区的掺杂浓度均大于5e18cm-3，掺杂杂质均包括铝。
6.根据权利要求1所述的碳化硅混合二极管器件，其特征在于，所述第一导电类型衬底、所述第一导电类型缓冲层、所述第一导电类型漂移层的掺杂浓度依次降低。
7.根据权利要求6所述的碳化硅混合二极管器件，其特征在于，所述第一导电类型衬底的掺杂浓度大于1e19cm-3；所述第一导电类型缓冲层的掺杂浓度在1e18cm-3至9e18cm-3之间，厚度在0.4μm至0.6μm之间；所述第一导电类型漂移层的掺杂浓度在5e14cm-3至9e17cm-3之间，厚度在3μm至30μm之间。
8.根据权利要求7所述的碳化硅混合二极管器件，其特征在于，所述第一欧姆接触层的材料包括钛、镍或铂。
9.一种碳化硅混合二极管器件的制作方法，其特征在于，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底的一侧制作阴极结构；
在所述第一导电类型衬底背离所述阴极结构的一侧制作第一导电类型缓冲层；
在所述第一导电类型缓冲层背离所述第一导电类型衬底的一侧制作第一导电类型漂移层；
在所述第一导电类型漂移区背离所述第一导电类型缓冲层的一侧制作多个第二导电类型第一注入区，多个所述第二导电类型第一注入区间隔设置，且部分所述第二导电类型第一注入区分别通过自对准工艺形成沟槽；
在所述沟槽底部第二导电类型第二注入区；
制作第一欧姆接触层，所述第一欧姆接触层覆盖所述第二导电类型第一注入区和所述第二导电类型第二注入区；
在相邻两个所述第二导电类型第一注入区之间制作肖特基接触层；
制作阳极金属层，所述阳极金属层分别接触所述肖特基接触层和所述第一欧姆接触层。
10.一种碳化硅混合二极管器件的版图结构，其特征在于，包括：
多个如权利要求1-7所述的碳化硅混合二极管器件；
所述多个碳化硅混合二极管器件形成中心对称的版图结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311597113.XA CN117317034A (zh) | 2023-11-28 | 2023-11-28 | 一种碳化硅混合二极管器件、制作方法及版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311597113.XA CN117317034A (zh) | 2023-11-28 | 2023-11-28 | 一种碳化硅混合二极管器件、制作方法及版图结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117317034A true CN117317034A (zh) | 2023-12-29 |
Family
ID=89255590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311597113.XA Pending CN117317034A (zh) | 2023-11-28 | 2023-11-28 | 一种碳化硅混合二极管器件、制作方法及版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117317034A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN102208456A (zh) * | 2011-05-18 | 2011-10-05 | 哈尔滨工程大学 | 叠置p+-p结势垒控制肖特基二极管 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN109473482A (zh) * | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| CN110197852A (zh) * | 2019-05-29 | 2019-09-03 | 西安电子科技大学 | 一种半沟槽离子注入的混合PiN肖特基二极管 |
| US20210036166A1 (en) * | 2019-08-01 | 2021-02-04 | AZ Power, Inc | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF |
| CN113990956A (zh) * | 2020-07-27 | 2022-01-28 | 意法半导体股份有限公司 | 基于SiC的可扩展MPS器件 |
| CN114725189A (zh) * | 2022-05-10 | 2022-07-08 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种沟槽碳化硅mps二极管结构及制备方法 |
| CN115841947A (zh) * | 2021-09-20 | 2023-03-24 | 意法半导体股份有限公司 | 结势垒二极管和肖特基二极管的形成以及mps器件 |
| CN116759424A (zh) * | 2023-08-21 | 2023-09-15 | 深圳平创半导体有限公司 | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 |
| CN116779689A (zh) * | 2023-08-24 | 2023-09-19 | 珠海格力电子元器件有限公司 | Mps二极管及其制作方法 |
-
2023
- 2023-11-28 CN CN202311597113.XA patent/CN117317034A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN102208456A (zh) * | 2011-05-18 | 2011-10-05 | 哈尔滨工程大学 | 叠置p+-p结势垒控制肖特基二极管 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN109473482A (zh) * | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| CN110197852A (zh) * | 2019-05-29 | 2019-09-03 | 西安电子科技大学 | 一种半沟槽离子注入的混合PiN肖特基二极管 |
| US20210036166A1 (en) * | 2019-08-01 | 2021-02-04 | AZ Power, Inc | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF |
| CN113990956A (zh) * | 2020-07-27 | 2022-01-28 | 意法半导体股份有限公司 | 基于SiC的可扩展MPS器件 |
| CN115841947A (zh) * | 2021-09-20 | 2023-03-24 | 意法半导体股份有限公司 | 结势垒二极管和肖特基二极管的形成以及mps器件 |
| CN114725189A (zh) * | 2022-05-10 | 2022-07-08 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种沟槽碳化硅mps二极管结构及制备方法 |
| CN116759424A (zh) * | 2023-08-21 | 2023-09-15 | 深圳平创半导体有限公司 | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 |
| CN116779689A (zh) * | 2023-08-24 | 2023-09-19 | 珠海格力电子元器件有限公司 | Mps二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN115020479A (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN107393952B (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| CN113054015B (zh) | 碳化硅mosfet芯片 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN116759424A (zh) | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 | |
| CN114613861B (zh) | 沟槽型SiC JFET器件及其制备方法 | |
| WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
| CN111164759A (zh) | 具有高电流容量的馈线设计 | |
| CN113571575B (zh) | 碳化硅功率半导体器件和场效应晶体管 | |
| CN117317034A (zh) | 一种碳化硅混合二极管器件、制作方法及版图结构 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN110534582B (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
| CN112909098A (zh) | 一种肖特基二极管及其制备方法 | |
| CN112563317B (zh) | 氮化镓功率器件及其制造方法 | |
| CN111725318A (zh) | 一种功率半导体器件的元胞结构及其制作方法 | |
| CN111129116A (zh) | 一种iii-v族氮化物功率器件 | |
| KR101724464B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN117832284B (zh) | 一种功率器件及其制造方法 | |
| US20230326974A1 (en) | Semiconductor diode and manufacturing method | |
| KR102521909B1 (ko) | 전력 반도체 소자의 제조 방법 | |
| CN117747673B (zh) | 功率二极管及其制备方法 | |
| CN213242560U (zh) | 肖特基二极管 | |
| CN217239468U (zh) | Mosfet装置和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |