DE112013003330T5 - Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112013003330T5
DE112013003330T5 DE201311003330 DE112013003330T DE112013003330T5 DE 112013003330 T5 DE112013003330 T5 DE 112013003330T5 DE 201311003330 DE201311003330 DE 201311003330 DE 112013003330 T DE112013003330 T DE 112013003330T DE 112013003330 T5 DE112013003330 T5 DE 112013003330T5
Authority
DE
Germany
Prior art keywords
silicon carbide
depth position
impurity concentration
impurity
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201311003330
Other languages
English (en)
Inventor
c/o Osaka Works for Sumitomo Elect Hiyoshi Toru
c/o Osaka Works for Sumitomo El Kubota Ryosuke
c/o Osaka Works for Sumitomo Electr Kimura Ren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112013003330T5 publication Critical patent/DE112013003330T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein erster Abschnitt (31a) eines Siliziumkarbid-Substrats (39) mit einer Störstelle eines ersten Leitfähigkeitstyps wird tiefer als eine erste Tiefenposition angeordnet. Ein zweiter Abschnitt (31b) wird so angeordnet, dass er sich von der ersten Tiefenposition zu einer zweiten Tiefenposition erstreckt, die flacher als die erste Tiefenposition ist. Ein dritter Abschnitt (31c) wird so angeordnet, dass er sich von der zweiten Tiefenposition zu einer Hauptoberfläche (P2) erstreckt. Der zweite Abschnitt (31b) hat eine zweite Störstellenkonzentration, die höher als eine erste Störstellenkonzentration des ersten Abschnitts (31a) ist. Der dritte Abschnitt (31c) hat eine dritte Störstellenkonzentration, die nicht kleiner als die erste Störstellenkonzentration und kleiner als die zweite Störstellenkonzentration ist. Eine Körper-Region (32) mit einer Störstelle vom zweiten Leitfähigkeitstyp weist eine Störstellenkonzentrationsspitze in einer Tiefe auf, die flacher als die erste Tiefenposition und tiefer als die zweite Tiefenposition ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung sowie ein Herstellungsverfahren für die Siliziumkarbid-Halbleitervorrichtung und insbesondere eine Siliziumkarbid-Halbleitervorrichtung mit einer Gate-Elektrode sowie ein Herstellungsverfahren für eine solche Siliziumkarbid-Halbleitervorrichtung.
  • Stand der Technik
  • In der Offenlegungsschrift des japanischen Patents Nr. 10-242458 (Patentdokument 1) ist ein MOSFET (Metalloxid-Feldeffekttransistor) offengelegt. Dieser MOSFET beinhaltet: eine Drift-Region mit einem ersten Leitfähigkeitstyp; eine Basis-Region mit einem zweiten Leitfähigkeitstyp, die selektiv in einer Hauptoberfläche der Drift-Region ausgebildet ist; und eine Source-Region mit dem ersten Leitfähigkeitstyp, die selektiv in der Basis-Region ausgebildet ist. Außerdem weist dieser MOSFET eine Störstellen-Region auf, die an einer Seitenfläche der Basis-Region ausgebildet ist, die den ersten Leitfähigkeitstyp hat, und die eine höhere Störstellenkonzentration aufweist, als die Drift-Region. Diese Veröffentlichung beschreibt, dass eine AN-Spannung gesenkt werden kann, indem ein JFET-Widerstand (JFET-Effekt) in dem MOSFET klein gehalten wird.
  • Liste der Anführungen
  • Patentdokument
    • PTD 1: Offenlegungsschrift des japanischen Patents Nr. 10-242458
  • Zusammenfassung der Erfindung
  • Technische Aufgabe
  • Gemäß der Technik der Veröffentlichung ist die Region mit der hohen Konzentration zum Reduzieren des JFET-Widerstands an der Seitenfläche der Basis-Region ausgebildet. Da die Seitenfläche der Basis-Region bis zu einer Oberfläche des Substrats reicht, reicht die Region mit der hohen Konzentration bis zu der Oberfläche des Substrats und kommt somit mit einer Gate-Isolationsschicht in Kontakt. In der Region mit der hohen Konzentration bildet sich mit geringerer Wahrscheinlichkeit eine Verarmungsschicht, so dass wahrscheinlich ein starkes elektrisches Feld an der Gate-Isolationsschicht anliegt, die mit der Region mit der hohen Konzentration in Kontakt kommt. Als Folge daraus findet mit hoher Wahrscheinlichkeit ein dielektrischer Durchschlag der Gate-Isolationsschicht statt. Dadurch wird es schwierig, die Halbleitervorrichtung mit einer ausreichend hohen Durchschlagspannung zu versehen.
  • Die vorliegende Erfindung zielt auf die Lösung dieses Problems ab und sieht eine Siliziumkarbid-Halbleitervorrichtung mit einer hohen Durchschlagspannung und einem niedrigen AN-Widerstand vor sowie ein Herstellungsverfahren für eine solche Siliziumkarbid-Halbleitervorrichtung.
  • Technische Lösung
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung beinhaltet ein Siliziumkarbid-Substrat, eine Körper-Region, eine Source-Region, eine Gate-Isolationsschicht, eine Gate-Elektrode, eine erste Hauptelektrode und eine zweite Hauptelektrode. Das Siliziumkarbid-Substrat hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüber der ersten Hauptoberfläche. Das Siliziumkarbid-Substrat weist eine Störstelle auf, um einen ersten Leitfähigkeitstyp bereitzustellen. Das Siliziumkarbid-Substrat hat einen ersten bis dritten Abschnitt. Der erste Abschnitt ist tiefer als eine erste Tiefenposition angeordnet, basierend auf der zweiten Hauptoberfläche als Referenz. Der zweite Abschnitt erstreckt sich von der ersten Tiefenposition zu einer zweiten Tiefenposition, die flacher als die erste Tiefenposition ist. Der dritte Abschnitt erstreckt sich von der zweiten Tiefenposition zu der zweiten Hauptoberfläche. Die Abschnitte eins bis drei weisen jeweils eine erste bis dritte Störstellenkonzentration auf. Die zweite Störstellenkonzentration ist höher als die erste Störstellenkonzentration. Die dritte Störstellenkonzentration ist nicht kleiner als die erste Störstellenkonzentration und ist kleiner als die zweite Störstellenkonzentration. Die Körper-Region ist auf einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet. Die Körper-Region weist eine Störstelle auf, um einen zweiten Leitfähigkeitstyp bereitzustellen. Die Körper-Region weist eine Störstellenkonzentrationsspitze zum Bereitstellen des zweiten Leitfähigkeitstyps in einer Tiefe auf, die flacher als die erste Tiefenposition und tiefer als die zweite Tiefenposition ist. Die Source-Region ist auf einem Abschnitt der Körper-Region angeordnet. Die Source-Region weist den ersten Leitfähigkeitstyp auf. Die Gate-Isolationsschicht ist auf der Körper-Region ausgebildet, um einen Abschnitt mit dem ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat und die Source-Region miteinander zu verbinden. Die Gate-Elektrode ist auf der Gate-Isolationsschicht angeordnet. Die erste Hauptelektrode ist auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet. Die zweite Hauptelektrode steht mit der Source-Region in Kontakt.
  • Da bei der Siliziumkarbid-Halbleitervorrichtung die Störstellenkonzentration des ersten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den ersten Abschnitt erstrecken. Folglich wird der dielektrische Durchschlag des Siliziumkarbid-Substrats unterdrückt. Da außerdem die Störstellenkonzentration des dritten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den dritten Abschnitt erstrecken. Das reduziert das elektrische Feld, das an der Gate-Isolationsschicht gegenüber dem dritten Abschnitt anliegt. Folglich wird ein dielektrischer Durchschlag der Gate-Isolationsschicht unterdrückt. Das heißt, der dielektrische Durchschlag wird sowohl in dem Siliziumkarbid-Substrat als auch der Gate-Isolationsschicht unterdrückt. Demgemäß kann die Durchschlagspannung der Siliziumkarbid-Halbleitervorrichtung verbessert werden. Außerdem ist bei der Siliziumkarbid-Halbleitervorrichtung die Störstellenkonzentration des zweiten Abschnitts höher als die Störstellenkonzentration des ersten Abschnitts in dem Siliziumkarbid-Substrat. Somit kann verhindert werden, dass sich die Verarmungsschicht von der Körper-Region, die eine Störstellenkonzentrationsspitze auf einer Tiefenposition aufweist, die dem zweiten Abschnitt entspricht, zu dem zweiten Abschnitt erstreckt. Dies führt zu einem niedrigen AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung. Wie oben beschrieben, werden bei der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung eine hohe Durchschlagspannung und ein niedriger AN-Widerstand erzielt.
  • In der Siliziumkarbid-Halbleitervorrichtung kann der zweite Abschnitt des Siliziumkarbid-Substrats eine Störstelle enthalten, die durch Ionenimplantation erzeugt wird. Folglich kann die Störstellenkonzentration des zweiten Abschnitts durch die Ionenimplantation verbessert werden. Das heißt, der zweite Abschnitt kann unter Verwendung der Ionenimplantation gebildet werden.
  • In der Siliziumkarbid-Halbleitervorrichtung kann die dritte Störstellenkonzentration gleich der ersten Störstellenkonzentration sein. Die Störstellenkonzentration des dritten Abschnitts kann also gleich der Störstellenkonzentration des ersten Abschnitts in dem Siliziumkarbid-Substrat sein. So können in dem Herstellungsverfahren der erste bis dritte Abschnitt einfach durch Bilden einer Epitaxialschicht mit einer Konzentration bereitgestellt werden, die sowohl der ersten als auch der dritten Störstellenkonzentration entspricht, und durch anschließendes Durchführen der Implantation, um die Störstellenkonzentration des zweiten Abschnitts zu erhöhen. Dadurch wird das Herstellungsverfahren für die Siliziumkarbid-Halbleitervorrichtung weiter vereinfacht.
  • In der Siliziumkarbid-Halbleitervorrichtung kann die dritte Störstellenkonzentration höher als die erste Störstellenkonzentration sein. Folglich kann der Widerstand des dritten Abschnitts des Siliziumkarbid-Substrats niedriger gemacht werden. Demgemäß kann der AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung gesenkt werden.
  • In der Siliziumkarbid-Halbleitervorrichtung kann der dritte Abschnitt des Siliziumkarbid-Substrats eine Dicke von nicht weniger als 5 nm und nicht mehr als 10 nm aufweisen. Da der dritte Abschnitt eine Dicke von nicht weniger als 5 nm aufweist, kann das elektrische Feld, das an der Gate-Isolationsschicht gegenüber dem dritten Abschnitt anliegt, reduziert werden. Da der dritte Abschnitt eine Dicke von nicht mehr als 10 nm aufweist, ist der zweite Abschnitt mit einem niedrigeren spezifischen Widerstand als der dritte Abschnitt auf einer flacheren Position angeordnet, so dass der AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung gesenkt werden kann.
  • Ein Herstellungsverfahren für eine Siliziumkarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist die folgenden Schritte auf. Es wird ein Siliziumkarbid-Substrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche erstellt, das eine Störstelle zum Bereitstellen eines ersten Leitfähigkeitstyps aufweist. Die Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps wird in die zweite Hauptoberfläche des Siliziumkarbid-Substrats implantiert, so dass eine Dosismenge pro Volumen in einer Region von einer ersten Tiefenposition zu einer zweiten Tiefenposition, die flacher als die erste Tiefenposition ist, jeweils größer als eine Dosismenge pro Volumen in einer Region wird, die tiefer als die erste Tiefenposition ist, und als eine Dosismenge pro Volumen in einer Region von der zweiten Hauptoberfläche zu der zweiten Tiefenposition. Eine Störstelle zum Bereitstellen eines zweiten Leitfähigkeitstyps wird in die zweite Hauptoberfläche des Siliziumkarbid-Substrats implantiert, so dass eine Körper-Region mit dem zweiten Leitfähigkeitstyp in einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet wird. Der Schritt des Implantierens der Störstelle zum Bereitstellen des zweiten Leitfähigkeitstyps wird so durchgeführt, dass die Dosismenge pro Volumen eine Spitze zwischen der ersten Tiefenposition und der zweiten Tiefenposition aufweist. Eine Source-Region mit dem ersten Leitfähigkeitstyp wird durch Implantieren der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in einen Abschnitt von einem aus der Körper-Region und einer Region, die als Körper-Region dienen soll, erzeugt. Eine Gate-Isolationsschicht wird auf der Körper-Region ausgebildet, um einen Abschnitt mit dem ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat und die Source-Region miteinander zu verbinden. Eine Gate-Elektrode wird auf der Gate-Isolationsschicht gebildet. Eine erste Hauptelektrode wird auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet. Eine zweite Hauptelektrode wird so ausgebildet, dass sie mit der Source-Region in Kontakt steht.
  • Nach dem Herstellungsverfahren gemäß dem oben beschriebenen einen Aspekt werden der erste bis dritte Abschnitt als Folge der Implantation der Störstellen in das Siliziumkarbid-Substrat gebildet. Der erste Abschnitt ist tiefer als die erste Tiefenposition angeordnet, basierend auf der zweiten Hauptoberfläche als Referenz. Der zweite Abschnitt erstreckt sich von der ersten Tiefenposition zu der zweiten Tiefenposition, die flacher als die erste Tiefenposition ist. Der dritte Abschnitt erstreckt sich von der zweiten Tiefenposition zu der zweiten Hauptoberfläche. Die Abschnitte eins bis drei weisen jeweils die erste bis dritte Störstellenkonzentration auf. Die zweite Störstellenkonzentration ist höher als die erste Störstellenkonzentration. Die dritte Störstellenkonzentration ist nicht kleiner als die erste Störstellenkonzentration und ist kleiner als die zweite Störstellenkonzentration. Außerdem ist die Körper-Region mit einer Störstellenkonzentrationsspitze zum Bereitstellen des zweiten Leitfähigkeitstyps in der Tiefe ausgebildet, die flacher als die erste Tiefenposition und tiefer als die zweite Tiefenposition ist. Da außerdem die Störstellenkonzentration des ersten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den ersten Abschnitt erstrecken. Folglich wird der dielektrische Durchschlag des Siliziumkarbid-Substrats unterdrückt. Da außerdem die Störstellenkonzentration des dritten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den dritten Abschnitt erstrecken. Das reduziert das elektrische Feld, das an der Gate-Isolationsschicht gegenüber dem dritten Abschnitt anliegt. Folglich wird ein dielektrischer Durchschlag der Gate-Isolationsschicht unterdrückt. Das heißt, der dielektrische Durchschlag wird sowohl in dem Siliziumkarbid-Substrat als auch der Gate-Isolationsschicht unterdrückt. Demgemäß kann die Durchschlagspannung der Siliziumkarbid-Halbleitervorrichtung verbessert werden. Außerdem ist bei der Siliziumkarbid-Halbleitervorrichtung die Störstellenkonzentration des zweiten Abschnitts höher als die Störstellenkonzentration des ersten Abschnitts in dem Siliziumkarbid-Substrat. Somit kann verhindert werden, dass sich die Verarmungsschicht von der Körper-Region, die eine Störstellenkonzentrationsspitze auf einer Tiefenposition aufweist, die dem zweiten Abschnitt entspricht, zu dem zweiten Abschnitt erstreckt. Dies führt zu einem niedrigen AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung. Gemäß dem oben beschriebenen Herstellungsverfahren werden eine hohe Durchschlagspannung und ein niedriger AN-Widerstand erzielt. Außerdem kann gemäß dem Herstellungsverfahren ein Unterschied in der Störstellenkonzentration zwischen dem ersten bis dritten Abschnitt in dem Siliziumkarbid-Substrat durch die Implantationen der Störstellen angepasst werden.
  • Bei dem Herstellungsverfahren gemäß dem oben beschriebenen einen Aspekt kann der Schritt des Implantierens der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats ohne Verwendung einer Implantationsmaske erfolgen. Dadurch wird das Herstellungsverfahren weiter vereinfacht.
  • Bei dem Herstellungsverfahren gemäß dem oben beschriebenen einen Aspekt kann der Schritt des Implantierens der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats unter Verwendung einer Implantationsmaske erfolgen, die zumindest einen Abschnitt von einem aus der Körper-Region und einer Region abdeckt, die als Körper-Region dienen soll. Folglich löschen in der Körper-Region die Störstellen zum Bereitstellen des ersten und zweiten Leitfähigkeitstyps einander in geringem Maße aus. Mit anderen Worten kann eine Menge der Störstellen, die im Wesentlichen keinen Beitrag zu den Leitfähigkeitstypen leisten, reduziert werden. Der Kanalwiderstand an der Körper-Region kann somit gesenkt werden, so dass der AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung herabgesetzt werden kann.
  • Ein Herstellungsverfahren für eine Siliziumkarbid-Halbleitervorrichtung gemäß einem weiteren Aspekt der vorliegenden Erfindung weist die folgenden Schritte auf. Es wird ein Siliziumkarbid-Substrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche erstellt, das eine Störstelle zum Bereitstellen eines ersten Leitfähigkeitstyps aufweist. Das Siliziumkarbid-Substrat verfügt über einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt, wobei der erste Abschnitt tiefer als eine erste Tiefenposition angeordnet ist, basierend auf der zweiten Hauptoberfläche als Referenz, der zweite Abschnitt so angeordnet ist, dass er sich von der ersten Tiefenposition zu einer zweiten Tiefenposition erstreckt, die flacher als die erste Tiefenposition ist, und der dritte Abschnitt so angeordnet ist, dass er sich von der zweiten Tiefenposition zu der zweiten Hauptoberfläche erstreckt. Die Abschnitte eins bis drei weisen jeweils eine erste bis dritte Störstellenkonzentration auf. Die zweite Störstellenkonzentration ist höher als die erste Störstellenkonzentration. Die dritte Störstellenkonzentration ist nicht kleiner als die erste Störstellenkonzentration und ist kleiner als die zweite Störstellenkonzentration. Der Schritt zum Erstellen des Siliziumkarbid-Substrats beinhaltet folgende Schritte: epitaxiales Züchten des ersten Abschnitts auf einem einkristallinen Substrat mit der ersten Störstellenkonzentration; epitaxiales Züchten des zweiten Abschnitts auf dem ersten Abschnitt mit der zweiten Störstellenkonzentration; und epitaxiales Züchten des dritten Abschnitts auf dem zweiten Abschnitt mit der dritten Störstellenkonzentration. Eine Störstelle zum Bereitstellen eines zweiten Leitfähigkeitstyps wird in die zweite Hauptoberfläche des Siliziumkarbid-Substrats implantiert, so dass eine Körper-Region mit dem zweiten Leitfähigkeitstyp in einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet wird. Der Schritt des Implantierens der Störstelle zum Bereitstellen des zweiten Leitfähigkeitstyps wird so durchgeführt, dass eine Dosismenge pro Volumen eine Spitze zwischen der ersten Tiefenposition und der zweiten Tiefenposition aufweist. Eine Source-Region mit dem ersten Leitfähigkeitstyp wird durch Implantieren der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in einen Abschnitt von einem aus der Körper-Region und einer Region, die als Körper-Region dienen soll, erzeugt. Eine Gate-Isolationsschicht wird auf der Körper-Region ausgebildet, um einen Abschnitt mit dem ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat und die Source-Region miteinander zu verbinden. Eine Gate-Elektrode wird auf der Gate-Isolationsschicht gebildet. Eine erste Hauptelektrode wird auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet. Eine zweite Hauptelektrode wird so ausgebildet, dass sie mit der Source-Region in Kontakt steht.
  • Da bei dem Herstellungsverfahren gemäß dem oben beschriebenen weiteren Aspekt die Störstellenkonzentration des ersten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den ersten Abschnitt erstrecken. Folglich wird der dielektrische Durchschlag des Siliziumkarbid-Substrats unterdrückt. Da außerdem die Störstellenkonzentration des dritten Abschnitts niedriger als die Störstellenkonzentration des zweiten Abschnitts in dem Siliziumkarbid-Substrat ist, kann sich die Verarmungsschicht leichter in den dritten Abschnitt erstrecken. Das reduziert das elektrische Feld, das an der Gate-Isolationsschicht gegenüber dem dritten Abschnitt anliegt. Folglich wird ein dielektrischer Durchschlag der Gate-Isolationsschicht unterdrückt. Das heißt, der dielektrische Durchschlag wird sowohl in dem Siliziumkarbid-Substrat als auch der Gate-Isolationsschicht unterdrückt. Demgemäß kann die Durchschlagspannung der Siliziumkarbid-Halbleitervorrichtung verbessert werden. Außerdem ist bei der Siliziumkarbid-Halbleitervorrichtung die Störstellenkonzentration des zweiten Abschnitts höher als die des ersten Abschnitts in dem Siliziumkarbid-Substrat. Somit kann verhindert werden, dass sich die Verarmungsschicht von der Körper-Region, die eine Störstellenkonzentrationsspitze auf einer Tiefenposition aufweist, die dem zweiten Abschnitt entspricht, zu dem zweiten Abschnitt erstreckt. Dies führt zu einem niedrigen AN-Widerstand der Siliziumkarbid-Halbleitervorrichtung. Gemäß dem oben beschriebenen Herstellungsverfahren werden eine hohe Durchschlagspannung und ein niedriger AN-Widerstand erzielt. Außerdem kann gemäß dem Herstellungsverfahren ein Unterschied in der Störstellenkonzentration zwischen dem ersten bis dritten Abschnitt in dem Siliziumkarbid-Substrat während des epitaxialen Wachstums des ersten bis dritten Abschnitts angepasst werden.
  • Vorteilhafte Wirkungen der Erfindung
  • Wie aus der obigen Beschreibung hervorgeht, werden gemäß der vorliegenden Erfindung eine hohe Durchschlagspannung und ein niedriger AN-Widerstand erzielt.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Teil-Schnittdarstellung, die schematisch eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung in einem ersten Ausführungsbeispiel gemäß der Erfindung der vorliegenden Anmeldung zeigt.
  • 2 ist ein Kurvendiagramm eines beispielhaften Störstellenkonzentrationsprofils in der Tiefenrichtung, die durch den Pfeil Z in 1 angezeigt wird.
  • 3 ist eine Teil-Schnittdarstellung, die schematisch einen ersten Schritt eines Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 4 ist eine Teil-Schnittdarstellung, die schematisch einen zweiten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 5 ist eine Teil-Schnittdarstellung, die schematisch einen dritten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 6 ist eine Teil-Schnittdarstellung, die schematisch einen vierten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 7 ist eine Teil-Schnittdarstellung, die schematisch einen fünften Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 8 ist eine Teil-Schnittdarstellung, die schematisch einen sechsten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 9 ist eine Teil-Schnittdarstellung, die schematisch einen siebten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 10 ist eine Teil-Schnittdarstellung, die schematisch einen achten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 11 ist eine Teil-Schnittdarstellung, die schematisch einen neunten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 12 ist eine Teil-Schnittdarstellung, die schematisch einen zehnten Schritt des Herstellungsverfahrens für die Siliziumkarbid-Halbleitervorrichtung aus 1 zeigt.
  • 13 ist eine Teil-Schnittdarstellung, die schematisch einen Schritt eines Herstellungsverfahrens für eine Siliziumkarbid-Halbleitervorrichtung in einem zweiten Ausführungsbeispiel gemäß der Erfindung der vorliegenden Anmeldung zeigt.
  • 14 ist eine Teil-Schnittdarstellung, die schematisch einen Schritt eines Herstellungsverfahrens für eine Siliziumkarbid-Halbleitervorrichtung in einem dritten Ausführungsbeispiel gemäß der Erfindung der vorliegenden Anmeldung zeigt.
  • 15 ist ein Kurvendiagramm eines Störstellenkonzentrationsprofils in einer Modifikation von 2.
  • Beschreibung der Ausführungsformen
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Figuren beschrieben. Es sei angemerkt, dass dieselben oder korrespondierende Abschnitte in den unten erwähnten Figuren mit denselben Bezugsziffern gekennzeichnet sind und nicht wiederholt beschrieben werden.
  • (Erstes Ausführungsbeispiel)
  • Wie in 1 dargestellt, ist eine Siliziumkarbid-Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel und insbesondere ein MOSFET 100 geeignet für einen Leistungshalbleiter. Konkret ist der MOSFET 100 ein DiMOSFET (doppelt implantierter MOSFET) vom vertikalen Typ. Der MOSFET 100 (die Siliziumkarbid-Halbleitervorrichtung) beinhaltet ein Epitaxialsubstrat 39 (Siliziumkarbid-Substrat), Körperregionen 32, Source-Regionen 33, Kontakt-Regionen 34, eine Gate-Oxidschicht 41 (Gate-Isolationsschicht), eine Gate-Elektrode 42, eine Zwischen-Isolationsschicht 43, eine Drain-Elektrode 61 (erste Hauptelektrode), Source-Elektroden 51 (zweite Hauptelektrode) und eine Source-Verbindungsschicht 52.
  • Das Epitaxialsubstrat 39 hat eine rückseitige Oberfläche P1 (erste Hauptoberfläche) und einer obere Oberfläche P2 (zweite Hauptoberfläche) gegenüber der rückseitigen Oberfläche P1. Das Epitaxialsubstrat 39 ist mit einer Störstelle zum Bereitstellen der Leitfähigkeit vom n-Typ (erster Leitfähigkeitstyp) versehen, d. h. es verfügt über einen Donator. Das Epitaxialsubstrat 39 hat ein einkristallines Substrat 30, auf dem eine Siliziumkarbid-Schicht ausgebildet ist. Diese Siliziumkarbid-Schicht beinhaltet eine Drift-Region 31 mit Leitfähigkeit vom n-Typ. Die Drift-Region 31 hat einen Durchschlagspannungs-Halteabschnitt 31a (erster Abschnitt), einen JFET-Abschnitt 31b (zweiter Abschnitt) und einen Oberflächenabschnitt 31c (dritter Abschnitt). In dem vorliegenden Ausführungsbeispiel enthält der JFET-Abschnitt 31b eine Störstelle, die durch Ionenimplantation bereitgestellt wird. Es sei angemerkt, dass zwischen der Siliziumkarbid-Schicht und dem einkristallinen Substrat 30 eine Pufferschicht angeordnet sein kann.
  • Wie an dem Profil (2) einer Störstellenkonzentration N in Tiefenrichtung – angedeutet durch einen Pfeil Z (1) – zu erkennen, ist der Durchschlagspannungs-Halteabschnitt 31a tiefer angeordnet als eine Tiefenposition t1 (erste Tiefenposition), basierend auf einer oberen Oberfläche P2 als Referenz. Der JFET-Abschnitt 31b erstreckt sich von der Tiefenposition t1 zu einer Tiefenposition t2 (zweite Tiefenposition), die flacher als die Tiefenposition t1 ist. Der Oberflächenabschnitt 31c erstreckt sich von der Tiefenposition t2 zu der oberen Oberfläche P2. Vorzugsweise reicht die Tiefenposition t2 nicht unter etwa 5 nm und nicht über etwa 10 nm. Mit anderen Worten hat der Oberflächenabschnitt 31c vorzugsweise eine Dicke von nicht weniger als etwa 5 nm und nicht mehr als etwa 10 nm.
  • Der Durchschlagspannungs-Halteabschnitt 31a, der JFET-Abschnitt 31b und der Oberflächenabschnitt 31c haben jeweils Störstellenkonzentrationen N1 bis N3 (erste bis dritte Störstellenkonzentration). Die Störstellenkonzentration N2 ist höher als die Störstellenkonzentration N1. Die Störstellenkonzentration N3 ist nicht kleiner als die Störstellenkonzentration N1 und ist kleiner als die Störstellenkonzentration N2. Vorzugsweise beträgt die Störstellenkonzentration N3 80% oder weniger der Störstellenkonzentration N2. In dem vorliegenden Ausführungsbeispiel ist die Störstellenkonzentration N3 höher als die Störstellenkonzentration N1.
  • Die Störstellenkonzentrationen N1 und N3 betragen vorzugsweise jeweils nicht weniger als etwa 1 × 1014 cm–3 und nicht mehr als etwa 1 × 1017 cm–3. Die Störstellenkonzentration N2 beträgt vorzugsweise nicht weniger als etwa 6 × 1015 cm–3 und nicht mehr als etwa 1 × 1017 cm–3. Die Störstellenkonzentration N1 beträgt beispielsweise etwa 5 × 1015 cm–3, die Störstellenkonzentration N2 beträgt etwa 8 × 1015 cm–3, und die Störstellenkonzentration N3 liegt dazwischen.
  • Die Körper-Regionen 32 sind jeweils auf einem Abschnitt der oberen Oberfläche P2 des Epitaxialsubstrats 39 angeordnet. Die Körper-Region 32 ist mit einer Störstelle zum Bereitstellen der Leitfähigkeit vom p-Typ (zweiter Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet) versehen, d. h. sie verfügt über einen Akzeptor. Bei der Störstelle handelt es sich beispielsweise um Aluminium (Al) oder Bor (B). Die Körper-Regionen 32 umgeben jeweils den JFET-Abschnitt 31b und den Oberflächenabschnitt 31c. Ein Abstand zwischen Körper-Regionen 32 (gemessen in der lateralen Richtung von 1) beträgt beispielsweise nicht weniger als 1 μm und nicht mehr als 5 μm.
  • Die Körper-Regionen 32 weisen jeweils eine Akzeptorkonzentrationsspitze CP in einer Tiefenposition tmax auf, die flacher als eine Tiefenposition t1 und tiefer als eine Tiefenposition t2 ist. Eine Störstellenkonzentration Nmax an der Konzentrationsspitze CP beträgt vorzugsweise nicht weniger als etwa 1 × 1018 cm–3. Die Störstellenkonzentration Nmax ist vorzugsweise 100 Mal so groß wie die einzelnen Störstellenkonzentrationen N1 bis N3. Eine von der Körper-Region 32 zu erreichende Tiefenposition liegt beispielsweise nicht unter etwa 0,5 μm und nicht über etwa 1 μm.
  • Die Quellen-Region 33 ist in einem Abschnitt der Körper-Region 32 angeordnet. Die Quellen-Region 33 verfügt über Leitfähigkeit vom n-Typ. Die Quellen-Region 33 ist mit einer Störstelle wie beispielsweise Phosphor (P) versehen.
  • Die Kontakt-Regionen 34 weisen jeweils Leitfähigkeit vom p-Typ auf. Die Kontakt-Region 34 ist in der Körper-Region 32 angeordnet, wird von der Körper-Region 32 umgeben und liegt neben der Quellen-Region 33. Auf derselben Tiefenposition weist die Kontakt-Region 34 vorzugsweise eine größere Störstellenkonzentration als die Körper-Region 32 auf.
  • Die Gate-Oxidschicht 41 ist auf der oberen Oberfläche P2 angeordnet, so dass sie den Oberflächenabschnitt 31c und die Körper-Regionen 32 abdeckt. Auf diese Weise ist die Gate-Oxidschicht 41 so auf den Körper-Regionen 32 angeordnet, dass sie den Oberflächenabschnitt 31c, bei dem es sich um einen Abschnitt mit Leitfähigkeit vom n-Typ im Epitaxialsubstrat 39 handelt, und die Quellen-Regionen 33 miteinander verbindet. Die Gate-Oxidschicht 41 besteht beispielsweise aus Siliziumdioxid (SiO2). Die Gate-Elektrode 42 ist auf der Gate-Oxidschicht 41 angeordnet. Die Gate-Elektrode 42 besteht aus einem Leiter, beispielsweise einem Metall wie Polysilizium mit einer Störstelle, oder Al, oder einer Legierung.
  • Die Source-Elektrode 51 steht jeweils mit der Source-Region 33 und der Kontakt-Region 34 in Kontakt. Die Drain-Elektrode 61 ist auf der rückseitigen Oberfläche P1 des Epitaxialsubstrats 39 angeordnet. Die Source-Elektrode 51 und die Drain-Elektrode 61 sind ohmsche Elektroden. Die Source-Elektrode 51 und die Drain-Elektrode 61 bestehen jeweils vorzugsweise aus einem Silicid, wie beispielsweise Nickelsilicid (NixSiy).
  • Die Zwischen-Isolationsschicht 43 bedeckt die Gate-Elektrode 42. Die Zwischen-Isolationsschicht 43 besteht beispielsweise aus Siliziumdioxid (SiO2). Die Source-Verbindungsschicht 52 hat einen Abschnitt, der auf der Zwischen-Isolationsschicht 43 angeordnet ist, und einen Abschnitt, der auf der Source-Elektrode 51 angeordnet ist. Die Source-Verbindungsschicht 52 besteht vorzugsweise aus einem Metall oder einer Legierung, wie beispielsweise aus Aluminium.
  • Nachfolgend wird ein Verfahren zur Herstellung des MOSFET 100 beschrieben.
  • Wie in 3 dargestellt, wird eine Drift-Region 31 durch epitaxiales Wachstum auf einem einkristallinen Substrat 30 gebildet. Auf diese Weise wird das Epitaxialsubstrat 39 gebildet, das eine rückseitige Oberfläche P1 und eine obere Oberfläche P2 aufweist und einen Donator enthält.
  • Wie mit den Pfeilen in 4 angezeigt, wird ein Donator in die obere Oberfläche P2 des Epitaxialsubstrats 39 implantiert, d. h. in die Drift-Region 31. Diese Implantation erfolgt so, dass eine Dosismenge pro Volumen in einer Region von der Tiefenposition t1 bis zur Tiefenposition t2, die flacher als die Tiefenposition t1 ist, jeweils größer als eine Dosismenge pro Volumen in einer Region wird, die tiefer als die Tiefenposition t1 ist und als eine Dosismenge pro Volumen in einer Region von der oberen Oberfläche P2 bis zu der Tiefenposition t2. Als Folge daraus werden der Durchschlagspannungs-Halteabschnitt 31a, der JFET-Abschnitt 31b und der Oberflächenabschnitt 31c in der Drift-Region 31 ausgebildet. Diese Implantation erfolgt ohne den Einsatz einer Implantationsmaske.
  • Wie in 5 dargestellt, wird ein Akzeptor in die obere Oberfläche P2 des Epitaxialsubstrats 39 unter Verwendung einer Implantationsmaske 82 implantiert, so dass die Körper-Regionen 32 in den Abschnitten der oberen Oberfläche P2 des Epitaxialsubstrats 39 ausgebildet werden. Diese Implantation erfolgt so, dass die Dosismenge pro Volumen eine Spitze zwischen der Tiefenposition t1 und der Tiefenposition t2 aufweist.
  • Wie in 6 dargestellt, werden die Quellen-Regionen 33 durch Implantieren eines Donators in Abschnitte der Körper-Regionen 32 unter Verwendung einer Implantationsmaske 83 gebildet. Es sei angemerkt, dass die Implantation des Donators vor dem Bilden der Körper-Regionen 32, die in 5 dargestellt sind, erfolgen kann. Das heißt, der Donator kann in Regionen implantiert werden, die später als Körper-Regionen 32 dienen sollen, anstatt in die bereits ausgebildeten Körper-Regionen 32.
  • Wie in 7 dargestellt, werden Kontakt-Regionen 34 durch implantieren eines Akzeptors in Abschnitte der oberen Oberfläche P2 unter Verwendung einer Implantationsmaske 84 gebildet.
  • Um die so implantierten Störstellen zu aktivieren, wird anschließend ein Aktivierungstempern durchgeführt. Das Aktivierungstempern erfolgt beispielsweise unter einer Argon-Atmosphäre (Ar) bei einer Temperatur von 1700°C und einer Temper-Dauer von 30 Minuten. Es sei angemerkt, dass die oben beschriebenen Ionenimplantationen in einer beliebigen Reihenfolge vor dem Aktivierungstempern durchgeführt werden können.
  • Wie in 8 dargestellt, wird eine Gate-Isolationsschicht 41 auf der oberen Oberfläche P2 des Epitaxialsubstrats 39 ausgebildet. Die Gate-Oxidschicht 41 wird so auf der Körper-Region 32 ausgebildet, dass sie den Oberflächenabschnitt 31c (den Abschnitt mit Leitfähigkeit vom n-Typ im Epitaxialsubstrat 39) und die Quellen-Regionen 33 miteinander verbindet. Die Gate-Oxidschicht 41 kann beispielsweise durch thermische Oxidation von Siliziumkarbid in einer Sauerstoffatmosphäre gebildet werden. Das erfolgt beispielsweise bei einer Temperatur von 1300°C und einer Temper-Dauer von 60 Minuten.
  • Wie in 9 dargestellt, wird die Gate-Elektrode 42 auf der Gate-Oxidschicht 41 ausgebildet. Wie in 10 dargestellt, wird eine Zwischen-Isolationsschicht 43 aufgebracht, welche die Gate-Elektrode 42 bedeckt.
  • Um die Regionen zu sichern, in welchen die Source-Elektroden 51 ausgebildet werden sollen, werden, wie in 11 dargestellt, Abschnitte der Zwischen-Isolationsschicht 43 und der Gate-Oxidschicht 41 entfernt. Die Source-Elektroden 51 werden so geformt, dass sie mit den Source-Regionen 33 und der Kontakt-Regionen 34 in Kontakt stehen. So werden beispielsweise Nickelschichten (Ni) unter Verwendung eines Beschichtungsverfahrens gebildet und anschließend silizidiert.
  • Wie in 12 dargestellt, wird eine Drain-Elektrode 61 auf der rückseitigen Oberfläche P1 des Epitaxialsubstrats 39 ausgebildet. So werden beispielsweise Nickelschichten (Ni) unter Verwendung eines Beschichtungsverfahrens gebildet und anschließend silizidiert.
  • Wieder bezogen auf 1, wird eine Source-Verbindungsschicht 52 unter Verwendung von beispielsweise dem Beschichtungsverfahren gebildet. So erhält man den MOSFET 100.
  • Gemäß dem vorliegenden Ausführungsbeispiel wird, wie in 2 dargestellt, eine Störstellenkonzentration N1 des Durchschlagspannungs-Halteabschnitts 31a niedriger gemacht als die Störstellenkonzentration N2 des JFET-Abschnitts 31b. So kann sich die Verarmungsschicht leichter in den Durchschlagspannungs-Halteabschnitt 31a erstrecken. Der dielektrische Durchschlag des Epitaxialsubstrats 39 wird somit unterdrückt. Da entsprechend die Störstellenkonzentration N3 des Oberflächenabschnitts 31c niedriger als die Störstellenkonzentration N2 des JFET-Abschnitts 31b des Epitaxialsubstrats 39 ausgebildet wird, kann sich die Verarmungsschicht leichter in den Oberflächenabschnitt 31c erstrecken. Dadurch wird das elektrische Feld reduziert, das an der Gate-Oxidschicht 41 gegenüber dem Oberflächenabschnitt 31c anliegt. Der dielektrische Durchschlag der Gate-Oxidschicht 41 wird somit unterdrückt. Das heißt, der dielektrische Durchschlag wird sowohl in dem Epitaxialsubstrat 39 als auch der Gate-Oxidschicht 41 unterdrückt. Dies sorgt für eine erhöhte Durchschlagspannung des MOSFET 100.
  • Außerdem hat die Körper-Region 32, wie in 2 dargestellt, in der Nähe der oberen Oberfläche P2 (in der Nähe von Z = 0), d. h. in der Region, die als Kanal dient, eine Störstellenkonzentration, die niedriger als die in dem Abschnitt zwischen der Tiefenposition t1 und der Tiefenposition t2 ist. Dadurch wird eine bessere Kanalmobilität erreicht. Außerdem hat der Körper-Abschnitt 32 zwischen der Tiefenposition t1 und der Tiefenposition t2 eine Störstellenkonzentration, die höher als in die in der Nähe der oberen Oberfläche P2 ist. Folglich kann ein Durchgriffsphänomen unterdrückt werden.
  • Darüber hinaus wird die Störstellenkonzentration N2 des JFET-Abschnitts 31b höher als die Störstellenkonzentration N1 des Durchschlagspannungs-Halteabschnitt 31a gemacht. Somit kann verhindert werden, dass sich die Verarmungsschicht von der Körper-Region 32 zu dem JFET-Abschnitt 31b ausdehnt. Damit wird der sogenannte JFET-Widerstand niedrig. Eine solche Ausdehnung der Verarmungsschicht tritt wahrscheinlich insbesondere bei der Tiefenposition tmax auf, an welcher die Konzentrationsspitze CP der Körper-Region 32 vorhanden ist. Da sich gemäß dem vorliegenden Ausführungsbeispiel der JFET-Abschnitt 31b, der eine hohe Störstellenkonzentration aufweist, auf der Tiefenposition tmax befindet, kann die Ausdehnung der Verarmungsschicht effektiv unterdrückt werden. So kann der AN-Widerstand des MOSFET 100 herabgesetzt werden.
  • Wenn außerdem der Oberflächenabschnitt 31c des Epitaxialsubstrats 39 eine Dicke von nicht weniger als 5 nm aufweist, kann das elektrische Feld, das an der Gate-Isolationsschicht 41 gegenüber dem Oberflächenabschnitt 31c anliegt, verringert werden. Wenn der Oberflächenabschnitt 31c eine Dicke von nicht mehr als 10 nm aufweist, ist der JFET-Abschnitt 31b mit einem niedrigeren spezifischen Widerstand als dem in dem Oberflächenabschnitt 31c auf einer flacheren Position angeordnet, so dass der AN-Widerstand des MOSFET 100 gesenkt werden kann.
  • (Zweites Ausführungsbeispiel)
  • Wie in 13 dargestellt, wird in dem vorliegenden Ausführungsbeispiel während des Ausbildens des JFET-Abschnitts 31b und des Oberflächenabschnitts 31c eine Implantation unter Verwendung einer Implantationsmaske 81 anstatt der Implantation des Donators (4) ohne den Einsatz einer Implantationsmaske durchgeführt. Die Implantationsmaske 81 deckt zumindest einen Abschnitt der Regionen ab, die als Körper-Regionen 32 dienen sollen (oder der bereits geformten Körper-Regionen 32).
  • Folglich löschen sich in den Körper-Regionen 32 des MOSFET 100 (1) der Donator und Akzeptor in einem geringen Maße gegenseitig aus. Mit anderen Worten kann eine Menge der Störstellen, die im Wesentlichen keinen Beitrag zu den Leitfähigkeitstypen leisten, reduziert werden. Der Kanalwiderstand an der Körper-Region 32 kann somit niedrig gemacht werden, so dass der AN-Widerstand des MOSFET 100 herabgesetzt werden kann.
  • Es sei angemerkt, dass die Konfigurationen, mit Ausnahme der obigen, im Wesentlichen dieselben wie die des ersten Ausführungsbeispiels sind. Dieselben oder korrespondiere Elemente sind daher mit denselben Bezugsziffern gekennzeichnet und werden nicht erneut beschrieben.
  • (Drittes Ausführungsbeispiel)
  • Wie in 14 dargestellt, wird in dem vorliegenden Ausführungsbeispiel der Durchschlagspannungs-Halteabschnitt 31a epitaxial auf einem einkristallinen Substrat 30 mit einer Störstellenkonzentration N1 gezüchtet. Anschließend wird auf dem Durchschlagspannungs-Halteabschnitt 31a epitaxial der JFET-Abschnitt 31b mit einer Störstellenkonzentration N2 gezüchtet. Danach wird auf dem JFET-Abschnitt 31b epitaxial der Oberflächenabschnitt 31c mit einer Störstellenkonzentration N3 gezüchtet. So erhält man das Epitaxialsubstrat 39. Anschließend werden dieselben Schritte wie die in 5 bis 12 durchgeführt, so dass ein MOSFET entsteht, der im Wesentlichen derselbe wie der MOSFET 100 (1) ist.
  • Gemäß dem vorliegenden Ausführungsbeispiel kann ein Unterschied in der Störstellenkonzentration zwischen dem Durchschlagspannungs-Halteabschnitt 31a, dem JFET-Abschnitt 31b und dem Oberflächenabschnitt 31c in dem Epitaxialsubstrat 30 jeweils während des epitaxialen Wachstums angepasst werden.
  • Es sei angemerkt, dass in den oben beschriebenen Ausführungsbeispielen die Störstellenkonzentration N1 des Durchschlagspannungs-Halteabschnitts 31a und die Störstellenkonzentration N3 des Oberflächenabschnitts 31c jeweils dieselben wie in 15 sein können. In diesem Fall können der Durchschlagspannungs-Halteabschnitt 31a, der JFET-Abschnitt 31b und der Oberflächenabschnitt 31c einfach durch Implantieren des Donators zwischen die Tiefe t1 und die Tiefe t2 in dem Implantationsschritt (4) gebildet werden, nachdem eine Epitaxialschicht mit einer Störstellenkonzentration von N1 = N3 gebildet wurde. Das Herstellungsverfahren für den MOSFET 100 wird somit vereinfacht.
  • Es sei angemerkt, dass die Störstellenkonzentrationen beispielsweise durch SIMS (Sekundärionen-Massenspektroskopie) gemessen werden können. Außerdem ist die Tiefenposition t0 in dem Störkonzentrationsprofil (2 und 15) tiefer angeordnet als die Tiefenposition t1, doch kann sich die Tiefenposition t1 auch tiefer als die Tiefenposition t0 befinden.
  • Des Weiteren sollte es sich bei dem ersten und zweiten Leitfähigkeitstyp um verschiedene Leitfähigkeitstypen handeln, so dass der erste Leitfähigkeitstyp dem p-Typ entspricht und der zweite Leitfähigkeitstyp dem n-Typ entspricht. Wenn jedoch der erste Leitfähigkeitstyp dem n-Typ entspricht und der zweite Leitfähigkeitstyp dem p-Typ entspricht, kann der Kanalwiderstand geringer als in dem Fall sein, in dem der erste Leitfähigkeitstyp dem p-Typ entspricht und der zweite Leitfähigkeitstyp dem n-Typ entspricht. Des Weiteren ist die Gate-Isolationsschicht nicht auf die Oxidschicht beschränkt. Die Siliziumkarbid-Halbleitervorrichtung kann also auch ein MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) anstatt dem MOSFET sein. Darüber hinaus ist die die Siliziumkarbid-Halbleitervorrichtung nicht auf den MISFET beschränkt, sondern kann auch beispielsweise ein IGBT (Isolierschicht-Bipolartransistor) sein.
  • Die hier offen gelegten Ausführungsbeispiele sind lediglich veranschaulichender Natur und in keiner Weise einschränkend. Der Geltungsbereich der vorliegenden Erfindung wird durch die Begriffe der Ansprüche definiert, nicht etwa durch die oben beschriebenen Ausführungsbeispiele, und schließt auch Modifikationen im Rahmen des Geltungsbereichs sowie Bedeutungen ein, die äquivalent zu den Begriffen der Ansprüche sind.
  • Liste der Bezugszeichen
    • 30: einkristallines Substrat; 31: Drift-Region; 31a: Durchschlagspannungs-Halteabschnitt; 31b: JFET-Abschnitt; 31c: Oberflächenabschnitt; 32: Körper-Region; 33: Source-Region; 34: Kontakt-Region; 39: Epitaxialsubstrat (Siliziumkarbid-Substrat); 41: Gate-Oxidschicht (Gate-Isolationsschicht); 42: Gate-Elektrode; 43: Zwischen-Isolationsschicht; 51: Source-Elektrode (zweite Hauptelektrode); 52: Source-Verbindungsschicht; 61: Drain-Elektrode (erste Hauptelektrode); 100: MOSFET (Siliziumkarbid-Halbleitervorrichtung).

Claims (9)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Substrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche und mit einer Störstelle zum Bereitstellen eines ersten Leitfähigkeitstyps, wobei das Siliziumkarbid-Substrat einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt aufweist, der erste Abschnitt tiefer als eine erste Tiefenposition angeordnet ist, basierend auf der zweiten Hauptoberfläche als Referenz, der zweite Abschnitt so angeordnet ist, dass er sich von der ersten Tiefenposition auf eine zweite Tiefenposition erstreckt, die flacher als die erste Tiefenposition ist, der dritte Abschnitt so angeordnet ist, dass er sich von der zweiten Tiefenposition zu der zweiten Hauptoberfläche erstreckt, wobei die Abschnitte eins bis drei jeweils eine erste bis dritte Störstellenkonzentration aufweisen, die zweite Störstellenkonzentration höher als die erste Störstellenkonzentration ist, die dritte Störstellenkonzentration nicht geringer als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist; eine Körper-Region, die auf einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet ist und eine Störstelle zum Bereitstellen eines zweiten Leitfähigkeitstyps aufweist, wobei die Körper-Region eine Konzentrationsspitze dieser Störstelle zum Bereitstellen des zweiten Leitfähigkeitstyps an einer Tiefenposition aufweist, die flacher als die erste Tiefenposition und tiefer als die zweite Tiefenposition ist; eine Source-Region, die auf einem Abschnitt der Körper-Region ausgebildet ist und den ersten Leitfähigkeitstyp aufweist; eine Gate-Isolationsschicht, die auf der Körper-Region ausgebildet ist, um einen Abschnitt, der den ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat hat, und die Source-Region miteinander zu verbinden; eine Gate-Elektrode, die auf der Gate-Isolationsschicht angeordnet ist; eine erste Hauptelektrode, die auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats ausgebildet ist; und eine zweite Hauptelektrode, die so ausgebildet ist, dass sie mit der Source-Region in Kontakt steht.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei der zweite Abschnitt des Siliziumkarbid-Substrats eine Störstelle enthält, die durch Ionenimplantation erzeugt wird.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei die dritte Störstellenkonzentration gleich der ersten Störstellenkonzentration ist.
  4. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei die dritte Störstellenkonzentration höher als die erste Störstellenkonzentration ist.
  5. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der dritte Abschnitt eine Dicke von nicht weniger als 5 nm oder nicht mehr als 10 nm aufweist.
  6. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, umfassend folgende Schritte: Erstellen eines Siliziumkarbid-Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche, das eine Störstelle zum Bereitstellen eines ersten Leitfähigkeitstyps aufweist; Implantieren der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats, so dass eine Dosismenge pro Volumen in einer Region von einer ersten Tiefenposition zu einer zweiten Tiefenposition, die flacher als die erste Tiefenposition ist, jeweils größer als eine Dosismenge pro Volumen in einer Region wird, die tiefer als die erste Tiefenposition ist, und als eine Dosismenge pro Volumen in einer Region von der zweiten Hauptoberfläche zu der zweiten Tiefenposition; Implantieren einer Störstelle zum Bereitstellen eines zweiten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats, so dass eine Körper-Region mit dem zweiten Leitfähigkeitstyp in einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats gebildet wird, wobei der Schritt des Implantierens der Störstelle zum Bereitstellen des zweiten Leitfähigkeitstyps so durchgeführt wird, dass die Dosismenge pro Volumen eine Spitze zwischen der ersten Tiefenposition und der zweiten Tiefenposition aufweist; Bilden einer Source-Region mit dem ersten Leitfähigkeitstyp durch Implantieren der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in einen Abschnitt von einem aus der Körper-Region und einer Region, die als Körper-Region dienen soll; Bilden einer Gate-Isolationsschicht auf der Körper-Region, um einen Abschnitt, der den ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat hat, und die Source-Region miteinander zu verbinden; Bilden einer Gate-Elektrode auf der Gate-Isolationsschicht; Bilden einer ersten Hauptelektrode auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats; und Bilden einer zweiten Hauptelektrode solcherart, dass sie mit der Source-Region in Kontakt steht.
  7. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 6, wobei der Schritt des Implantierens der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats ohne Verwendung einer Implantationsmaske durchgeführt wird.
  8. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 6, wobei der Schritt des Implantierens der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats unter Verwendung einer Implantationsmaske erfolgt, die zumindest einen Abschnitt von einem aus der Körper-Region und einer Region abdeckt, die als Körper-Region dienen soll.
  9. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, umfassend folgende Schritte: Erstellen eines Siliziumkarbid-Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche und mit einer Störstelle zum Bereitstellen eines ersten Leitfähigkeitstyps, wobei das Siliziumkarbid-Substrat einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt aufweist, der erste Abschnitt tiefer als eine erste Tiefenposition angeordnet ist, basierend auf der zweiten Hauptoberfläche als Referenz, der zweite Abschnitt so angeordnet ist, dass er sich von der ersten Tiefenposition auf eine zweite Tiefenposition erstreckt, die flacher als die erste Tiefenposition ist, der dritte Abschnitt so angeordnet ist, dass er sich von der zweiten Tiefenposition zu der zweiten Hauptoberfläche erstreckt, wobei die Abschnitte eins bis drei jeweils eine erste bis dritte Störstellenkonzentration aufweisen, die zweite Störstellenkonzentration höher als die erste Störstellenkonzentration ist, die dritte Störstellenkonzentration nicht geringer als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist; wobei der Schritt zum Erstellen des Siliziumkarbid-Substrats die Schritte beinhaltet zum epitaxialen Züchten des ersten Abschnitts auf einem einkristallinen Substrat mit der ersten Störstellenkonzentration, zum epitaxialen Züchten des zweiten Abschnitts auf dem ersten Abschnitt mit der zweiten Störstellenkonzentration, und zum epitaxialen Züchten des dritten Abschnitts auf dem zweiten Abschnitt mit der dritten Störstellenkonzentration; Implantieren einer Störstelle zum Bereitstellen eines zweiten Leitfähigkeitstyps in die zweite Hauptoberfläche des Siliziumkarbid-Substrats, so dass eine Körper-Region mit dem zweiten Leitfähigkeitstyp in einem Abschnitt der zweiten Hauptoberfläche des Siliziumkarbid-Substrats gebildet wird, wobei der Schritt des Implantierens der Störstelle zum Bereitstellen des zweiten Leitfähigkeitstyps so durchgeführt wird, dass eine Dosismenge pro Volumen eine Spitze zwischen der ersten Tiefenposition und der zweiten Tiefenposition aufweist; Bilden einer Source-Region mit dem ersten Leitfähigkeitstyp durch Implantieren der Störstelle zum Bereitstellen des ersten Leitfähigkeitstyps in einen Abschnitt von einem aus der Körper-Region und einer Region, die als Körper-Region dienen soll; Bilden einer Gate-Isolationsschicht auf der Körper-Region, um einen Abschnitt, der den ersten Leitfähigkeitstyp in dem Siliziumkarbid-Substrat hat, und die Source-Region miteinander zu verbinden; Bilden einer Gate-Elektrode auf der Gate-Isolationsschicht; Bilden einer ersten Hauptelektrode auf der ersten Hauptoberfläche des Siliziumkarbid-Substrats; und Bilden einer zweiten Hauptelektrode solcherart, dass sie mit der Source-Region in Kontakt steht.
DE201311003330 2012-09-24 2013-09-17 Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür Withdrawn DE112013003330T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012209388A JP2014063949A (ja) 2012-09-24 2012-09-24 炭化珪素半導体装置およびその製造方法
JP2012-209388 2012-09-24
PCT/JP2013/074984 WO2014046073A1 (ja) 2012-09-24 2013-09-17 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112013003330T5 true DE112013003330T5 (de) 2015-04-16

Family

ID=50341384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311003330 Withdrawn DE112013003330T5 (de) 2012-09-24 2013-09-17 Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US20150287817A1 (de)
JP (1) JP2014063949A (de)
CN (1) CN104520999A (de)
DE (1) DE112013003330T5 (de)
WO (1) WO2014046073A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110747507B (zh) 2014-08-01 2021-03-19 住友电气工业株式会社 外延晶片
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
JP2016058661A (ja) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 半導体装置
JP6159471B2 (ja) * 2014-11-26 2017-07-05 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
US9704999B2 (en) * 2015-03-20 2017-07-11 Wisconsin Alumni Research Foundation Thin film transistors with trench-defined nanoscale channel lengths
US10541300B2 (en) 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
CN107302024A (zh) * 2017-07-26 2017-10-27 电子科技大学 一种碳化硅vdmos器件
JP7099369B2 (ja) * 2018-03-20 2022-07-12 株式会社デンソー 半導体装置およびその製造方法
IT202000032441A1 (it) * 2020-12-24 2022-06-24 Consiglio Nazionale Ricerche Dispositivo transistore mosfet in carburo di silicio avente migliorate caratteristiche e relativo procedimento di fabbricazione
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
WO1997011497A1 (en) * 1995-09-20 1997-03-27 Hitachi, Ltd. Fabrication method of vertical field effect transistor
JPH10242458A (ja) * 1997-02-25 1998-09-11 Toshiba Corp 半導体装置
US6426260B1 (en) * 1997-12-02 2002-07-30 Magepower Semiconductor Corp. Switching speed improvement in DMO by implanting lightly doped region under gate
EP1396030B1 (de) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung
JPWO2004036655A1 (ja) * 2002-10-18 2006-03-16 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置及びその製造方法
JP4620368B2 (ja) * 2004-03-08 2011-01-26 三菱電機株式会社 半導体装置の製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8035112B1 (en) * 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
JP2011199000A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104520999A (zh) 2015-04-15
WO2014046073A1 (ja) 2014-03-27
US20150287817A1 (en) 2015-10-08
JP2014063949A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
DE112013003330T5 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
DE112015004374B4 (de) Halbleitervorrichtung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004010127B4 (de) Halbleitervorrichtung mit einer Grabengatestruktur und Verfahren zum Herstellen dergleichen
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112012000609T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112017003660T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee