JPH03161922A - 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 - Google Patents

異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法

Info

Publication number
JPH03161922A
JPH03161922A JP30270289A JP30270289A JPH03161922A JP H03161922 A JPH03161922 A JP H03161922A JP 30270289 A JP30270289 A JP 30270289A JP 30270289 A JP30270289 A JP 30270289A JP H03161922 A JPH03161922 A JP H03161922A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
dislocation
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30270289A
Other languages
English (en)
Inventor
Naotaka Kuroda
尚孝 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30270289A priority Critical patent/JPH03161922A/ja
Publication of JPH03161922A publication Critical patent/JPH03161922A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はll[−V族化合物半導体のSi基板等の異種
基板上へのへテロエピタキシャル或長法に関する。
〔従来の技術〕
異柿基板LへのIn−V族化合物半導体の成長は、太陽
電池、光電子集積素子等の応用をめさして広く研究され
ている。その内、基板としてもつとも広く用いられてい
るSi基板と■−■族化合物半導体との間には、例えば
GaAsにおいては4%、InPにおいては8%の格子
不整合が存在する為に直接これらをSi基板上にエビタ
キシャル或長させることは出来ない。また、熱膨張係数
の差により、反りやクラックが入るという問題もある。
これらの問題点を解決するために一般に挿々のバッファ
崩を導入することか行われている。例えIf、GaAs
/Siにおいては、或長温度よりも低温で戒長させたG
aAs (ジャパニーズ ジャーナル オブアプライド
 フィジックス 24巻 843ページ ]− 9 8
 4年〉、歪超格子(アブライド フィジックス レタ
− 48巻 1223ページ1986年)等がバッファ
層として用いられている。また、熱ザイクルアニール(
アプライドフイジックス レタ− 50巻 31ページ
1987年)による転位低減効果も報告されている。一
方、Si上のGaAs成長に於てGaAs中に不純物S
iを4 X ]. O ”cm−’ドーピングすること
によりアンドーブGaAsに比べて約1桁転位密度が低
減することが報告されている。これは不純物添加による
転位のピンニングによるものであろうとされている。
〔発明が解決しようとする課題〕
しかしながら、いずれの方法においても依然として■−
V族化合物半導体戒長層中には106c13を越える毛
密度の残留貫通転位が存在する。
本発明は異穐基板上に転位に少ないI[I−V族化合物
半導体をヘテロエビタキシャル或長させる方法を提供す
ることを目的とする。
〔課題を解決するための手段〕
本発明のへテロエビタキシャル戒長法は、■−■族化合
物半導体或長層を当該成長層以外の異種基板上にヘテロ
エビタキシャル戒長させる方法に於で、遷移金属をその
固溶度以上にドーピンクした■一V族化合物半導体を少
くとも含んでいるバッファ層を形或する工程を少くとも
有ずることを特徴とする構成になっている。
〔作用〕
本発明によるヘテロエピタキシャル或長法では、まず遷
移金属を固溶度以上にドーピングした111−V族化合
物半導体バッファ層を基板上に或長させる。ここでは一
例としてクロム(Cr)を固溶度以上にドーピングした
GaAsの場合について説明する。この例ではドーパン
トのクロムはGaサイトに入ったクロヤ原子以外にクロ
ムと砒素の化合物であるCrAsのプレシビテートとし
てGaAs中に収り込まれる。このプレシピテートはク
ロムのGaAsへの固溶度以上にクロムをドーピングし
た場合にGaAs中に導入される。このバッファ層にお
いてGaAsとSi基板との界面で発生した転位はクロ
ム原子によるピンニング効果以外に、プレシピテートの
導入された部分においてもビンニングされる。
このプレシピテートは直径数10nm程度の大きさをも
ち、かつプレシピテートによるGaAs結晶の歪はクロ
ム原子の添加による歪に比べて大きいため転位の低減効
果も大きい。また、プレシビテートの密度は1013〜
10”cm−3程度であるため0.1μm以−Lの膜厚
があれば必ず転位にあたることになる。従って、不純物
原子のドーピング効果のみに比べて低転位のGaAs成
長層が得られる。
〔実施例〕
以下図面を用いて本発明の実施例を説明する。
第一図は本発明の一実施例を説明する戒長層の断面の構
造図である。本実施例では( 0 1 ]. >方向に
26オフアングルをつけたSi(100)基板11上に
アンドーブGaAsバッファ層12を4. O O℃で
1. O O n m成長させた後、600゜Cで1.
5分間アニールする。その後600℃でアンドープGa
Asバッファ層13を100nm戒長させ、次にクロム
をI X 1 0 19cm−3ドーピングしたGaA
sバッファ層14を1μm成長した後、成長温度700
℃にしてアンドープGaAs層15を3μm戒長させ5 た。成長はハイドライド気相戒長法を用いて行った。本
実施例によるヘテロエピタキシャル或長法ではクロムを
ドーピングしたGaAsバ・ンファ7114により転位
が低減させる効果によりエッチピット密度が5 X 1
 05cm−gという低転位のGaAs戒長層が得られ
た。
上記実施例ではバッファ層及び成長層にハイドライド気
相戒長法を用いたがクロライド気層或長法、有機金属気
相或長法、分子線エビタキシャル戒長法、ガスソース分
子線エビタキシャル戒長法等、他の成長法を用いても良
い。
上記実施例ではSi基板上のGaAsの戒長について述
べたが、InPの成長にも適用できる。その場合には−
」一記のようにSt基板上にGaAsを戒長じた後、そ
のGaAs上に鉄をInPへの固溶度以上にドーピング
したInPをGaAsとInPとのバッファ層として挟
み込めば良い。
上記実施例では熱サイクルアニールは行っていないが、
この手法も組み合わせて用いても勿論良6 い。
七記実施例では歪超格子バッファ層は用いていないがこ
のバッファ層を同時に用いても勿論良い。
ヒ記実施例では遷移金属不純物としてクロムを用いたが
鉄(Fe)、コバルト(co)、チタン(Ti)、マン
ガン(Mn)、バナジウム(V)等を用いても良い。ま
た、以」−の不純物のうち2種類以上の不純物を同Hj
,にドープしても良い。
〔発明の効果〕
木発明によるエビタキシャル或長法は固溶度以上の遷移
金属をm−V族化合物半導体にドーピングすることによ
り、格子不整合、熱膨張係数の違いによる転位を不純物
原子及びブリシピテートがピンニングする効果により、
異種基板−Eに或長した■−V族化合物半導体において
低転位のものが得られる。
【図面の簡単な説明】
l 第−図は本発明の一実施例であるSi上のGaAs戒長
層の断面図である。 ]1・・・< 0 1 1. >方向に2゜オフしたS
i ( 1 00)基板、]2・・・低温或長アンドー
プGaAs層、13・・・アンドーブGaAs層、14
・・クロムドープGaAs層、15・・・アンドーブG
aAs戒長層。

Claims (1)

    【特許請求の範囲】
  1. III−V族化合物半導体成長層を当該成長層以外の異種
    基板上にヘテロエピタキシャル成長させる方法に於て、
    遷移金属をその固溶度以上にドーピングしたIII−V族
    化合物半導体を少くとも含んでいるバッファ層を形成す
    る工程を少くとも備えていることを特徴とする異種基板
    上へのIII−V族化合物半導体のヘテロエピタキシャル
    成長法。
JP30270289A 1989-11-20 1989-11-20 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 Pending JPH03161922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30270289A JPH03161922A (ja) 1989-11-20 1989-11-20 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30270289A JPH03161922A (ja) 1989-11-20 1989-11-20 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法

Publications (1)

Publication Number Publication Date
JPH03161922A true JPH03161922A (ja) 1991-07-11

Family

ID=17912163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30270289A Pending JPH03161922A (ja) 1989-11-20 1989-11-20 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法

Country Status (1)

Country Link
JP (1) JPH03161922A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996000979A1 (en) * 1994-06-29 1996-01-11 British Telecommunications Public Limited Company Preparation of semiconductor substrates
US6036769A (en) * 1994-06-29 2000-03-14 British Telecommunications Public Limited Company Preparation of semiconductor substrates
EP1109208A2 (en) * 1999-12-14 2001-06-20 Riken Method for the formation of semiconductor layer
JP2003101149A (ja) * 2001-09-19 2003-04-04 Toshiba Corp 半導体素子及びその製造方法
KR100438820B1 (ko) * 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
JP2010199375A (ja) * 2009-02-26 2010-09-09 Pacific Speed Ltd 化合物半導体エピタキシャルウェハおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996000979A1 (en) * 1994-06-29 1996-01-11 British Telecommunications Public Limited Company Preparation of semiconductor substrates
US6036769A (en) * 1994-06-29 2000-03-14 British Telecommunications Public Limited Company Preparation of semiconductor substrates
CN1092839C (zh) * 1994-06-29 2002-10-16 英国电讯公司 半导体衬底的制备方法
EP1109208A2 (en) * 1999-12-14 2001-06-20 Riken Method for the formation of semiconductor layer
US6530991B2 (en) 1999-12-14 2003-03-11 Riken Method for the formation of semiconductor layer
EP1109208A3 (en) * 1999-12-14 2004-03-31 Riken Method for the formation of semiconductor layer
KR100438820B1 (ko) * 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
US6933213B2 (en) 2001-03-05 2005-08-23 Samsung Corning Co., Ltd. Method for fabricating group III-V compound semiconductor substrate
JP2003101149A (ja) * 2001-09-19 2003-04-04 Toshiba Corp 半導体素子及びその製造方法
JP2010199375A (ja) * 2009-02-26 2010-09-09 Pacific Speed Ltd 化合物半導体エピタキシャルウェハおよびその製造方法

Similar Documents

Publication Publication Date Title
US6232138B1 (en) Relaxed InxGa(1-x)as buffers
JPH0484418A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
JPH033364A (ja) 半導体装置
Ribas et al. Device quality In0. 4Ga0. 6As grown on GaAs by molecular beam epitaxy
JPH03161922A (ja) 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
JPH04198095A (ja) 化合物半導体薄膜成長方法
JPH0722312A (ja) 歪半導体膜の製造方法
JPH03188619A (ja) 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法
Noto et al. Growth of GaAs on Si using AlGaP intermediate layer
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
JPH0645249A (ja) GaAs層の成長方法
Park et al. AFM study of lattice matched and strained InGaAsN layers on GaAs
JPH03253021A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
JPH02172899A (ja) 複合半導体基板
JPS63186416A (ja) 化合物半導体基板
JPH06181174A (ja) Si基板上へのIII−V族化合物半導体のヘテロエピタキシャル成長法
JPS63102222A (ja) エピタキシヤル成長方法
JPH0779087B2 (ja) GaAs(111)A面基板の表面処理方法
JPH02174220A (ja) 半導体基板の製造方法
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JPH0774100A (ja) 半導体装置の製造方法
JPH0669136A (ja) シリコン基板上における砒化ガリウムの結晶成長
JPH04199812A (ja) 半導体結晶成長方法
JPH033363A (ja) 半導体薄膜の製造方法