TWI462154B - Ｉｉｉ族氮化物半導體與其製造方法 - Google Patents

Ｉｉｉ族氮化物半導體與其製造方法 Download PDF

Info

Publication number
TWI462154B
TWI462154B TW097132368A TW97132368A TWI462154B TW I462154 B TWI462154 B TW I462154B TW 097132368 A TW097132368 A TW 097132368A TW 97132368 A TW97132368 A TW 97132368A TW I462154 B TWI462154 B TW I462154B
Authority
TW
Taiwan
Prior art keywords
layer
group iii
substrate
iii nitride
nitride semiconductor
Prior art date
Application number
TW097132368A
Other languages
English (en)
Other versions
TW200933705A (en
Inventor
Takafumi Yao
Meoung-Whan Cho
Ryuichi Toba
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW200933705A publication Critical patent/TW200933705A/zh
Application granted granted Critical
Publication of TWI462154B publication Critical patent/TWI462154B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

III族氮化物半導體與其製造方法
本發明係有關一種轉位密度經減低的III族氮化物半導體及其製造方法，另外係有關一種由基體基板所分離的III族氮化物獨立基板。
III族氮化物半導體，係著重於作為製造發光裝置及電子裝置等時之材料，予以實用化，以及使用於以習知的半導體材料無法被覆的範圍等。
為製造此等之裝置時，通常在基板結晶上實施III族氮化物半導體層之磊晶成長。為Si或GaAs等時，在工業上製造大口徑、低缺陷密度之晶圓作為上述基板結晶，製造格子整合系裝置。而且，為III族氮化物半導體時，由於良質且低價的均質磊晶成長用基板不存在，目前無法取得取代一般藍寶石基板等之格子定數或熱膨脹係數等不同的不同種基板。因此，在藍寶石基板上成長的III族氮化物半導體結晶，通常以轉位密度約109 ～1010 /cm2 導入。
為藍色LED(Light Emitting Diode)時，雖在特異的、上述高轉位密度狀況下可實現高效率發光，惟可知此時發光層中之In的組成搖動。然而，作為下一世代DVD用光源所使用的發光波長405nm之藍紫色雷射，與上述LED相比時由於相差懸殊、以相當懸殊之高電流注入密度運作時，存在於發光帶中，且導致成為非發光中心之轉位增生、發光效率急速降低的壽命惡化問題。而且，於紫外線範圍之發光元件中，就混晶組成之合適度而言In之添加量受到限制，短波長元件等因形成非發光中心之轉位，產生效率‧壽命降低的問題。另外，於雙極型電子裝置元件中，因存在轉位情形，會導致外漏電流增加或元件特性惡化等之問題。而且，會有轉位密度大為減低的問題(高橋清監修、長谷川丈夫‧吉川明彥編著「寬隙縫半導體光‧電子裝置」森北出版(2006年3月))。
另外，為提高上述各裝置之特性、例如為予以高出力化時，必須提高放熱性。特別是照明用途或汽車前頭燈用途之LED或高周波‧高能量裝置中，係為今後重要的檢討課題。換言之，伴隨提高動作部之效率、減低發熱量，必須有效地使所產生的發熱予以放散處理。對前者而言以減低結晶缺陷或使元件結構予以適當化，對後者而言相同地使元件結構適當化或藉由研削基體基板予以薄膜化，自低熱傳導率之基板分離結晶層，在高熱傳導率基板上移動、變化，或使用熱傳導率高的基板等作為對策。
典型的半導體用基板材料在室溫附近之熱傳導率，為150W/mK(Si)、50W/mK(GaAs)、42W/mK(藍寶石)、450W/mK(SiC)，通常由於作為III族氮化物半導體所使用的藍寶石基板之熱傳導率低，提案以雷射微影術、使自藍寶石基板成長的結晶層分離的方法作為上述之對策。另外，使用熱傳導率良好的GaN(230W/mK)或AlN(330W/mK)作為基板時，期待具有減少結晶缺陷之效果，同時就放熱而言有利，惟目前有不存在良質且低價的基板之問題(W.S. Wong等人「Damage-free separation of GaN thin films from sapphire substrates」Appl. Phys. Lett. 72(1998)P.599、「IMEC improves GaN HEMTs」Compound Semiconductor,October(2005)P.16)。
有關在藍寶石基板上成長的III族氮化物半導體結晶之轉位密度的減低，提案改善III族氮化物緩衝層藉由稱為ELO(Epitaxial Lateral Overgrowth)、在絕緣膜上之橫方向生長以抑制自基體基板之貫通轉位傳佈，稱為PENDEO磊晶成長法、在凹凸加工基板之凸部上面配置III族氮化物種層，且自其側面使中空朝橫方向成長以抑制自基體基板之貫通轉位傳佈等。藉由成長膜厚，亦可藉由此等方法以降低1～2位數的程度。此外，GaN由於藉由結晶層之進行與轉位間之反應，引起轉位之消滅、且轉位密度降低，以可高速磊晶成長之HVPE(Hidride Vapor Phase Epitaxy)法，開發低轉位密度之厚膜結晶。約數百μm至1mm左右之厚度成長時，由於轉位密度可減低至107 ～106 /cm2 之位數，特別是以開發製造獨立基板或樣版基板用途作為目標。惟為製得獨立基板時，上述所示之雷射微影術、即自藍寶石基板表面側使界面之GaN以248nm之準分子雷射之奈米秒脈衝照射分解GaN，與基板分離。此時，由於無法完全使全面剝離，且產生破裂等處理上的問題很多，故成為成本提高的要因(天野等人「藍寶石基板上III族氮化物半導體成長之低溫堆積層的效果與機構」應用物理68(1999)P.768、A. Sakai等人「Defect structure in selectively grown GaN films with low threading dislovcation density」Appl. Phys. Lett. 71(1997)P.2259、K. Linthicum等人「Pendeoepitaxy of gallium nitride thin films」Appl. Phys. Lett. 75(1999)P.196、S.K.Mathis等人「Modeling of threading dislocation in growing GaN layer」J. Crystal Growth 231(2001)P.371))。
此處，本發明人等提案在藍寶石基板上使特定的金屬種之金屬氮化物緩衝層以所定的條件形成時，於其上所形成的GaN單結晶層之結晶性，與在使用習知的AlN或GaN低溫緩衝層之緩衝基板上之GaN的結晶性相比時，具有同等或較佳的結晶性，且使金屬氮化物緩衝層選擇性進行化學蝕刻處理，使基體藍寶石基板與成長層分離，可製造獨立基板或個別半導體晶片的技術。在藍寶石(0001)基板上使10nm～40nm之金屬Cr層成膜，且在含銨之氣體環境、1040℃以上之溫度下予以氮化，或以MOCVD法形成CrN，於其上以HVPE法使GaN成長時，可得C軸之搖動(Tilt：傾斜)指標的XRD(X-ray Diffraction)之(002)繞射的半寬值(FWHM：Full Width at Half Maximum)約為240秒～560秒左右，且C面之面內回轉搖動(Twist：扭轉)指標的(10-11)或(11-20)繞射之半寬值約為370秒～650秒之範圍者。成長後之CrN緩衝層，例如由於可以過氯酸與硝酸2鈰銨之混合液選擇性蝕刻處理，使獨立基板或個別半導體晶片自藍寶石基板分離，即化學剝離可能性。
如上所述，發現可在藍寶石基板上選擇性蝕刻處理，可供應給III族氮化物半導體結晶之成長的方法，例如更為減少結晶缺陷及藉由選擇蝕刻處理縮短基體基板與成長層分離的時間為課題。換言之，企求有關結晶缺點以提高元件特性或壽命等之信賴性，必須不易繼續降低轉位密度。藍寶石基板上之金屬氮化物緩衝層為CrN時，具有有關金屬Cr之膜厚為15～30nm時之結晶性的最適值，直至約45nm時，亦可製得GaN之單結晶層者，大於50nm時大幅地降低氮化處理後之CrN層的結晶性，且會使其上成長的GaN予以嵌鑲狀或多結晶化。
化學剝離時所需時間，CrN膜厚愈厚時愈有利，惟為使與確保結晶性之關係兩立，特別是必須改善獨立基板之大面積化的課題。蝕刻速度由於受到液組成或液溫、攪拌條件等所影響，不易以一概括的數值表示，Cr成膜厚度為20nm時，300μm方形之晶片約需10～15分鐘左右，使2吋口徑之獨立基板予以化學剝離時需要數十小時。有關前者，考慮使步驟時間在可容許的範圍內，有關後者必須予以改善。為大面積化時，由於成膜的Cr膜厚之面內分布有變大的傾向，為避免產生部份的凹痕或多結晶化時，需考慮步驟範圍，使Cr厚度條件設定於安全側(適當條件之中心或稍薄者)時會有問題，為更厚的金屬氮化物緩衝層時，仍有實現維持提高結晶性的課題。有關如藍色LED、In之組成產生搖動，藉由轉位使發光效率大幅降低、可予以封入的用途，不僅結晶性惡化，且較轉位密度更為重視剝離性時，在藍寶石基板上會有於Cr層厚時、GaN層多結晶化的大問題。
本發明之目的係提供可更為減低III族氮化物半導體之轉位密度，同時可大幅地縮短製造獨立基板時之化學剝離所需時間的方法。
藉由本發明可提供一種III族氮化物半導體之製造方法，其特徵為具有在藍寶石、SiC、Si中任何一種所形成的基板上，以0.1μm以上、10μm以下之厚度所形成AlN單結晶層之AlN樣版基板或AlN單結晶基板上，使金屬層成膜的步驟，使該金屬層在氨混合氣體環境中進行加熱氮化處理，形成具有複數個約三角錐或三角台形狀微結晶之金屬氮化物層的步驟，與在該金屬氮化層上使III族氮化物半導體層成膜的步驟。
於該製造方法中，亦可另外具有使前述金屬氮化物層藉由化學蝕刻處理溶解除去，藉由使前述樣版基板或AlN單結晶基板、與前述III族氮化物層分離，形成III族氮化物半導體之獨立基板或半導體元件的步驟。此外，前述AlN樣版基板或前述AlN單結晶基板之(0002)X光轉動曲線(rocking curve)之半高寬為200秒以下、(11-20)之半高寬為2500秒以下。另外，前述金屬層為至少含有一種以上選自Cr、V、Zr、Nb、Ti的單層膜‧多層膜‧合金膜中任何一種。而且，在前述氨混合氣體環境中加熱氮化溫度為900～1200℃之範圍，氮化時間為1分鐘以上、90分鐘以下。另外，前述加熱氮化處理前之金屬層的平均厚度為4～300nm之範圍。
此外，藉由本發明可提供一種III族氮化物半導體，其係為在金屬氮化層上成膜有III族氮化物半導體層所形成的III族氮化物半導體，其特徵為前述金屬氮化物層為具有複數個約三角錐或三角台形狀微結晶的金屬氮化物層，前述金屬氮化物層係藉由使在藍寶石、SiC、Si中任何一種形成的基板上以0.1μm以上、10μm以下之厚度形成有AlN單結晶層的AlN樣版基板或AlN單結晶基板上成膜的金屬層，在氨混合氣體環境中進行加熱氮化處理所形成。
於該III族氮化物半導體中，前述AlN樣版基板或AlN單結晶基板之(0002)X光轉動曲線的半高寬為200秒以下、(11-20)之半高寬為2500秒以下。而且，前述金屬氮化物至少含有1種以上選自Cr、V、Zr、Nb、Ti。另外，前述金屬氮化物層之平均厚度為6～450nm之範圍。
而且，藉由本發明可提供一種III族氮化物獨立基板，其係於前述之III族氮化物獨立基板中，在(000-1)N(氮)極性面上具有約三角錐或三角台狀之凹痕或凹洞。
此外，藉由本發明可提供一種III族氮化物半導體元件，其特徵為於前述之III族氮化物半導體中，在使前述金屬氮化物層藉由化學蝕刻處理溶解除去的面之(000-1)N(氮)極性面上，具有約三角錐或三角台狀之凹痕或凹洞。III族氮化物半導體元件，例如發光元件等。
本發明人等發現在藍寶石基板上形成金屬氮化物層，製得可化學剝離的III族氮化物半導體之方法。本發明人等在AlN上應用上述方法時，可得超乎想像的結果。
以金屬為Cr時為例予以說明。
(1)與使藍寶石(0001)基板上之Cr氮化、形成CrN相比時，較使AlN(0001)上之Cr氮化、形成CrN時更為提高CrN本身之結晶性。例如初期Cr膜厚為20nm、氮化溫度為1080℃，氮化時間為30分鐘時之比較如第1圖所示。XRD之Cr(111)繞射半值寬在藍寶石基板上(第1-a圖)為4,059sec、在AlN上(第1-b圖)為347sec，可減少1位數以上之半值寬。
(2)藉由使Cr氮化且使原子配列予以再配列，使CrN之結晶性就所定水準以上而言之必要處理時間，對在藍寶石(0001)基板上而言，AlN(0001)上所需時間極短。例如氮化處理時間為3分鐘外，顯示以與上述相同的條件處理時之AlN(0001)上XRD之Cr(111)繞射(第1-c圖)結果，即使半值寬為624秒與1/10之氮化處理時間下，較藍寶石基板上之結晶性更佳。學術上之理由雖不明確，惟考慮係自基體基板至固相磊晶成長(原子再配列)之驅動力(影響力)，AlN(0001)面顯示較大者。
(3)在藍寶石(0001)基板上，Cr膜厚為50nm以上時，氮化後之CrN之結晶性無法以HVPE法之GaN單結晶成長達到必要的結晶性，形成嵌鑲狀或多結晶。此處，可知於AlN(0001)面上，即使使Cr膜厚達到約300nm之厚度時，仍可進行GaN之單結晶成長。此係有關如上所述對CrN固相磊晶成長之驅動力，與藍寶石基板相比時較大之故。由於可使Cr膜厚、即氮化後之Cr膜厚變厚，故可大幅地縮短化學剝離的蝕刻時間。
(4)藉由使AlN(0001)上之Cr膜厚及氮化條件適當化，可得於其上以HVPE法成長的GaN結晶之XRD半值寬，C軸之搖動指標的(0002)繞射之半值寬為150sec以下，C面內之回轉搖動指標的(11-20)繞射之半值寬為250sec以下之良好的結晶性。此等在藍寶石(0001)基板上之CrN緩衝層上，以相同的條件可使成長的GaN之XRD半值寬減至約1/3的程度。而且，與以HVPE法在AlN(0001)上直接使GaN層成長時相比，即使Cr膜厚減低至約300nm的程度，可減低XRD(11-20)繞射之半值寬。
使用AlN樣版基板或AlN單結晶基板，可大量生產低轉位密度之III族氮化物半導體，且藉由可化學剝離之製造方法，製得低轉位密度的III族氮化物半導體之獨立基板、半導體元件。
[為實施發明之最佳形態]
於下述中，參照圖面說明本發明之實施形態。而且，於本說明書及圖面中，有關實質上具有相同的功能構成之構成要素，藉由以相同的符號表示，省略重複說明。
簡單地表示使用金屬氮化物作為III族氮化物半導體層形成時之緩衝層時的製造步驟，然後，說明有關最佳的實施形態。而且，此處半導體層包含單層或經層合的狀態。
首先，先在成長用基體基板上使所定的金屬以濺射法或真空蒸鍍法等、以所定厚度，使金屬層成膜。然後，導入III族氮化物半導體成長裝置、例如HVPE成長裝置，且在高純度氫或氮氣氣體環境中開始昇溫。昇至所定溫度、即使用的金屬開始產生氮化反應之溫度附近後，開始供應氮氫化物(例如氨氣或聯胺氣體)，再昇溫至氮化處理溫度且在該溫度下實施所定時間之氮化處理，轉化成為使III族氮化物半導體層成膜時之金屬氮化物緩衝層。通常，在藍寶石基板、SiC基板、Si基板上使III族氮化物半導體層成膜時，形成III族氮化物半導體之低溫緩衝層，惟本方式中不為必須者。
其次，調整III族氮化物半導體之成長溫度，且開始供應III族原料氣體，開始成膜。視成長之層構造而定，在成長途中適當改變成膜溫度或供應氣體種類‧流量彼等，在目的成膜完成的階段開始冷卻。到達冷卻途中之所定溫度時，停止供應氨氣或聯胺氣體，在高純度氫氣或氮氣氣體環境中進行冷卻，完成成長步驟。
III族氮化物半導體、及III族氮化物半導體之獨立基板或半導體元件之製造例，可使用在藍寶石基板(Al2 O3 )上設置作為第1層之AlN單結晶層(以下稱為AlN樣版)。除上述藍寶石基板外，可視SiC基板、Si基板等、企求的半導體所定使用可適用的基板。另外，亦可使用AlN單結晶基板。另外，除AlN以外、亦可選擇AlGaN、GaN作為III族半導體間之格子不整齊的比例小之層。本實施例係使用在藍寶石(0001)面上藉由MOCVD法使AlN單結晶層約1μm成膜的樣版基板。使用AlN樣版之XRD的半值寬以(0002)繞射約100sec，(11-20)繞射之半值寬約為1200sec～1400sec者。
所定的金屬層係為在藉由氨氣‧聯胺氣體等之氮氫化物予以氮化的階段，必須為滿足為使III族氮化物半導體層成長時之緩衝層的條件。具體而言，在經氮化的階段，必須對垂直於基體層或基體基板面的方向而言不為無規，使所定方位一致的狀態、且對基體層或基體基板之面內而言沒有扭轉的狀況。換言之，必須僅朝垂直基體之方向單純地配向，且必須抑制面內之域相回轉搖動者。在AlN(0001)c面上，金屬氮化物形成岩鹽型或六方晶構造，垂直基體之方向係必須前者為三角形的底部，後者係後者之a軸平行於AlN(0001)面內之a軸方向。較佳者係原子間隔接近AlN(0001)面內之a軸的格子定數者，在III族氮化物半導體之成長溫度下具有耐熱性，且不易產生互相擴散或合金化作用，亦接近熱膨脹係數，故較佳。以上係為提高III族氮化物半導體結晶之結晶性時的必要要件。
而且，使基體層或基體基板與III族氮化物半導體層藉由化學剝離法予以分離時，不會對III族氮化物半導體層及轉印用時使用的接合金屬或合金造成傷害下，僅使緩衝層之金屬氮化物層選擇性化學蝕刻的藥液存在，係為重要的選定要件。
滿足此等之金屬，以Cr、V、Zr、Nb、Ti為宜，至少1種以上選自此等，可使用單層、多層膜、合金等之形態。而且，此等之金屬形成氮化處理後岩鹽型結晶構造。CrN可在過氯酸或硝酸與硝酸2鈰銨溶液不會導致III族氮化物半導體及Au-Sn合金焊接受到傷害進行選擇性蝕刻處理。有關VN、ZnN、NbN，可使用氟酸與硝酸之混合液，有關TiN可使用氟酸系之蝕刻液。
對AlN樣版基板或AlN單結晶基板之金屬層的成膜方法，係使用濺射法或真空蒸鍍法等。於成膜時之基板溫度，較佳者為大於50℃以上之高溫，就提高金屬膜之配向性而言較佳，由於冷卻時間變長、生產性降低，故上限值為約800℃。金屬層係以所定的平均厚度、即4nm～300nm之範圍內成膜。另外，較佳者為30nm～200nm，由於化學剝離之生產性高之故。
平均膜厚未達4nm時，就於氮化處理後基體AlN表面之暴露比例高，III族氮化物半導體層於成長開始時自AlN基體與金屬氮化物微結晶兩者開始成長，不具結晶性之提高效果，及就增加III族氮化物半導體層與AlN基體層之直接接觸比例，然後，實施化學剝離時不易使蝕刻液浸透且不易分離之故。而且，大於300nm時，由於氮化處理時間變長、生產性顯著降低，及自AlN基體之固體磊晶成長的驅動力降低，金屬氮化物層之結晶性不充分，無法得到於其上形成的III族氮化物半導體層之結晶性亦充分者。有關此點，由於氮化處理條件之密切關聯時，另外合併說明。
使上述金屬層成膜後，導入III族氮化物半導體層之成長裝置中，且在高純度氫或氮或He、Ar氣體之單體或混合氣體環境中昇溫，在較金屬層開始氮化的溫度更低的溫度下，例如開始供應高純度氨氣。氨氣係以上述氣體作為載體氣體，在混合氣體之狀態下供應。以氮化處理之最高溫度定義為氮化溫度，在該溫度下之保持時間定義為氮化時間。
於溫度低時，由於氮化反應慢，必須使處理時間變長，於高溫時，除時間為短時間外，必須具有藉由來自基體層之固相磊晶成長的驅動力，藉由原子之再配列以控制作為金屬氮化物緩衝層之結晶構造、配向、面內之域相回轉搖動的狀態。以HVPE法為例時，反應管口徑約為φ80mm時，在氨氣之流量約為1000sccm下進行。金屬為Cr時，在氮化溫度約為600℃之溫度下開始供應。爐之昇溫速度約為30℃/分，氮化溫度為900℃以上、1200℃以下的溫度，氮化時間為1分鐘以上、90分鐘以下較佳。有關氮化時間，金屬膜厚薄時調整為短時間，厚時以調整於適當的長時間範圍內為宜。
第2圖係表示在藍寶石基板上使Cr以20nm成膜階段之X光繞射結果(第2-a圖)，在成膜的階段，Cr表面為<110>方向，在該狀態下即使使III族氮化物半導體層成長，仍無法得到滿足上述要件之單結晶膜。其次，在氮化溫度1080℃下進行氮化處理3分鐘後之X光繞射結果如第2-b圖所示。藉由氮化處理，以原子之再配列，使CrN面開始為<111>方向，形成III族氮化物半導體層之半結晶的狀況。惟可知此時之氮化不充分，殘留有Cr之<110>狀態。
另外，在AlN(0001)樣版基板上使與上述相同厚度之Cr成膜後，實施相同條件之氮化處理，然後，於其上使GaN成長的試料之X光繞射結果如第2-c圖所示。此時，僅觀察到CrN(111)凹痕，沒有觀察到Cr(110)凹痕，氮化前及氮化後之原子再配列在AlN(0001)上，與在藍寶石基板上時相比，示唆較為快速進行。而且，在AlN樣版基板上使200nm之Cr成膜，在1080℃下實施30分鐘氮化處理後，再使GaN成長的試料之X光繞射結果如第2-d圖所示。此時，Cr層之層厚與上述相比時，由於較厚，可知殘留有Cr金屬之狀態。
如上所述，視金屬層之厚度而定設定氮化處理時間，準備直至在AlN(0001)樣版基板上成膜的Cr之平均層厚為4nm～300nm之範圍、氮化處理時間為3分鐘～120分鐘之範圍內變化的氮化處理階段之試料。而且，氮化溫度為1080℃時，進行試料表面之SEM觀察的結果如第3圖所示。使Cr層在該溫度條件下變化時間、進行氮化處理時，可知視初期之Cr的層厚及處理時間而定，變化Cr氮化物之結晶形態。可知層厚愈薄時，形成三角錐形的微結晶。另外，可確認三角錐之底邊方向一致，且底邊與AlN(0001)之三個a軸方向平行。
膜厚愈厚、氮化時間愈短時，可知例如平均膜厚為200nm下氮化時間為3分鐘時，且氮化及原子之再配列開始的階段形成不定形的情形。層厚愈厚、氮化時間變長時，形成底邊方向與AlN(0001)之3個a軸方向平行一致的三角台形狀，惟氮化時間過長時，例如120分鐘之氮化處理時，產生表面移動、造成凝聚‧肥大化，且三角台形狀形成不定形化的情形。而且，由於初期Cr平均層厚為4nm時之SEM影像為微結晶粒子尺寸之微小者，使該狀態擴大成可明瞭的狀態。更詳言之，第4圖係表示初期Cr層平均層厚為4nm時，視氮化時間而定形狀變化，以第5圖之Cr層平均層厚為20nm時之變化表示。
可知兩Cr平均層厚亦可在短時間內形成三角錐形狀之CrN(111)微結晶，惟氮化處理時間經過30分鐘時，藉由其間之表面移動而產生凝聚、肥大化，且三角錐形狀崩塌。另外，繼續氮化處理直至120分鐘時，可知再度形成三角形微結晶構造。惟此係由第5圖可知的台形狀，與在短時間形成的微結晶不同。能量分散型EPMA分析結果，可知三角台微結晶係在其表面富含CrN、基座部富含Al組成之AlCrN混晶。(亦可確認在硝酸2鈰銨系蝕刻液中沒有溶解基座部。)
第6圖係為Cr平均層後為100nm時，第7圖係為Cr平均層後為200nm時，此時之三角台形狀者為CrN，可以硝酸2鈰銨系蝕刻液溶解。
如上所述，可得三角錐形狀或三角台形狀，其底邊方向與AlN(0001)之3個a軸平行，且為避免不定形化時之氮化條件可視金屬層之厚度而定設定適當條件。而且，藉由本發明氮化處理後之金屬氮化物，由於為此處所示之具有凹凸的三次元構造，層厚係以截面凹凸之累積面積除以測定距離所求得的平均層厚予以定義。
其次，說明有關III族氮化物半導體層之成長。進行上述金屬層的氮化處理，在AlN(0001)樣版基板表面上形成數個約為三角錐或三角台形狀之微結晶後，例如在GaN之成長中，為實施第1層之成長時，以HVPE法為例使基板溫度降低至900℃。此時，載體氣體之流量，為設定V/III比或成長速度時變更適當條件。調整成長開始準備時，自在850℃下加熱的金屬Ga上游側開始流通載體氣體與鹽酸氣體，生成含有GaCl之原料氣體。經生成的含GaCl原料氣體在基板附近與氨混合氣體予以混合，供應給金屬氮化物緩衝層上，開始GaN之結晶成長。標準者係在降溫至900℃後、經過15分鐘時開始成長。此時，鹽酸氣體之流量為80sccm時，例如進行成長5分鐘。於成長中斷時，可立即停止供應鹽酸氣體。
然後，第2層之成長條件中使基板溫度昇溫至1050℃，進行設定氣體流量外之其他條件，與上述相同鹽酸氣體之供應，例如以40sccm之流量進行，使第2層之GaN層成長。在形成企求的成長厚度之階段中，停止供應鹽酸氣體之供應，且開始冷卻。氨氣之供應係在基板溫度為600℃以下之階段停止，在氮氣氣體環境中進行冷卻。冷卻至可取出的溫度後，使基板自裝置取出，以完成成長。
使在2吋口徑之AlN(0001)樣版基板上之Cr層的厚度為4nm～300nm之範圍，氮化時間為1分鐘～120分鐘之範圍內，在變化CrN之構造形態之緩衝層上，以上述之製造條件使GaN層成長。GaN之成長膜厚為13μm～15μm。成長後之結晶係為c軸方向之搖動指標之(0002)X光繞射之半值寬、c面面內之回轉搖動(扭轉)指標之(11-20)繞射之半值寬進行評估。
(0002)繞射之結果如第8-a)圖所示，(11-20)繞射之結果如第8-b)圖所示。而且，Cr層厚為0時，在AlN(0001)樣版上沒有使Cr層成膜下，直接使GaN層成長者。
首先，為(0002)繞射之結果可知，Cr平均膜厚大約至100nm之厚度時，半值寬緩慢地增加，大於100nm時，半值寬之增加傾向顯著。大於100nm之範圍時，氮化時間短時，該傾向變得顯著。此係解釋如第2圖所示，金屬層之氮化不充分，不僅CrN(111)且Cr(110)皆有殘留情形。Cr層之平均層厚時，為減低(0002)繞射之半值寬，必須使氮化時間設定為長時間。
其次，(11-20)繞射時，為平均層厚為50nm以下之短時間的氮化處理時，可大幅地減低半值寬。在三角錐形狀之數個CrN微結晶上使GaN成長時，成長開始時自此等微結晶之切割面(三角錐面)之橫方向成長時，由於自CrN微結晶之貫通轉位不易在GaN結晶上傳佈，故可減低半值寬(與轉位密度符號化)。Cr平均層厚大於100nm時，在短時間之氮化處理時，半值寬變大、於中間採取最小值，反之，在長時間之氮化處理時，半值寬亦變大，此係如第6,7圖所示，可說明伴隨氮化處理時間之進行，對應CrN之形狀‧形態變化。
第9圖係為在AlN(0001)樣版基板上直接使GaN層以HVPE法成長時，在AlN(0001)樣版基板上使20nm之Cr層成膜，氮化時間為3分鐘的CrN緩衝層上相同的GaN層成長的試料之截面TEM影像的比較圖。可知直接使GaN成長時，自AlN且在界面上產生的轉位，傳佈於GaN層上。另外，可知在CrN緩衝層上所成長的GaN層上，AlN中之貫通轉位幾乎沒有被傳佈情形而被遮蔽。AlN樣版基板之XRD半值寬，在(0002)繞射約為100sec，在(11-20)繞射為1200sec～1400sec，第8圖所示直接使GaN成長時，GaN層之XRD半值寬，在(0002)繞射約為129sec，在(11-20)繞射為1364sec時，變成相同的數值(轉位密度)。另外，可知CrN緩衝層上之GaN層的上XRD半值寬，在(0002)繞射約為139sec，在(11-20)繞射為230sec，特別是面內扭轉減低具有很大的效果。
另外，Cr層之平均層厚為4～300nm中任何一個，視各層厚度而定選擇適當的氮化處理條件，與直接使GaN層成長時相比，可減低(11-20)繞射之半值寬的值，由第8-b)圖所示。於藍色LED用途等，由於轉位不會對發光效果降低有不良的影響，為提高生產性時，重視化學剝離性，亦可使最大限值之Cr層厚度變佳。Cr層之平均厚度的容許範圍，與藍寶石基板上相比時擴大成約7倍。
如上所述，由於藉由Cr層之平均厚度或氮化時間，把握CrN之形態變化且於其上之GaN層成長條件，觀察使用的AlN(0001)樣版之結晶性對GaN層的結晶性之影響。
為比較時使用的AlN樣版時，由於全部在藍寶石(0001)面上成長，AlN層之厚度為0.1～12.5μm之範圍，AlN層之XRD半值寬在(0002)繞射約為50sec～280sec之範圍，在(11-20)繞射為550sec～2850sec之範圍。除在AlN(0001)樣版上藉由濺射法使Cr層以平均層厚35nm成膜，且導入HVPE裝置後，氮化處理時間為5分鐘外，與上述相同的條件，使GaN層以12～14μm成長。
第10圖係為使用的AlN樣版之XRD半值寬與成長的GaN層之XRD半值寬的關係圖。首先，c軸之搖動指標的(0002)繞射，如第10-a)圖變成與所使用的AlN層之半值寬幾乎成比例者。(約20～50sec半值寬增加)。而且，為減低c軸之搖動時，以使用XRD半值寬狹窄的AlN較佳。然後，面內之域相回轉指標之(11-20)繞射的半值寬，藉由上述所示的三角錐形狀之CrN的貫通轉位抑制效果，大幅地減少GaN層之半值寬，惟可知所使用的AlN之半寬值大於2500sec時，抑制效果變小。
如上所述，為使結晶性良好的GaN層成長時，使用的AlN(0001)樣版基板或單結晶之XRD半值寬以(0002)繞射、(11-20)繞射之半值寬各為200sec以下、2500sec以下較佳。
而且，第11圖係表示AlN層之截面TEM照片，藍寶石基板上之AlN層之厚度未達0.1μm時，由於在AlN成長界面所產生的多量轉位，為於藉由轉位間之反應、轉位消滅現象的途中時，由於Cr緩衝層之導入效果變薄，以0.1μm以上之AlN層較佳。而且，為樣版時AlN層之厚度大於10μm時，由於樣版製造之生產性顯著降低，以10μm以下較佳。
最後，說明有關上一段說明的試料之化學剝離性。藉由沒有導入Cr層下、直接使GaN成長時，當然沒有被蝕刻，Cr層愈薄時，金屬之氮化處理在短時間內完成，且藉由固相磊晶成長形成三角錐形狀，在短時間內完成，各三角錐之尺寸亦小。而且，繼續過度氮化處理時，藉由表面移動、產生結晶粒子肥大化情形。為予以肥大化時，不僅周圍的微結晶供應原子，且其部分之AlN表面被露出。而且，由於CrN之微結晶自切割面使GaN之成長朝橫方向成長，直接使AlN表面與GaN層接觸，導致兩者交纏，蝕刻液之回流顯著受到阻害，藉由蝕刻處理予以分離的時間變長，且視情況而定無法藉由蝕刻處理予以分離。而且，AlN之露出率以在所定之面積比例以下較佳，惟改變露出部分之狀態時，即各露出部分之大小或連續‧不連續情形或間隔等要因多為不同，不易予以一概數值化。有關改變Cr層之平均膜厚與1080℃之氮化溫度之氮化處理時間，於其上使GaN層成長的試料，可以化學蝕刻處理使GaN層與AlN樣版基板分離的範圍如第3圖之斜線網斜線範圍。而且，使結晶性良好的範圍以灰色範圍表示。此係氮化溫度為1080℃時，視各層厚或金屬種類而定使氮化溫度或氮化處理時間調整於申請專利範圍時，即使較薄的膜厚，仍可藉由蝕刻處理分離，反之，即使厚的金屬層厚，仍可提高結晶性。有關於此等，於下述之實施例中說明。
於上述中，說明有關藍寶石基板上之AlN(0001)上的Cr的結果，表示金屬層為樣版基板或在基板上成膜的階段，使面心立方的(110)配向，藉由實施氮化處理，形成轉化成岩鹽型構造之(111)配向V、Nb、在成膜階段中形成藉由氮化處理自六方最密填充構造轉化成岩鹽型構造之(111)配向之Zr、Ti與Cr相同的效果。
於上述中，於實施形態中以具體例詳細說明本發明，惟本發明不受上述發明之實施形態所限制，可在不脫離本發明之範圍內予以變更或變形。
於下述中，說明有關以上述說明的III族氮化物半導體層及III族氮化物半導體之獨立基板或半導體元件與其製造方法的實施例。
[實施例] (實施例1)
使用在藍寶石基板上之AlN(0001)樣版的XRD(0002)繞射之半值寬約為100sec、(11-20)繞射之半值寬約為1200sec～1400sec者。AlN層之層厚為1.0μm。在AlN(0001)面上使Cr層以平均層厚35nm成膜後，導入HVPE裝置中，以氮化處理溫度為1095℃、氮化時間為1分鐘，形成CrN層後，使GaN層12μm成長。所得結晶之XRD(0002)繞射的半值寬為121sec，(11-20)繞射之半值寬為210sec，結晶性極佳。在300μm方形上加線條，以80℃之硝酸2鈰銨系蝕刻液使CrN層進行蝕刻時，約8分鐘完成蝕刻處理，可分離GaN層。在GaN層之(000-1)N(氮)面上，觀察到以邊長約20nm～約400nm大小之逆三角錐狀為主體之凹痕。
(實施例2)
對實施例1而言，除使Cr層以平均層厚50nm、氮化溫度為1110℃外，其餘條件相同下使GaN層成長。所得結晶之XRD(0002)繞射的半值寬為128sec，(11-20)繞射之半值寬為250sec。與第8圖所示之1080℃之Cr層的平均膜厚50nm之結晶性相比時，結晶性經改善、極佳。在300μm方形上加線條，以80℃之硝酸2鈰銨系蝕刻液使CrN層進行蝕刻時，約5分鐘完成蝕刻處理，可分離GaN層。在GaN層之(000-1)N(氮)面上，觀察到以邊長約30nm～約500nm大小之逆三角錐狀為主體之凹痕。
(實施例3)
對實施例1而言，除使Cr層以平均層厚100nm、氮化時間為4分鐘外，其餘條件相同下使GaN層成長。所得結晶之XRD(0002)繞射的半值寬為162sec，(11-20)繞射之半值寬為420sec。與第8圖所示之1080℃之Cr層的平均膜厚100nm之結晶性相比時，結晶性經改善、極佳。在300μm方形上加上條狀線，以80℃之硝酸2鈰銨系蝕刻液使CrN層進行蝕刻時，約3分鐘完成蝕刻處理，可分離GaN層。在GaN層之(000-1)N(氮)面上，觀察到以邊長約30nm～約500nm大小之逆三角錐狀為主體之逆三角台狀的凹痕。
(實施例4)
對實施例1而言，除使Cr層以平均層厚150nm、氮化時間為7分鐘、使GaN層之成長厚度為530μm外，其餘條件相同下使GaN層成長。所得2吋口徑之基板藉由80℃之硝酸2鈰銨系蝕刻液，自基板側面實施CrN層之選擇性蝕刻處理時，在8小時內完成蝕刻處理，可製得沒有破裂情形之2吋口徑之GaN獨立基板。在取出藍寶石基板的狀態下，GaN層之XRD(0002)繞射的半值寬為73sec，(11-20)繞射之半值寬為82sec，顯示極佳的結晶性。另外，在GaN層之(000-1)N(氮)面上產生以邊長約50nm～約700nm之逆三角錐狀凹痕或逆三角台狀之凹洞。
(實施例5)
對實施例3而言，除使Cr層以平均層厚165μm外，其餘條件相同下使GaN層成長。所得結晶之XRD(0002)繞射的半值寬為94sec，(11-20)繞射之半值寬為98sec，係極佳。另外，在GaN層上藉由MOCVD法進行設定InGaN系LED構造之犧牲磊晶成長。含有GaN緩衝層之層合部的厚度約為5μm。為進行僅確認剝離性之確認試驗時，沒有實施裝置電極加工處理，惟以80℃之硝酸2鈰銨系蝕刻液，自2吋基板側面實施CrN層之蝕刻處理時，在約11小時可使GaN層在沒有破裂情形下分離。在GaN層之(000-1)N(氮)面上，觀察到以邊長約30nm～約600nm之逆三角錐狀凹痕為主體的逆三角台狀凹洞。
(比較例1)
對實施例1而言，除沒有在AlN樣版上使Cr層成膜，且沒有進行氮化處理步驟，直接使III族氮化物(例如GaN)成長。自GaN成長開始之條件，與實施例1相同。使所得GaN層之結晶性以XRD(0002)及(11-20)繞射之半值寬評估時，(0002)繞射為129sec，(11-20)繞射為1364sec。藉此，於實施例1～5中可大幅地降低(11-20)繞射之半值寬，以改善結晶性。而且，由於沒有CrN層，無法藉由化學蝕刻處理以分離GaN層。
(比較例2)
使用在藍寶石基板上使Cr以濺射法成膜的氮化溫度1080℃、進行30分鐘氮化處理後，使GaN進行成長。初期之Cr平均層厚為10～40nm較佳，未達10nm時，可見結晶性惡化，為50nm以上時，Cr層及在其上成長的GaN，如第十二圖所示之嵌鑲狀或多結晶化(包含本發明者之特願2006-272321)。然而，與本發明之實施範圍相比時，三角錘狀CrN適合形成的厚度範圍變得狹窄，必要的氮化時間變長。(0002)繞射之半值寬約為240sec～560sec，且(10-11)或(11-20)繞射之半值寬約為370sec～650sec之範圍，最佳者為實施例之約2～4倍之半值寬。所得單結晶膜之Cr層的上限膜厚與本發明相比時，約為1/7，會有對應於結晶性提高或大口徑化、量產化的問題。
由實施例1～5及比較例1可知，藉由在AlN上經由CrN層，全部實施例中(11-20)繞射之半值寬大幅地降低，可改善結晶性。而且，說起來沒有金屬氮化物層時，無法適應選擇性化學蝕刻之原理，無法使GaN層分離。另外，由比較例2與實施例可知，與在藍寶石上相比時，AlN上之Cr層於氮化後之結晶性佳且可使單結晶膜成長，可使上限值為約7倍厚的厚度。因此，藉由減低結晶缺陷與可藉由化學蝕刻處理以容易分離III族氮化物層。
第1(a)圖係表示使藍寶石基板上之Cr(20nm)在1080℃下氮化處理30分鐘後之試料的XRD之CrN(111)繞射圖型的圖。第1(b)圖係表示使AlN樣版上之CrN(20nm)在1080℃下氮化處理30分鐘後，試料的XRD之CrN(111)繞射圖型的圖。第1(c)圖係表示使AlN樣版上之CrN(20nm)在1080℃下氮化處理3分鐘後，試料的XRD之CrN(111)繞射圖型的圖。
第2(a)圖係表示在藍寶石(0001)基板上使Cr以20nm成膜的試料之XRD圖型的圖。第2(b)圖係表示使上述相同試料在1080℃下氮化處理3分鐘後之XRD圖型的圖。第2(c)圖係表示在AlN(001)上Cr膜厚20nm成膜、在1080℃下氮化處理3分鐘後，使GaN成長的試料之XRD圖型的圖。第2(d)圖係表示在AlN(0001)上Cr膜厚200nm成膜，在1080℃下進行氮化處理30分鐘後，使GaN成長的試料之XRD圖型的圖。
第3圖係為AlN(0001)上之Cr層平均膜厚與在1080℃下改變氮化時間時之CrN微結晶之形態SEM觀察結果的說明圖。
第4圖係為AlN(0001)上之Cr層平均膜厚4nm者在1080℃氮化時，藉由氮化時間之形態變化，對微結晶之形狀(三角錐形狀)與AlN格子而言之配列關係的說明圖。
第5圖係為AlN(0001)上之Cr層平均膜厚20nm者在1080℃氮化時，藉由氮化時間之形態變化的說明圖。
第6圖係為AlN(0001)上之Cr層平均膜厚100nm者在1080℃氮化時，藉由氮化時間之形態變化，對微結晶之形狀(三角台形狀)與AlN格子而言之配列關係的說明圖。
第7圖係為AlN(0001)上之Cr層平均膜厚200nm者在1080℃氮化時，藉由氮化時間之形態變化的說明圖。
第8(a)圖係表示Cr層之平均膜厚與GaN之XRD(0002)繞射半值寬的關係之氮化處理時間相關性的圖。第8(b)圖係表示Cr層之平均膜厚與GaN之XRD(11-20)繞射半值寬的關係之氮化處理時間相關性的圖。
第9(A)圖係為在AlN(0001)上直接使GaN層成長時，藉由截面TEM觀察轉位結果之說明圖。(a),(b),(c)係為改變測定方向(g值)所觀察的結果。第9(B)圖係為在AlN(0001)上使Cr層成膜且以氮化處理形成CrN之上使GaN層成長時，藉由截面TEM觀察轉位結果之說明圖。(d),(e),(f)係為改變測定方向(g值)所觀察的結果。
第10(a)圖係表示AlN(0002)繞射之半值寬與GaN(0002)半值寬之關係圖。第10(b)圖係表示AlN(11-20)繞射之半值寬與GaN(11-20)半值寬之關係圖。
第11圖係為藍寶石基板上之AlN層的截面TEM照片。
第12圖係為在GaN結晶之XRD半值寬與在藍寶石(0001)基板上之Cr層的平均厚度之相關圖。

Claims (12)

  1. 一種III族氮化物半導體之製造方法，其特徵為具有在藍寶石、SiC、Si中任何一種所形成的基板上，以0.1μm以上、10μm以下之厚度形成之AlN單結晶層之AlN樣版基板或AlN單結晶基板上使金屬層成膜的步驟、使該金屬層在氨混合氣體環境中進行加熱氮化處理，形成具有複數個約三角錐或三角梯形微結晶之金屬氮化物層的步驟、與在該金屬氮化層上使III族氮化物半導體層成膜的步驟。
  2. 如申請專利範圍第1項之III族氮化物半導體之製造方法，其中另外具有使前述金屬氮化物層藉由化學蝕刻處理溶解去除，藉由使前述樣版基板或AlN單結晶基板、與前述III族氮化物層分離，形成III族氮化物半導體之獨立基板或半導體元件的步驟。
  3. 如申請專利範圍第1項之III族氮化物半導體之製造方法，其中前述AlN樣版基板或前述AlN單結晶基板之(0002)X光轉動曲線(rocking curve)之半高寬為200秒以下、(11-20)之半高寬為2500秒以下。
  4. 如申請專利範圍第1項之III族氮化物半導體之製造方法，其中前述金屬層為至少含有一種以上選自Cr、V、Zr、Nb、Ti的單層膜‧多層膜‧合金膜中任何一種。
  5. 如申請專利範圍第1項之III族氮化物半導體之製造方法，其中在前述氨混合氣體環境中加熱氮化溫度為900~1200℃之範圍，氮化時間為1分鐘以上、90分鐘以下。
  6. 如申請專利範圍第1項之III族氮化物半導體之製造方法，其中前述加熱氮化處理前之金屬層的平均厚度為4~300nm之範圍。
  7. 一種III族氮化物半導體，其係為在金屬氮化層上成膜有III族氮化物半導體層所形成的III族氮化物半導體，其特徵為前述金屬氮化物層為具有複數個約三角錐或三角梯形微結晶的金屬氮化物層，前述金屬氮化物層係藉由使在藍寶石、SiC、Si中任何一種形成的基板上以0.1μm以上、10μm以下之厚度形成有AlN單結晶層的AlN樣版基板或AlN單結晶基板上成膜的金屬層，在氨混合氣體環境中進行加熱氮化處理所形成。
  8. 如申請專利範圍第7項之III族氮化物半導體，其中前述AlN樣版基板或AlN單結晶基板之(0002)X光轉動曲線的半高寬為200秒以下、(11-20)之半高寬為2500秒以下。
  9. 如申請專利範圍第7項之III族氮化物半導體，其中前述金屬氮化物至少含有1種以上選自Cr、V、Zr、Nb、Ti。
  10. 如申請專利範圍第7項之III族氮化物半導體，其中前述金屬氮化物層之平均厚度為6~450nm之範圍。
  11. 如申請專利範圍第7項之III族氮化物半導體，其中使前述金屬氮化物層藉由化學蝕刻處理溶解除去的III族氮化物獨立基板，在(000-1)N(氮)極性面上具有約三角錐或三角台狀之凹痕或凹洞。
  12. 一種III族氮化物半導體元件，其特徵為於如申請專利範圍第7項之III族氮化物半導體中，在使前述金屬氮化物層藉由化學蝕刻處理溶解去除的面之(000-1)N(氮)極性面上，具有約三角錐或三角台狀之凹痕或凹洞。
TW097132368A 2007-08-28 2008-08-25 Ｉｉｉ族氮化物半導體與其製造方法 TWI462154B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007221774A JP5060875B2 (ja) 2007-08-28 2007-08-28 Ｉｉｉ族窒化物半導体とその製造方法

Publications (2)

Publication Number Publication Date
TW200933705A TW200933705A (en) 2009-08-01
TWI462154B true TWI462154B (zh) 2014-11-21

Family

ID=39938135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132368A TWI462154B (zh) 2007-08-28 2008-08-25 Ｉｉｉ族氮化物半導體與其製造方法

Country Status (6)

Country Link
US (1) US8216869B2 (zh)
EP (1) EP2031642A3 (zh)
JP (1) JP5060875B2 (zh)
KR (1) KR20090023198A (zh)
CN (1) CN101378015B (zh)
TW (1) TWI462154B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893360B1 (ko) * 2008-05-02 2009-04-15 (주)그랜드 텍 질화갈륨 단결정의 성장을 위한 버퍼층의 형성방법
US8736025B2 (en) 2008-12-26 2014-05-27 Dowa Electroncs Materials Co., Ltd. III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
JP5684551B2 (ja) * 2008-12-26 2015-03-11 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
WO2010110489A1 (ja) * 2009-03-27 2010-09-30 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
WO2011077748A1 (ja) * 2009-12-24 2011-06-30 Ｄｏｗａエレクトロニクス株式会社 バーチカル型iii族窒化物半導体発光素子およびその製造方法
JP2012015303A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
KR20140007348A (ko) 2010-12-28 2014-01-17 도와 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
CN102610705A (zh) * 2011-01-24 2012-07-25 鸿富锦精密工业（深圳）有限公司 氮化镓基板的制作方法
TWI469389B (zh) * 2012-06-19 2015-01-11 Lextar Electronics Corp 垂直式固態發光元件之製程
CN116314508A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008998A (ja) * 2000-06-23 2002-01-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
WO2007072984A1 (ja) * 2005-12-20 2007-06-28 Tohoku Techno Arch Co., Ltd. 半導体基板の製造方法及び素子構造の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法
JP2005343704A (ja) * 2004-05-31 2005-12-15 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR101060289B1 (ko) * 2005-08-25 2011-08-29 가부시키가이샤 토호쿠 테크노 아치 반도체 기판의 제조 방법
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008998A (ja) * 2000-06-23 2002-01-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
WO2007072984A1 (ja) * 2005-12-20 2007-06-28 Tohoku Techno Arch Co., Ltd. 半導体基板の製造方法及び素子構造の製造方法

Also Published As

Publication number Publication date
US8216869B2 (en) 2012-07-10
EP2031642A3 (en) 2014-07-02
JP2009054888A (ja) 2009-03-12
KR20090023198A (ko) 2009-03-04
JP5060875B2 (ja) 2012-10-31
EP2031642A2 (en) 2009-03-04
TW200933705A (en) 2009-08-01
CN101378015B (zh) 2012-03-28
US20090057835A1 (en) 2009-03-05
CN101378015A (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
TWI462154B (zh) Ｉｉｉ族氮化物半導體與其製造方法
JP4597259B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP5079361B2 (ja) ＡｌＧａＮ結晶層の形成方法
JP2009007241A (ja) ＧａＮ系窒化物半導体自立基板の作製方法
JP4150527B2 (ja) 結晶の製造方法
JP2022552024A (ja) ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法
JP4825747B2 (ja) 非極性面ｉｉｉ族窒化物単結晶の製造方法
JP2008074671A (ja) 自立窒化物基板の製造方法
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
WO2014141959A1 (ja) 窒化ガリウム（ＧａＮ）自立基板の製造方法及び製造装置
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4236122B2 (ja) 半導体基板の製造方法
JP4236121B2 (ja) 半導体基板の製造方法
JP2008110912A (ja) 基板の製造方法
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2008273792A (ja) 金属窒化物層の製造方法、ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP4248006B2 (ja) 基板の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4355232B2 (ja) ＧａＮ系化合物半導体結晶の製造方法及びＧａＮ系化合物半導体結晶
JP2002237458A (ja) 窒化物半導体基板の製造方法
JP5424476B2 (ja) 単結晶基板、その製造方法、当該単結晶基板上に形成してなる半導体薄膜、および半導体構造
JP2005236260A (ja) 窒化物半導体基板の製造方法及び窒化物半導体基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees