JPH10163114A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10163114A
JPH10163114A JP8319102A JP31910296A JPH10163114A JP H10163114 A JPH10163114 A JP H10163114A JP 8319102 A JP8319102 A JP 8319102A JP 31910296 A JP31910296 A JP 31910296A JP H10163114 A JPH10163114 A JP H10163114A
Authority
JP
Japan
Prior art keywords
gallium nitride
oxide layer
nitride crystal
zinc oxide
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8319102A
Other languages
English (en)
Inventor
Masaaki Yuri
正昭 油利
Tetsuzo Ueda
哲三 上田
Takaaki Baba
孝明 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8319102A priority Critical patent/JPH10163114A/ja
Priority to TW086116613A priority patent/TW365068B/zh
Priority to GB9723884A priority patent/GB2320365B/en
Priority to DE19751294A priority patent/DE19751294B4/de
Priority to US08/979,695 priority patent/US6030886A/en
Publication of JPH10163114A publication Critical patent/JPH10163114A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 均質でかつ再現性の良い窒化ガリウム結晶を
形成できる半導体装置の製造方法を実現する。 【解決手段】 単結晶基板上に酸化亜鉛層を形成した後
に、0℃ないし900℃の温度範囲内で第1の窒化ガリ
ウム結晶を形成し、その後900℃ないし2000℃の
温度範囲内で第2の窒化ガリウム結晶を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、単結晶の窒化ガリウム
結晶およびその製造方法に関するものである。
【0002】
【従来の技術】窒化ガリウム結晶は、波長400nm前
後の短波長レーザ用の材料、高温高速トランジスタ用の
材料等として期待されているが、現在のところ均質な単
結晶の窒化ガリウム結晶は得られていない。
【0003】まず、従来の半導体装置の製造方法につい
て図6を用いて説明する。図6(a)ないし図6(c)
は、半導体装置の製造工程を示す図である。
【0004】まず、図6(a)ないし図6(b)に示す
ように、スパッタ装置内において、酸素雰囲気中でのス
パッタ法により、サファイアで構成される単結晶基板1
上に温度500℃で、膜厚500Åの酸化亜鉛層2を形
成する。
【0005】続いて、酸化亜鉛層2を形成した単結晶基
板1をスパッタ装置から取り出し、ハライドVPE装置
を用いて単結晶基板1の温度を1000℃に昇温し、ア
ンモニアと、金属ガリウムと塩酸ガスの反応によって生
成される塩化ガリウムとをハライドVPE装置内に供給
することにより、図6(c)に示すように、膜厚約10
0μmの窒化ガリウム結晶3を形成する。
【0006】このように、一般に窒化ガリウム結晶の結
晶成長には、サファイアを単結晶基板1として用いたヘ
テロエピタキシャル成長が行われている。
【0007】また、酸化亜鉛層2は、格子定数が六方晶
のa軸方向で3.250Åであり、これは窒化ガリウム
の格子定数3.189Åに近いため、サファイアと窒化
ガリウムとの格子不整合を緩和するために用いられてい
る。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法によって窒化ガリウム結晶を
形成する場合、単結晶基板を、窒化ガリウムの成長に適
当な温度である1000℃程度の高温に加熱するため、
酸化亜鉛層から酸素が気化することにより酸化亜鉛層が
分解したり、原料ガスの反応によって形成される塩化ア
ンモニウムによって酸化亜鉛層がエッチングされたりす
る。このため酸化亜鉛層が不均一となり、その結果、酸
化亜鉛層上に全面にわたって均質な窒化ガリウム結晶を
再現性良く形成することが困難であった。
【0009】本発明は、均質でかつ再現性良い窒化ガリ
ウム結晶を形成できる半導体装置およびその製造方法を
提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、単結晶基板上に酸化亜鉛層を形成した後に、
0℃ないし900℃の温度範囲内で第1の窒化ガリウム
結晶を形成し、その後900℃ないし2000℃の温度
範囲内で第2の窒化ガリウム結晶を形成するものであ
る。本発明の半導体装置の製造方法によれば、第2の窒
化ガリウム結晶の形成工程において、第1の窒化ガリウ
ム結晶が酸化亜鉛層を保護するため、酸化亜鉛層からの
酸素の気化による酸化亜鉛層の分解、あるいは反応ガス
によるエッチングを防止することができる。
【0011】
【発明の実施の形態】
(実施の形態1)以下、本発明の実施の形態1における
半導体装置の製造方法について説明する。
【0012】図1(a)ないし図1(d)は、実施の形
態1における窒化ガリウム結晶の製造工程を示す図、ま
た図2は、図1(c)から図1(d)の工程における時
間と、温度および反応ガスとの関係を示す図である。
【0013】まず、スパッタ装置を用い、0.01Torr
の酸素雰囲気中で酸化亜鉛ターゲットをスパッタするこ
とにより、図1(a)ないし図1(b)に示すように、
サファイアで構成される単結晶基板1上に酸化亜鉛層2
を約500Åの膜厚で形成し、その後、0.01Torrの
窒素雰囲気中で基板温度を500℃に保ちながら窒化ガ
リウムターゲットをスパッタすることにより、図1
(c)に示すように、第1の窒化ガリウム結晶4を約5
00Åの膜厚に形成する。ここで、この第1の窒化ガリ
ウム結晶4は500℃の低温で形成するため、酸化亜鉛
層2から酸素が気化することにより酸化亜鉛層2が分解
したり、原料ガスの反応によって形成される塩化アンモ
ニウムによって酸化亜鉛層2がエッチングされたりする
ことはないが、その一方、第1の窒化ガリウム結晶4は
500℃の低温で形成されるため、多結晶状となる。
【0014】次に、第1の窒化ガリウム結晶4を窒素化
合物であるアンモニアの雰囲気中で、時刻1から時刻2
の間で室温から1000℃に加熱する。この加熱工程に
より、多結晶の第1の窒化ガリウム結晶4がやや単結晶
化する。また、この加熱工程は、アンモニア雰囲気中で
行うため、第1の窒化ガリウム結晶4からの窒素の気化
を防止することができる。
【0015】さらに基板温度を1000℃に保ちなが
ら、時刻2から時刻3までの間、アンモニアと、金属ガ
リウムと塩酸ガスとの反応により形成される塩化ガリウ
ムとをハライドVPE装置内に供給することにより、図
1(d)に示すように、膜厚約100μmの第2の窒化
ガリウム結晶5を形成する。この第2の窒化ガリウム結
晶5は、格子整合のとれた第1の窒化ガリウム結晶4の
上に形成され、また、形成温度が1000℃と高温であ
るため、全面にわたって均一な単結晶となる。
【0016】また、本実施の形態においては、酸化亜鉛
層2を大気にさらすことなく、酸化亜鉛層2上に第1の
窒化ガリウム結晶を形成しているので、酸化亜鉛層2の
表面汚染を防止することができる。
【0017】(実施の形態2)以下、本発明の実施の形
態2における半導体装置の製造方法について説明する。
【0018】図3(a)ないし図3(d)は、実施の形
態2における窒化ガリウム結晶の製造工程を示す図、ま
た図4は、図3(b)から図3(d)の工程における時
間と温度および反応ガスとの関係を示す図である。
【0019】まず、0.01Torrの酸素雰囲気中で酸化
亜鉛ターゲットをスパッタすることにより、図3(a)
ないし図3(b)に示すように、サファイアで構成され
る単結晶基板1上に膜厚約500Åの酸化亜鉛層2を形
成する。
【0020】次に、ハライドVPE装置内において、時
刻6から時刻7の間、単結晶基板1の温度を500℃に
保ちながら、アンモニアと、金属ガリウムと塩酸ガスと
の反応により形成される塩化ガリウムとからなる反応ガ
スによって、図3(c)に示すように、酸化亜鉛層2上
に膜厚が約500Åの第1の窒化ガリウム結晶4を形成
する。
【0021】続いて、第1の窒化ガリウム結晶4を窒素
化合物であるアンモニアの雰囲気中で、時刻7から時刻
8までの間に、1000℃まで加熱する。この加熱工程
により、第1の窒化ガリウム結晶4がやや単結晶化す
る。また、この加熱工程は、アンモニア雰囲気中で行う
ため、第1の窒化ガリウム結晶4からの窒素の気化を防
止することができる。
【0022】さらに基板温度を1000℃に保ちなが
ら、時刻8から時刻9までの間、ハライドVPE装置内
にアンモニアと塩化ガリウムとを供給することにより、
図3(d)に示すように、第2の窒化ガリウム結晶5を
約100μm形成する。
【0023】本実施の形態においても、実施の形態1と
同様に全面にわたって均一な単結晶である第2の窒化ガ
リウム結晶5を得ることができる。
【0024】また、本実施の形態においては、第1の窒
化ガリウム結晶4を大気にさらすことなく、第1の窒化
ガリウム結晶4上に第2の窒化ガリウム結晶5を形成す
るため、第1の窒化ガリウム結晶4の表面汚染を防止す
ることができる。
【0025】(実施の形態3)図5(a)ないし図5
(e)は、実施の形態3における半導体装置の製造工程
を示す図である。ここで、図5(a)ないし図5(d)
に示す工程は、図1(a)ないし図1(d)に示す工
程、あるいは図3(a)ないし図3(d)に示す工程と
同様のものであり、単結晶である第2の窒化ガリウム結
晶5を製造するものである。
【0026】図5(d)の工程において、第2の窒化ガ
リウム結晶5を形成した後、酸化亜鉛層2、第1の窒化
ガリウム結晶4および第2の窒化ガリウム結晶5を順次
形成した単結晶基板1ごと王水(硝酸:塩酸=1:3)中
に浸すことにより、図5(e)に示すように酸化亜鉛層
2をエッチング除去する。これにより第1の窒化ガリウ
ム結晶4および第2の窒化ガリウム結晶5を、単体の窒
化ガリウム基板として得ることができる。このようにし
て得られた窒化ガリウム基板は、n型の導電型を有す
る。
【0027】このn型の窒化ガリウム基板上に、例えば
有機金属気相成長法を用いてn型窒化ガリウムおよびp
型窒化ガリウムを順次形成した後、n型の窒化ガリウム
基板とp型の窒化ガリウム基板の両面にそれぞれ電極を
形成することにより、非常に簡便な工程でpn接合ダイ
オードを作製できる。また、この有機金属気相成長は格
子不整合のない結晶成長方法であるため、得られた窒化
ガリウムは結晶性に優れ、良好なデバイス特性が得られ
る。
【0028】本発明の実施においては、実用上の観点か
らは、第1の窒化ガリウム結晶4、第2の窒化ガリウム
結晶5の形成温度を、それぞれ0℃以上、2000℃以
下とすることが望ましい。
【0029】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、均一な単結晶の窒化ガリウム結
晶を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の製
造工程を示す図
【図2】同製造工程における時間と温度および反応ガス
との関係を示す図
【図3】本発明の実施の形態2における半導体装置の製
造工程を示す図
【図4】同製造工程における時間と温度および反応ガス
との関係を示す図
【図5】本発明の実施の形態3における半導体装置の製
造工程を示す図
【図6】従来の半導体装置の製造工程を示す図
【符号の説明】
1 単結晶基板 2 酸化亜鉛層 3 窒化ガリウム結晶 4 第1の窒化ガリウム結晶 5 第2の窒化ガリウム結晶

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 単結晶基板上に、酸化亜鉛層、第1の窒
    化ガリウム結晶および第2の窒化ガリウム結晶を順次形
    成したことを特徴とする半導体装置。
  2. 【請求項2】 単結晶基板上に酸化亜鉛層を形成した後
    に、0℃ないし900℃の温度範囲内で、前記酸化亜鉛
    層上に第1の窒化ガリウム結晶を形成し、その後900
    ℃ないし2000℃の温度範囲内で、前記第1の窒化ガ
    リウム結晶上に第2の窒化ガリウム結晶を形成すること
    を特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記第2の窒化ガリウム結晶を形成した
    後、前記酸化亜鉛層と前記第1の窒化ガリウム結晶とを
    分離することを特徴とする請求項2記載の半導体装置の
    製造方法。
  4. 【請求項4】 前記第1の窒化ガリウム結晶の形成後
    で、かつ、前記第2の窒化ガリウム結晶の形成前に、窒
    素化合物の雰囲気中で前記単結晶基板を加熱する工程を
    含むことを特徴とする請求項2または請求項3に記載の
    半導体装置の製造方法。
  5. 【請求項5】 前記酸化亜鉛層および前記第1の窒化ガ
    リウム結晶を大気にさらすことなく、連続形成すること
    を特徴とする請求項2ないし請求項4のいずれか1項に
    記載の半導体装置の製造方法。
  6. 【請求項6】 前記酸化亜鉛層および前記第1の窒化ガ
    リウム結晶および前記第2の窒化ガリウム結晶を大気に
    さらすことなく、連続形成することを特徴とする請求項
    2ないし請求項4のいずれか1項に記載の半導体装置の
    製造方法。
JP8319102A 1996-11-29 1996-11-29 半導体装置およびその製造方法 Pending JPH10163114A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8319102A JPH10163114A (ja) 1996-11-29 1996-11-29 半導体装置およびその製造方法
TW086116613A TW365068B (en) 1996-11-29 1997-11-07 Semiconductor device and its manufacturing method
GB9723884A GB2320365B (en) 1996-11-29 1997-11-12 Semiconductor device and its manufacturing method
DE19751294A DE19751294B4 (de) 1996-11-29 1997-11-19 Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung
US08/979,695 US6030886A (en) 1996-11-29 1997-11-26 Growth of GaN on a substrate using a ZnO buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8319102A JPH10163114A (ja) 1996-11-29 1996-11-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10163114A true JPH10163114A (ja) 1998-06-19

Family

ID=18106496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8319102A Pending JPH10163114A (ja) 1996-11-29 1996-11-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6030886A (ja)
JP (1) JPH10163114A (ja)
DE (1) DE19751294B4 (ja)
GB (1) GB2320365B (ja)
TW (1) TW365068B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2002542624A (ja) * 1999-04-16 2002-12-10 シービーエル テクノロジーズ インコーポレイテッド 二段階プロセスによる半導体のヘテロ構造体及び製造方法
KR100438813B1 (ko) * 1997-10-24 2004-07-16 삼성전기주식회사 질화갈륨(gan) 웨이퍼 제조방법
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
KR100763467B1 (ko) 2007-04-18 2007-10-04 주식회사 시스넥스 단결정 질화갈륨 기판의 제조방법
US7811908B2 (en) 2006-06-14 2010-10-12 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture
JP2012162431A (ja) * 2011-02-09 2012-08-30 Shin Etsu Handotai Co Ltd GaN自立基板の製造方法
JP2013227178A (ja) * 2012-04-26 2013-11-07 Shin Etsu Handotai Co Ltd GaN自立基板の製造方法
US8772787B2 (en) 2006-06-14 2014-07-08 Sumitomo Electric Industries, Ltd. Prepared and stored GaN substrate
JP2015162606A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 窒化ガリウム膜ならびにその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
EP1727189A2 (en) * 1999-12-27 2006-11-29 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
US6534332B2 (en) 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US20030012984A1 (en) * 2001-07-11 2003-01-16 Tetsuzo Ueda Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JP3758537B2 (ja) * 2001-07-23 2006-03-22 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびZnO系化合物半導体デバイス
US7001791B2 (en) * 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
CN101330117B (zh) * 2007-06-18 2012-04-18 周明奇 以氧化锌制作发光装置的方法
CN101330116B (zh) * 2007-06-18 2010-06-02 周明奇 具有氧化锌缓冲层的铝酸锂基板结构
CN102473750B (zh) * 2009-07-03 2014-08-20 株式会社钟化 晶体硅系太阳能电池及其制造方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
TW201443255A (zh) * 2013-05-13 2014-11-16 Univ Nat Taiwan 製作氮化鎵之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055996B2 (ja) * 1979-12-05 1985-12-07 松下電器産業株式会社 電場発光半導体装置
JPS5710280A (en) * 1980-06-23 1982-01-19 Futaba Corp Gan light emitting element
JP2564024B2 (ja) * 1990-07-09 1996-12-18 シャープ株式会社 化合物半導体発光素子
US5278435A (en) * 1992-06-08 1994-01-11 Apa Optics, Inc. High responsivity ultraviolet gallium nitride detector
US5602418A (en) * 1992-08-07 1997-02-11 Asahi Kasei Kogyo Kabushiki Kaisha Nitride based semiconductor device and manufacture thereof
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
EP0647730B1 (en) * 1993-10-08 2002-09-11 Mitsubishi Cable Industries, Ltd. GaN single crystal

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438813B1 (ko) * 1997-10-24 2004-07-16 삼성전기주식회사 질화갈륨(gan) 웨이퍼 제조방법
JP2002542624A (ja) * 1999-04-16 2002-12-10 シービーエル テクノロジーズ インコーポレイテッド 二段階プロセスによる半導体のヘテロ構造体及び製造方法
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Iii族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
US7811908B2 (en) 2006-06-14 2010-10-12 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture
US8772787B2 (en) 2006-06-14 2014-07-08 Sumitomo Electric Industries, Ltd. Prepared and stored GaN substrate
KR100763467B1 (ko) 2007-04-18 2007-10-04 주식회사 시스넥스 단결정 질화갈륨 기판의 제조방법
JP2012162431A (ja) * 2011-02-09 2012-08-30 Shin Etsu Handotai Co Ltd GaN自立基板の製造方法
JP2013227178A (ja) * 2012-04-26 2013-11-07 Shin Etsu Handotai Co Ltd GaN自立基板の製造方法
JP2015162606A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 窒化ガリウム膜ならびにその製造方法

Also Published As

Publication number Publication date
DE19751294B4 (de) 2006-01-12
US6030886A (en) 2000-02-29
DE19751294A1 (de) 1998-06-04
GB2320365B (en) 2002-01-02
GB2320365A (en) 1998-06-17
GB9723884D0 (en) 1998-01-07
TW365068B (en) 1999-07-21

Similar Documents

Publication Publication Date Title
JPH10163114A (ja) 半導体装置およびその製造方法
US4477308A (en) Heteroepitaxy of multiconstituent material by means of a _template layer
US5803967A (en) Method of forming diamond devices having textured and highly oriented diamond layers therein
JPH10287496A (ja) 窒化ガリウム結晶の製造方法
TWI575772B (zh) 沉積iii族氮化物半導體薄膜的方法
KR101281684B1 (ko) 질화물 반도체 기판의 제조방법
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
US20080194085A1 (en) Growth of textured gallium nitride thin films and nanowires on polycrystalline substrates
KR19980080216A (ko) 에피택셜 웨이퍼 및 이의 제조방법
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2001525121A (ja) 表面調整された炭化ケイ素基板の回収
JPH10265297A (ja) GaNバルク単結晶の製造方法
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
JP2897821B2 (ja) 半導体結晶性膜の成長方法
JP3758537B2 (ja) Iii族窒化物系化合物半導体の製造方法
JPH0983017A (ja) エピタキシャルウェハおよびその製造方法
JP2000281499A (ja) GaN単結晶の作製方法
JP2004307253A (ja) 半導体基板の製造方法
JPH08264455A (ja) 半導体装置及びその製造方法
KR19990062035A (ko) 실리콘 기판을 이용한 갈륨기판 제조방법
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
JP2677221B2 (ja) 窒化物系iii−v族化合物半導体結晶の成長方法
JP3743013B2 (ja) エピタキシャルウェハの製造方法
JPH08264829A (ja) 化合物半導体構造およびその製造方法
JP2853631B2 (ja) 窒化ガリウム単結晶薄膜の製造方法