CN108573853B - 一种GaN基HEMT器件外延结构及其生长方法 - Google Patents

一种GaN基HEMT器件外延结构及其生长方法 Download PDF

Info

Publication number
CN108573853B
CN108573853B CN201710137877.9A CN201710137877A CN108573853B CN 108573853 B CN108573853 B CN 108573853B CN 201710137877 A CN201710137877 A CN 201710137877A CN 108573853 B CN108573853 B CN 108573853B
Authority
CN
China
Prior art keywords
layer
growth
gan
growing
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710137877.9A
Other languages
English (en)
Other versions
CN108573853A (zh
Inventor
唐军
潘尧波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo anxinmei Semiconductor Co.,Ltd.
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201710137877.9A priority Critical patent/CN108573853B/zh
Publication of CN108573853A publication Critical patent/CN108573853A/zh
Application granted granted Critical
Publication of CN108573853B publication Critical patent/CN108573853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种GaN基HEMT器件外延结构及其生长工艺，生长工艺包括以下步骤：S1：提供一Si衬底，在其表面制作出多个凹坑；S2：在所述Si衬底表面上形成AlN薄膜，使所述AlN薄膜填充满所述凹坑；S3：在所述AlN薄膜表面上生长AlGaN过渡层；S4：在所述AlGaN过渡层表面上生长GaN耐压层；S5：在所述GaN耐压层表面上生长AlN插入层；S6：在所述AlN插入层表面上生长InAlN势垒层；S7：在所述InAlN势垒层表面上生长GaN盖层。本发明获得的具有InAlN结构的势垒层的HEMT器件外延结构不仅具有高的迁移率，并且具有显著提高的高频、高功率器件性能。

Description

一种GaN基HEMT器件外延结构及其生长方法
技术领域
本发明涉及半导体材料领域，特别是涉及一种GaN基HEMT器件外延结构及其生长方法。
背景技术
GaN作为第三代半导体材料，因其宽的直接带隙(3.4eV)、高的热导率、高的电子饱和漂移速度等方面的特点。在微波功率器件方面，因AlGaN/GaN异质结构界面处存在较大的极化电场，可产生高浓度的二维电子气(2DGE)，利用此特性，GaN材料在微波功率器件领域具有非常高的应用价值。因Si基半导体技术已经发展了半个多世纪，从材料获得到器件方法都已经发展的非常成熟，并且利用Si衬底外延的GaN基功率器件具备较好的导电性、优越的散热性能，有利于大面积集成，以及与传统的Si基器件兼容和集成等优势。因此利用Si衬底开发GaN基微波功率器件成为半导体研究的热点之一。
但Si衬底和GaN材料存在20.4％的晶格失配和56％的热失配，导致GaN外延膜在生长后薄膜内存在很大的张应力，特别是对大尺寸Si衬底外延生长的GaN薄膜非常容易发生龟裂。利用AlGaN/GaN异质节的HEMT器件在高频、高功率器件应用领域一直占有优势，具有良好的射频特性，然而当器件栅长小于300mm以下，AlGaN/GaN HEMT难以维持较高的纵横比以遏制短沟道效应。利用In组分为17％-18％的InAlN能够与GaN晶格完全匹配，In0.17Al0.83N比GaN有更大的禁带宽度，并比AlGaN具有更强的自发极化效应，产生的二维电子气浓度是AlGaN的2倍。理论研究表明，InAlN/GaN HEMT结构具有较高的纵横比，更好的可靠性和更大的输出功率密度，可以进一步满足高频、高功率器件的应用需求。但是生长高质量的InAlN材料比较困难，因为InN和AlN的生长温度分别为600℃和1100℃，易导致InAlN中出现相分凝和组分不一致。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN基HEMT器件外延结构及其生长方法，该生长方法解决了InAlN中出现相分凝和组分不一致的问题，获得的GaN基HEMT器件外延结构不仅具有高的迁移率，并且具有显著提高的高频、高功率性能。
为实现上述目的及其他相关目的，本发明提供一种GaN基HEMT器件外延结构的生长方法，至少包括以下步骤：
S1：提供一Si衬底，在其表面制作出多个凹坑；
S2：在所述Si衬底表面上形成AlN薄膜，使所述AlN薄膜填充满所述凹坑；
S3：在所述AlN薄膜表面上生长AlGaN过渡层；
S4：在所述AlGaN过渡层表面上生长GaN耐压层；
S5：在所述GaN耐压层表面上生长AlN插入层；
S6：在所述AlN插入层表面上生长InAlN势垒层；
S7：在所述InAlN势垒层表面上生长GaN盖层。
在本发明的一实施方式中，所述凹坑将所述Si衬底分割为若干介质柱。
在本发明的一实施方式中，所述介质柱的横截面包括圆形、椭圆形或多边形。
在本发明的一实施方式中，所述介质柱的横截面积自下而上一致，或者自下而上逐渐减小，且所述介质柱的横截面积范围是1-1000μm2。
在本发明的一实施方式中，在步骤S2中，形成所述AlN薄膜的温度为800-1000℃，所述AlN薄膜的厚度为1.2-1.5μm。
在本发明的一实施方式中，在步骤S3中，生长所述AlGaN过渡层的条件为：生长温度为1000-1100℃，反应室压力为50-100torr，生长速率10-20nm/min；
在本发明的一实施方式中，在步骤S3中，所述AlGaN过渡层的厚度为600-1200nm。
在本发明的一实施方式中，在步骤S3中，所述AlGaN过渡层的材质优选为AlxGa1-xN，0.25≤X≤0.4。
在本发明的一实施方式中，步骤S3还包括在生长所述AlGaN过渡层之前，对所述AlN薄膜进行高温退火处理的步骤。本发明对AlN薄膜进行高温退火处理，提高AlN薄膜的质量。
在本发明的一实施方式中，在步骤S3中，高温退火处理的条件为：退火温度为1100-1200℃，退火气体为H2+NH3。
在本发明的一实施方式中，在步骤S4中，生长所述GaN耐压层包括以下阶段：
第一阶段：高压高温生长，生长温度为1000-1050℃，反应室压力为400-500torr，生长速率为1-1.5μm/h，生长厚度为300-500nm；
第二阶段：中压低温生长，生长温度为900-1000℃，反应室压力为200-250torr，生长速率为2.5-3.5μm/h，生长厚度为1-4μm。
第三阶段：低压高温生长，生长温度为1000-1050℃，反应室压力为100-200torr，生长速率为0.5-1μm/h，生长厚度为300-500nm。
在本发明的一实施方式中，在步骤S5中，生长所述AlN插入层的的条件为：温度为1000-1100℃，反应室压力为50-100torr，生长速率为1-3nm/min；
在本发明的一实施方式中，所述AlN插入层的厚度1-1.5nm。
在本发明的一实施方式中，在步骤S6中，生长所述InAlN势垒层按照生长周期进行生长，生长周期的个数为15-20，单个生长周期内依次生长第一AlN层、InN层和第二AlN层。本发明的生长方法利用In的熔点低，高温下易扩散的原理获得InAlN势垒层。
在本发明的一实施方式中，在步骤S6中，还包括以下一项或者多项特征：
1)单个生长周期内生长第一AlN层的条件：温度为950-1000℃，厚度为
Figure BDA0001241934760000031
2)单个生长周期内生长InN层的条件：温度为650-700℃，厚度为
Figure BDA0001241934760000032
3)单个生长周期内生长第二AlN层的条件为：温度为650-700℃，厚度为
Figure BDA0001241934760000033
4)所述InAlN势垒层的厚度为20-25nm。
在本发明的一实施方式中，所述InAlN势垒层的材质为InyAl1-yN，0.15≤y≤0.2。
在本发明的一实施方式中，在步骤S7中，生长所述GaN盖层的条件为：温度为950-1000℃，反应室压力为100-200torr；所述GaN盖层的厚度为1-2nm。
本发明公开一种如上述所述的GaN基HEMT器件外延结构的生长方法获得的GaN基HEMT器件外延结构。
如上所述，本发明提供一种GaN基HEMT器件外延结构及其生长方法，具有以下有益效果：
本发明通过利用复合纳米图形衬底获得了翘曲小、表面无龟裂的Si衬底GaN外延薄膜，获得了具有InAlN结构的势垒层的HEMT器件外延结构，该HEMT器件外延结构不仅具有高的迁移率，并且具有显著提高的高频、高功率器件性能。本发明的生长方法利用In的熔点低，高温下易扩散的原理获得InAlN势垒层，增加势垒层可以有效降低HEMT器件的暗电流，降低HEMT器件的噪声电流，提高信噪比。
附图说明
图1显示为本发明的GaN基HEMT器件外延结构的生长方法流程示意图。
图2显示为本发明的GaN基HEMT器件外延结构的示意图。
元件标号说明
101 Si衬底
102 AlN薄膜
103 AlGaN过渡层
104 GaN耐压层
105 AlN插入层
106 InAlN势垒层
107 GaN盖层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供了一种GaN基HEMT器件外延结构的生长方法，包括以下步骤：
S1：提供一Si衬底101，在其表面制作出多个凹坑；
S2：在Si衬底101表面上形成AlN薄膜102，使AlN薄膜102填充满凹坑；
S3：在AlN薄膜表面上生长AlGaN过渡层103；
S4：在AlGaN过渡层103表面上生长GaN耐压层104；
S5：在GaN耐压层104表面上生长AlN插入层105；
S6：在AlN插入层105表面上生长InAlN势垒层106；
S7：在InAlN势垒层106表面上生长GaN盖层107。
在步骤S1中，提供一Si衬底101，在其表面制作出多个凹坑。在本实施例中，Si衬底101的尺寸为6-12英尺。本发明对大尺寸衬底的有益效果会更为明显，作为示例，采用8英寸的生长衬底，实际上衬底尺寸越大，可同时制备更多的芯片，有利于节约生产成本。
在步骤S1中，在Si衬底101表面制作出多个凹坑的过程，包括以下步骤：
S1-1：在Si衬底101表面上形成一层光刻胶掩膜；
S1-2：采用光刻技术将光刻胶掩膜图形化，以形成所期望的图形；
S1-3：采用刻蚀方法将光刻胶掩膜上的图形轮廓传递到Si衬底101上，在Si衬底101上表面形成凹坑。
具体的，所述凹坑的横截面包括但不限于圆形、椭圆形或多边形。作为示例，所述凹坑为圆形，凹坑的直径为0.3-1um，凹坑的深度为0.5-1um，相邻的凹坑之间水平距离为0.5-1um。
在其它实施例中，所述凹坑也可以将Si衬底101分割为若干介质柱。介质柱的横截面包括圆形、椭圆形或多边形。介质柱的横截面积自下而上一致，或者自下而上逐渐减小，且所述介质柱的横截面积范围是1-1000μm2。
在步骤S2中，在Si衬底101表面上形成AlN薄膜102。
具体的，利用等离子体化学气相沉积(PCVD)设备，在获得的具有凹坑的Si衬底101表面溅射一层AlN薄膜102，Si衬底101的温度控制在800-1000℃，通过控制溅射速率、基底温度、溅射厚度等参数控制保证Si衬底101表面的凹坑内填满AlN材料，溅射AlN薄膜102的厚度为1.2-1.5μm。
在步骤S3中，在AlN薄膜102表面上生长AlGaN过渡层103。
首先，对AlN薄膜102进行高温退火处理以提高AlN薄膜102的质量。高温退火处理的条件为：退火温度为1100-1200℃，退火气体为H2+NH3。
然后，采用低温化学气相沉积法例如等离子增强化学气相沉积法(PECVD)制备而成。生长AlGaN过渡层103的条件为：生长温度为1000-1100℃，反应室压力为50-100torr，生长速率10-20nm/min。为了调控翘曲和表面平整度，AlGaN过渡层103的厚度为600-1200nm。过渡层的材质优选为AlxGa1-xN，0.25≤X≤0.4。在本实施例中，生长温度为1050℃，反应室压力为80torr，生长速率15nm/min；AlGaN过渡层103的厚度为800nm；缓冲层2为Al0.3Ga0.7N缓冲层.
在步骤S4中，在AlGaN过渡层103表面上生长GaN耐压层104。
具体的，为了获得高阻的GaN材料而提高器件耐压性，生长GaN耐压层104分为三个阶段：
第一阶段：高压高温生长，生长温度1000-1050℃，反应室压力为400-500torr，生长速率为1-1.5um/h，生长厚度为300-500nm；
第二阶段：中压低温生长，生长温度900-1000℃，反应室压力为200-250torr，生长速率2.5-3.5um/h，生长厚度为1-4um；
第三阶段：低压高温生长，生长温度1000-1050℃，反应室压力为100-200torr，生长速率0.5-1um/h，生长厚度为300-500nm。
在步骤S5中，在GaN耐压层104表面上生长AlN插入层105。
具体的，在GaN耐压层104表面沉积生长一层AlN插入层105，生长条件为：生长温度为1000-1100℃，反应室压力为50-100torr，生长速率为1-3nm/min，生长厚度1-1.5nm。在本实施例中，生长温度为1050℃，反应室压力为80torr，生长速率为2nm/min，生长厚度1.2nm。
在步骤S6中，在AlN插入层105表面上生长InAlN势垒层106。
此层生长原理利用In的熔点低，高温下易扩散获得InyAl1-yN，0.15≤y≤0.2；势垒层按照第一AlN层、InN层、第二AlN层周期结构依次生长，单个生长周期总生长厚度为
Figure BDA0001241934760000061
生长周期为15-20个。
单个生长周期内先生长第一AlN层，生长温度950-1000℃，生长厚度
Figure BDA0001241934760000062
后降温到650-700℃生长InN层，厚度控制在
Figure BDA0001241934760000063
然后在同温条件下生长第二AlN层，厚度控制在
Figure BDA0001241934760000064
周期结构生长后需再升温到950-1000℃进入下一个生长周期。
生长InAlN势垒层106的过程中，全部使用N2作为载气；通过调控生长周期内第一AlN层生长温度和InN层、第二AlN层的厚度来控制InyAl1-yN中In的组分达到15-20％。
InAlN势垒层106的厚度为20-25nm。在本实施例中，InAlN势垒层106的厚度为22nm。
在步骤S7中，在InAlN势垒层106表面上生长GaN盖层107，获得HEMT器件外延结构。最后呈现的结构如图2所示。
具体的，在InAlN势垒层106表面上生长一层GaN盖层107，生长条件为：生长温度为950-1000℃，反应室压力为100-200torr；GaN盖层107的厚度为1-2nm。在本实施例中，生长温度为980℃，反应室压力为160torr；GaN盖层107的厚度为1.6nm。
综上所述，本发明通过利用复合纳米图形衬底获得了翘曲小、表面无龟裂的Si衬底GaN外延薄膜，获得了具有InAlN结构的势垒层的HEMT器件外延结构，该HEMT器件外延结构不仅具有高的迁移率，并且具有显著提高的高频、高功率器件性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种GaN基HEMT器件外延结构的生长方法，其特征在于，至少包括以下步骤：
S1：提供一Si衬底，在其表面制作出多个凹坑；
S2：在所述Si衬底表面上形成AlN薄膜，使所述AlN薄膜填充满所述凹坑；
S3：对所述AlN薄膜进行高温退火处理后，在所述AlN薄膜表面上生长AlGaN过渡层，所述AlGaN过渡层的厚度为600-1200 nm；
S4：在所述AlGaN过渡层表面上生长GaN耐压层，生长方法包括：第一阶段：高压高温生长，生长温度为1000-1050℃，反应室压力为400-500 torr，生长速率为1-1.5 μm/h，生长厚度为300-500 nm；第二阶段：中压低温生长，生长温度为900-1000℃，反应室压力为200-250torr，生长速率为2.5-3.5 μm/h，生长厚度为1-4 μm；第三阶段：低压高温生长，生长温度为1000-1050℃，反应室压力为100-200 torr，生长速率为0.5-1 μm/h，生长厚度为300-500nm；
S5：在所述GaN耐压层表面上生长AlN插入层；
S6：在所述AlN插入层表面上生长InAlN势垒层，生长所述InAlN势垒层按照生长周期进行生长，生长周期的个数为15-20，单个生长周期内依次生长第一AlN层、InN层和第二AlN层；
S7：在所述InAlN势垒层表面上生长GaN盖层。
2.根据权利要求1所述的GaN基HEMT器件外延结构的生长方法，其特征在于：所述凹坑将所述Si衬底分割为若干介质柱。
3.根据权利要求1所述的GaN基HEMT器件外延结构的生长方法，其特征在于，在步骤S2中，形成所述AlN薄膜的温度为800-1000℃，所述AlN薄膜的厚度为1.2-1.5 μm。
4.根据权利要求1所述的GaN基HEMT器件外延结构的生长方法，其特征在于，在步骤S5中，生长所述AlN插入层的的条件为：温度为1000-1100℃，反应室压力为50-100 torr，生长速率为1-3 nm/min；
和/或，所述AlN插入层的厚度1-1.5 nm。
5.根据权利要求1所述的GaN基HEMT器件外延结构的生长方法，其特征在于，在步骤S6中，还包括以下一项或者多项特征：
1）单个生长周期内生长第一AlN层的条件：温度为950-1000℃，厚度为4-5 Å；
2）单个生长周期内生长InN层的条件：温度为650-700℃，厚度为3-4 Å；
3）单个生长周期内生长第二AlN层的条件为：温度为650-700℃，厚度为3-4 Å；
4）所述InAlN势垒层的厚度为20-25 nm。
6.根据权利要求1所述的GaN基HEMT器件外延结构的生长方法，其特征在于，在步骤S7中，生长所述GaN盖层的条件为：温度为950-1000℃，反应室压力为100-200 torr；所述GaN盖层的厚度为1-2 nm。
7.一种如权利要求1至6任一所述的GaN基HEMT器件外延结构的生长方法获得的GaN基HEMT器件外延结构。
CN201710137877.9A 2017-03-09 2017-03-09 一种GaN基HEMT器件外延结构及其生长方法 Active CN108573853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710137877.9A CN108573853B (zh) 2017-03-09 2017-03-09 一种GaN基HEMT器件外延结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710137877.9A CN108573853B (zh) 2017-03-09 2017-03-09 一种GaN基HEMT器件外延结构及其生长方法

Publications (2)

Publication Number Publication Date
CN108573853A CN108573853A (zh) 2018-09-25
CN108573853B true CN108573853B (zh) 2021-01-29

Family

ID=63577889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710137877.9A Active CN108573853B (zh) 2017-03-09 2017-03-09 一种GaN基HEMT器件外延结构及其生长方法

Country Status (1)

Country Link
CN (1) CN108573853B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法
CN111710595A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量AlN模板的应力与晶圆翘曲控制方法
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 GaN基HEMT外延结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
KR101281684B1 (ko) * 2008-01-25 2013-07-05 성균관대학교산학협력단 질화물 반도체 기판의 제조방법
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
CN103367581A (zh) * 2013-07-26 2013-10-23 东南大学 一种具有电子阻挡层结构的发光二极管
CN104393039B (zh) * 2014-10-23 2017-02-15 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
KR101672396B1 (ko) * 2014-11-25 2016-11-04 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
CN105336769A (zh) * 2015-10-30 2016-02-17 江苏能华微电子科技发展有限公司 三级管用外延片及其制备方法

Also Published As

Publication number Publication date
CN108573853A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
CN108573853B (zh) 一种GaN基HEMT器件外延结构及其生长方法
US20120138903A1 (en) Graphene Substrates And Methods Of Fabricating The Same
CN103094314A (zh) 在硅衬底上生长iii-氮化物的新方法
US20140117382A1 (en) Epitaxial Wafer, Method for Fabricating the Wafer, and Semiconductor Device Including the Wafer
CN103489896B (zh) 氮化镓基半导体器件及其制造方法
JP2007515791A (ja) 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
KR102165614B1 (ko) 에피택셜 웨이퍼
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
JP2011138971A (ja) エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN105810725A (zh) 硅基氮化镓半导体晶片及其制作方法
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
CN106684139B (zh) 基于Si衬底的GaN外延结构及其制备方法
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN108231539B (zh) Iii族氮化物层选择性外延生长的方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
CN108977887B (zh) 单晶氮化铟的生长方法
CN218996722U (zh) 一种用于GaN功率器件高阻层外延结构
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN101452836A (zh) 减少半导体器件中衬底电流的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210309

Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd.

Address before: 230011 Hefei Xinzhan Industrial Park, Hefei City, Anhui Province

Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd.