CN113517172B - 一种β-Ga2O3薄膜及其制备方法 - Google Patents

一种β-Ga2O3薄膜及其制备方法 Download PDF

Info

Publication number
CN113517172B
CN113517172B CN202110633935.3A CN202110633935A CN113517172B CN 113517172 B CN113517172 B CN 113517172B CN 202110633935 A CN202110633935 A CN 202110633935A CN 113517172 B CN113517172 B CN 113517172B
Authority
CN
China
Prior art keywords
parameter
beta
buffer layer
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110633935.3A
Other languages
English (en)
Other versions
CN113517172A (zh
Inventor
张雅超
张涛
冯倩
张进成
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110633935.3A priority Critical patent/CN113517172B/zh
Publication of CN113517172A publication Critical patent/CN113517172A/zh
Application granted granted Critical
Publication of CN113517172B publication Critical patent/CN113517172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种β‑Ga2O3薄膜及其制备方法，所述β‑Ga2O3薄膜自下而上包括：异质衬底、β‑Ga2O3缓冲层、脉冲β‑Ga2O3缓冲层和β‑Ga2O3外延层。本发明能够有效地提高制备β‑Ga2O3薄膜的质量。

Description

一种β-Ga2O3薄膜及其制备方法
技术领域
本发明属于半导体材料领域，具体涉及一种β-Ga2O3薄膜及其制备方法。
背景技术
β-Ga2O3薄膜在高功率高击穿器件中具有极大的应用潜力，因此，随着高功率高击穿器件的广泛应用，对β-Ga2O3薄膜的要求也越来越高。
现有技术中，通常基于同质衬底或蓝宝石衬底进行β-Ga2O3薄膜的制备，然而所述同质衬底或蓝宝石衬底不容易获得，造价高昂，且导热效果差。为了克服上述问题，本领域提出了一种基于异质衬底制备β-Ga2O3薄膜的方案，如，硅衬底。
但是，由于异质衬底与β-Ga2O3外延层之间，存在较大的晶格失配，因此，现有技术基于异质衬底制备的β-Ga2O3薄膜质量差。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种β-Ga2O3薄膜及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种β-Ga2O3薄膜，所述β-Ga2O3薄膜自下而上包括：异质衬底、β -Ga2O3缓冲层、脉冲β-Ga2O3缓冲层和β-Ga2O3外延层。
在本发明的一个实施例中，所述β-Ga2O3缓冲层的厚度为30-50nm。
在本发明的一个实施例中，所述脉冲β-Ga2O3缓冲层的厚度为50-100nm。
本发明的有益效果：
本发明能够基于脉冲法，在异质衬底外延生长高质量，低位错密度的β-Ga2O3薄膜。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种β-Ga2O3薄膜结构示意图；
图2是本发明实施例提供的一种β-Ga2O3薄膜制备方法示意图；
图3是本发明实施例提供的一种脉冲法的时序流程示意图；
图4是本发明实施例提供的一种β-Ga2O3薄膜制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种β-Ga2O3薄膜结构示意图。所述β-Ga2O3薄膜自下而上包括：异质衬底1、β-Ga2O3缓冲层2、脉冲β -Ga2O3缓冲层3和β-Ga2O3外延层4。
本发明基于衬底外延生长β-Ga2O3外延层，以得到β-Ga2O3薄膜，所述衬底采用的材料非Ga2O3氧化镓，因此，所述衬底称为异质衬底。本发明以 Si硅衬底，或者，SiC碳化硅衬底为例进行说明。
由于异质衬底与β-Ga2O3外延层为不同的材料，两者晶体结构存在差异，晶格常数无法完全匹配，在基于异质衬底外延生长β-Ga2O3外延层时，β-Ga2O3外延层无法按照自身的晶格结构进行生长，因此，异质衬底与氧化镓Ga2O3外延层之间会存在较大程度的晶格失配，引入大量的位错，降低制备的β-Ga2O3薄膜的质量。尤其是当两者结构差异过大及晶格常数差异过大时，β-Ga2O3外延层甚至无法进行单晶生长，进而发生晶体结构缺陷，并位错为更多的多晶，严重影响制备的β-Ga2O3薄膜的质量。
本发明在异质衬底与β-Ga2O3外延层之间引入β-Ga2O3缓冲层和脉冲β-Ga2O3缓冲层，以解决上述问题。所述β-Ga2O3缓冲层和脉冲β-Ga2O3缓冲层能够有效减少β-Ga2O3外延层与异质衬底之间的晶格失配，从而有效地提高制备β-Ga2O3薄膜的质量。
可选的，所述β-Ga2O3缓冲层的厚度为30-50nm。
可选的，所述脉冲β-Ga2O3缓冲层的厚度为50-100nm。
综上，本发明在异质衬底和β-Ga2O3外延层之间生长有β-Ga2O3缓冲层和脉冲β-Ga2O3缓冲层，所述β-Ga2O3缓冲层和脉冲β-Ga2O3缓冲层能够减少β-Ga2O3外延层与异质衬底之间的晶格失配，从而有效地提高制备β-Ga2O3薄膜的质量。
实施例二
请参见图2，图2是本发明实施例提供的一种β-Ga2O3薄膜制备方法流程示意图，所述方法包括：
步骤1：按照热分解参数，对异质衬底进行热分解处理，以得到目标异质衬底，其中，所述目标异质衬底的表面沉积有镓微粒，所述热分解参数包括：第一三乙基镓流量参数、热分解压力参数、热分解温度参数.
当基于异质衬底获得缓冲层时，需要对所述异质衬底进行热分解处理，以基于所述异质衬底表面沉积金属镓。
可选的，所述步骤1包括：
步骤1-1：将所述异质衬底放入预设反应室中。
步骤1-2：按照热分解参数，在预设反应室中对所述对异质衬底进行热分解处理，以得到目标异质衬底。
所述目标异质衬底指的是表面沉积有金属镓微粒的异质衬底。
本发明通过有机源热分解能够形成金属镓微粒，所述金属镓微粒能够沉积在异质衬底表面形成一层金属镓，所述金属镓能够为β-Ga2O3缓冲层提供足够的结合点，提高β-Ga2O3缓冲层的质量，进一步提高β-Ga2O3薄膜的质量。
所述预设反应室由本领域技术人员根据业务需要进行选择，本发明不做具体限制。在本发明中，所述预设反应室以低压MOCVD(Metal-Organic Chemical VaporDeposition，金属有机物化学气相淀积)反应室进行举例说明。
所述热分解参数由本领域技术人员根据业务需要进行设置，本发明不做限制。根据本领域技术人员实验验证，本发明所述热分解参数优先设置为：第一三乙基镓TEGa流量参数40-50sccm、热分解压力参数35-45Torr、热分解温度参数750-850℃。通常所述热分解温度为较高温度。
所述预设反应室部署有所述热分解参数，所述预设反应室能够根据所述热分解参数通入三乙基镓，以对异质衬底进行热分解处理，具体的，三乙基镓能够在高温下进行热分解形成金属镓Ga微粒沉积在异质衬底表面上。
步骤2：按照热退火参数，对目标异质衬底进行热退火处理，以得到基于所述目标异质衬底的β-Ga2O3缓冲层，其中，所述热退火参数包括：第一氧气流量参数、热退火温度参数和热退火时间参数。
所述预设反应室部署有所述热退火参数，所述预设反应室能够根据所述热退火参数通入气体，以对目标异质衬底进行高温氧化热退火处理，具体的，异质衬底表面的金属镓微粒在氧气环境中进行热退火，能够在目标异质衬底表面形成一层β-Ga2O3缓冲层。
所述热退火参数由本领域技术人员根据业务需要进行设置，本发明不做限制。根据本领域技术人员实验验证，本发明所述热退火参数优先设置为：第一氧气流量参数1000-1500sccm、热退火温度参数850-950℃和热退火时间参数20-40min。另外，热退火处理时关闭了三乙基镓的流量的通入。
步骤3：按照第一生长参数，基于所述β-Ga2O3缓冲层外延生长脉冲β -Ga2O3缓冲层，其中，所述第一生长参数包括：第二氧气流量参数、第一氮气流量参数、第二三乙基镓流量参数、第一生长压力参数、第一生长温度参数、三乙基镓脉冲时间参数、氧气脉冲时间参数和脉冲周期参数。
在所述预设反应室中设置有第一生长参数，所述第一生长参数由本领域技术人员根据业务需要进行设置，本发明不做限制。根据本领域技术人员实验验证，本发明所述第一生长参数优先设置为：第二氧气流量参数2100 sccm、第一氮气流量参数1000sccm、第二三乙基镓流量参数40-50sccm、第一生长温度参数750-850℃、三乙基镓脉冲时间参数0.1min、氧气脉冲时间参数0.1min和脉冲周期参数：30个周期。所述第一生长压力参数可以与所述热分解压力参数相同。其中，所述氮气能够作为稀释气体。
所述步骤3又称脉冲法。
可选的，所述步骤3，包括：
步骤3-1：按照所述第二三乙基镓流量参数和所述三乙基镓脉冲时间参数，向所述预设反应室中通入三乙基镓。
步骤3-2：按照所述第二氧气流量参数和所述参数氧气脉冲时间参数，向所述预设反应室中通入氧气。
在一个脉冲周期分为三乙基镓脉冲时间和氧气脉冲时间，示例如，三乙基镓脉冲时间参数0.1min、氧气脉冲时间参数0.1min，则一个脉冲周期为0.2min，即，所述步骤3-1和所述步骤3-2在一个脉冲周期内执行。
参见图3是本发明实施例提供的一种脉冲法的时序流程示意图，图3 中纵轴表示反应源开关(Precursor flux)，on表示开，off表示关，纵轴表示脉冲时间(Time)，波形凸起表示开，凹陷表示关。
具体的，在0.0-0.1min三乙基镓波形为凹陷，氧气波形为凸起，则预设反应室开始通入氧气，同时停止通入三乙基镓；在0.1-0.2min三乙基镓波形为凸起，氧气波形为凹陷，则预设反应室开始通入三乙基镓，同时停止通入氧气。
本发明所述脉冲法指的是当预设反应室按照第二三乙基镓流量参数和所述三乙基镓脉冲时间参数，向所述预设反应室中通入三乙基镓时，所述预设反应室停止通入氧气；或者，当预设反应室按照所述第二氧气流量参数和所述参数氧气脉冲时间参数，向所述预设反应室中通入氧气，所述预设反应室停止通入三乙基镓。
通过步骤3能够进一步基于所述β-Ga2O3缓冲层外延生长脉冲β-Ga2O3缓冲层，所述β-Ga2O3缓冲层和所述脉冲β-Ga2O3缓冲层能够有效地减小异质衬底与β-Ga2O3外延层之间的晶格失配和位错密度，从而提高β-Ga2O3薄膜的质量。
步骤4：按照第二生长参数，基于所述脉冲β-Ga2O3缓冲层外延生长β-Ga2O3外延层，其中，所述第二生长参数包括：第三氧气流量参数、第二氮气流量参数、第三三乙基镓流量参数、第二生长压力参数、第二生长温度参数和生长时间参数。
在所述预设反应室中设置有第二生长参数，所述第二生长参数由本领域技术人员根据业务需要进行设置，本发明不做限制。根据本领域技术人员实验验证，本发明所述第二生长参数优先设置为：第二生长压力参数 35-45Torr和第二生长时间参数60min，所述第三氧气流量参数、第二氮气流量参数、第三三乙基镓流量参数可以与所述第二氧气流量参数、第一氮气流量参数、第二三乙基镓流量参数相同。
需要说明的是，在步骤4中预设反应室同时通入三乙基镓流量和氧气流量。
参见图4，图4是本发明实施例提供的一种基于硅衬底的β-Ga2O3薄膜制备过程示意图。
可选的，所述步骤1之前，所述方法还包括：
步骤S1，对所述异质衬底进行抛光处理。
步骤S2，将抛光后的所述异质衬底放入预制溶液中进行浸泡处理。
所述浸泡处理能够让异质衬底表面的污染物更加容易脱落。示例如，所述预制溶液为30％的HCL酸溶液与70％的H2O2的混合溶液，将异质衬底放入所述预制溶液中浸泡60s。
步骤S3，对浸泡后的所述异质衬底进行清洗处理。
所述清洗处理能够清除所述异质衬底表面的污染物，如有机物污染物和无机物污染物。示例如，用酒精和丙酮清除所述同质衬底层表面的污染物。
步骤S4，对清洗后的所述异质衬底进行冲洗处理。
所述冲洗处理能够冲洗掉异质衬底表面的化学溶液。示例如，用流动的去离子水冲洗60s。
可选的，所述按照热分解参数，对异质衬底进行热分解处理包括：按照热分解参数，对冲洗处理后的异质衬底进行热分解处理。
综上，本发明能够在异质衬底和β-Ga2O3外延层之间引入β-Ga2O3缓冲层和脉冲β-Ga2O3缓冲层，通过所述缓冲层能够有效地减少β-Ga2O3外延层与异质衬底之间的晶格失配，从而，本发明能够有效地提高制备β-Ga2O3薄膜的质量。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (4)

1.一种β-Ga2O3薄膜制备方法，其特征在于，所述β-Ga2O3薄膜自下而上包括：异质衬底、β-Ga2O3缓冲层、脉冲β-Ga2O3缓冲层和β-Ga2O3外延层；
所述方法包括：
步骤1：按照热分解参数，对异质衬底进行热分解处理，以得到目标异质衬底，其中，所述目标异质衬底的表面沉积有镓微粒，所述热分解参数包括：第一三乙基镓流量参数、热分解压力参数、热分解温度参数；
步骤2：按照热退火参数，对目标异质衬底进行热退火处理，以得到基于所述目标异质衬底的β-Ga2O3缓冲层，其中，所述热退火参数包括：第一氧气流量参数、热退火温度参数和热退火时间参数；
步骤3：按照第一生长参数，基于所述β-Ga2O3缓冲层外延生长脉冲β-Ga2O3缓冲层，其中，所述第一生长参数包括：第二氧气流量参数、第一氮气流量参数、第二三乙基镓流量参数、第一生长压力参数、第一生长温度参数、三乙基镓脉冲时间参数、氧气脉冲时间参数和脉冲周期参数；
步骤4：按照第二生长参数，基于所述脉冲β-Ga2O3缓冲层外延生长β-Ga2O3外延层，其中，所述第二生长参数包括：第三氧气流量参数、第二氮气流量参数、第三三乙基镓流量参数、第二生长压力参数、第二生长温度参数和生长时间参数；
所述步骤1包括：
步骤1-1：将所述异质衬底放入金属有机化学气相淀积MOCVD反应室中；
步骤1-2：按照热分解参数，在MOCVD反应室中加热所述异质衬底并热分解TEGa，以得到目标异质衬底。
2.根据权利要求1所述的方法，其特征在于，所述步骤1之前，所述方法还包括：
对所述异质衬底进行抛光处理；
将抛光后的所述异质衬底放入预制溶液中进行浸泡处理；
对浸泡后的所述异质衬底进行清洗处理；
对清洗后的所述异质衬底进行冲洗处理；
所述按照热分解参数，对异质衬底进行热分解处理包括：
按照热分解参数，对冲洗处理后的异质衬底进行热分解处理。
3.根据权利要求1所述的方法，其特征在于，所述β-Ga2O3缓冲层的厚度为30-50nm。
4.根据权利要求1所述的方法，其特征在于，所述脉冲β-Ga2O3缓冲层的厚度为50-100nm。
CN202110633935.3A 2021-06-07 2021-06-07 一种β-Ga2O3薄膜及其制备方法 Active CN113517172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110633935.3A CN113517172B (zh) 2021-06-07 2021-06-07 一种β-Ga2O3薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110633935.3A CN113517172B (zh) 2021-06-07 2021-06-07 一种β-Ga2O3薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN113517172A CN113517172A (zh) 2021-10-19
CN113517172B true CN113517172B (zh) 2023-02-10

Family

ID=78065540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110633935.3A Active CN113517172B (zh) 2021-06-07 2021-06-07 一种β-Ga2O3薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN113517172B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110195217A (zh) * 2019-06-26 2019-09-03 北京工业大学 一种制备β-Ga2O3薄膜方法
CN110534555A (zh) * 2019-08-26 2019-12-03 西安电子科技大学 基于r面Al2O3图形衬底的β-Ga2O3薄膜制作方法
CN110867368A (zh) * 2019-11-17 2020-03-06 金华紫芯科技有限公司 一种氧化镓外延薄膜的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
CN112210768A (zh) * 2019-07-12 2021-01-12 中国科学院苏州纳米技术与纳米仿生研究所 垂直型β氧化镓纳米线阵列的外延方法
CN111725072B (zh) * 2020-06-30 2022-12-30 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110195217A (zh) * 2019-06-26 2019-09-03 北京工业大学 一种制备β-Ga2O3薄膜方法
CN110534555A (zh) * 2019-08-26 2019-12-03 西安电子科技大学 基于r面Al2O3图形衬底的β-Ga2O3薄膜制作方法
CN110867368A (zh) * 2019-11-17 2020-03-06 金华紫芯科技有限公司 一种氧化镓外延薄膜的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Vibrational properties of ultrathin Ga2O3 films grown on Ni(1 0 0);Y. Jeliazova et al;《Surface Science》;20021231;正文第1-6页 *
β-Ga2O3 thin films on sapphire pre-seeded by homo-self-templated buffer layer for solar-blind UV photodetector;X.Z. Liu et al;《Optical Materials》;20151207;正文第1-5页 *

Also Published As

Publication number Publication date
CN113517172A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JPH0864791A (ja) エピタキシャル成長方法
KR100691159B1 (ko) 질화갈륨계 반도체의 제조 방법
JP2009007205A (ja) 基板生産物を作製する方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN113517175B (zh) 一种基于异质衬底的β-Ga2O3薄膜及其制备方法
CN112687526B (zh) 氮化物半导体材料的制备方法及其退火处理方法
CN113517172B (zh) 一种β-Ga2O3薄膜及其制备方法
CN111341645B (zh) 氮化铝半导体薄膜的制作方法及其结构
CN113871303A (zh) 一种β-Ga2O3薄膜的制备方法及β-Ga2O3薄膜
JP4852795B2 (ja) 化合物半導体の製造方法
JP4130389B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
WO2009139793A1 (en) Methods for improving the quality of group iii-nitride materials and structures produced by the methods
TW201925516A (zh) 以有機金屬化學氣相沉積法製作磷化銦鎵磊晶層的方法
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
JP6962463B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
CN112575378A (zh) 一种在hpve生长中实现一次或多次空洞掩埋插入层的方法
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
CN113643960B (zh) 一种基于脉冲法的β-Ga2O3薄膜及其制备方法
JP4233894B2 (ja) 半導体単結晶の製造方法
JP4236122B2 (ja) 半導体基板の製造方法
CN113517173B (zh) 一种同质外延β-Ga2O3薄膜及其制备方法
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
JP4236121B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
OR01 Other related matters
OR01 Other related matters