CN113964024B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN113964024B
CN113964024B CN202111566892.8A CN202111566892A CN113964024B CN 113964024 B CN113964024 B CN 113964024B CN 202111566892 A CN202111566892 A CN 202111566892A CN 113964024 B CN113964024 B CN 113964024B
Authority
CN
China
Prior art keywords
polycrystalline silicon
wafer
groove
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111566892.8A
Other languages
English (en)
Other versions
CN113964024A (zh
Inventor
陈忠奎
胡良斌
唐斌
薛英武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202111566892.8A priority Critical patent/CN113964024B/zh
Publication of CN113964024A publication Critical patent/CN113964024A/zh
Application granted granted Critical
Publication of CN113964024B publication Critical patent/CN113964024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制备方法，包括：在晶圆第一表面的沟槽内壁形成场氧化层，在晶圆的第一表面和第二表面沉积掺杂多晶硅层，并在选定温度下同时对两表面的掺杂多晶硅层进行氧化和退火工艺，氧化特定厚度的掺杂多晶硅层形成多晶硅氧化层，然后去除第一表面上的多晶硅氧化层及部分掺杂多晶硅层，至沟槽内掺杂多晶硅层的厚度符合器件性能要求。本发明在晶圆两表面沉积一定厚度的掺杂多晶硅层，对特定厚度的掺杂多晶硅层进行氧化的同时对掺杂多晶硅层进行退火，通过控制退火温度和氧化厚度，调节深沟槽晶圆在沟槽延伸方向和沟槽排列方向的翘曲度差异及深沟槽晶圆的整体翘曲度，解决了300mm晶圆上实现大规模量产深沟槽产品的瓶颈问题。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的制备方法。
背景技术
在分离栅高压器件（SGT）、绝缘栅双极型晶体管（IGBT）、硅通孔（TSV）等器件生产中都会用到深沟槽工艺。沟槽深度一般要求大于5微米，深宽比大于10，在深沟槽工艺的器件制造过程中，如图1所示，需要在深沟槽110中沉积高温热氧化或者高温热氧化搭配化学气相沉积工艺生长的场氧111，例如为二氧化硅，然后沉积多晶硅112作为场板或者栅极。由于二氧化硅和多晶硅的热膨胀系数不一样，沟槽底部及沟槽侧壁在沟槽延伸方向D1和沟槽排列D2方向上的膨胀效果不一样，如图2和图3所示，使晶圆产生严重的翘曲，并且在沟槽延伸方向和沟槽排列方向上的翘曲程度差异很大，这种差异的存在会使晶圆翘曲成一个马鞍型。这种翘曲的存在导致的问题有：1）机械手臂搬送过程中产生滑片使晶圆破裂；2）真空吸附工艺平台无法实现对晶圆的良好吸附而无法进行后续工艺作业，尤其在光刻工艺中，还会严重影响光刻精度和对准精度；3）在批量生产的清洗机台中，翘曲度太大，加上清洗溶液的表面张力作用，会使临近的晶圆重叠在一起，从而无法进行后续作业。这种现象在300mm晶圆上尤其严重。因此，如何改善晶圆的翘曲度，特别是调整不同方向上翘曲度的差异问题，是深沟槽类产品批量生产过程中的主要瓶颈之一。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，改善深沟槽晶圆的翘曲度，尤其是改善晶圆在沟槽延伸方向和沟槽排列方向的翘曲度差异过大的问题。
为实现上述目的，本发明提供一种半导体器件的制备方法，包括：
提供晶圆，所述晶圆具有相对的第一表面和第二表面；
在所述第一表面形成沟槽；
在所述沟槽的内壁和所述第二表面形成场氧化层；
在所述第一表面和所述第二表面沉积掺杂多晶硅层，使所述沟槽上的掺杂多晶硅层高出所述第一表面第一设定厚度；
对所述第一表面和所述第二表面的掺杂多晶硅层在选定温度下同时进行氧化和退火工艺，氧化特定厚度的所述掺杂多晶硅层形成多晶硅氧化层，且氧化和退火工艺后所述沟槽上的掺杂多晶硅层高出所述第一表面第二设定厚度；
去除所述第一表面上的多晶硅氧化层及部分掺杂多晶硅层，至所述沟槽内掺杂多晶硅层的厚度符合器件性能要求。
可选的，在所述沟槽的内壁和所述晶圆的第二表面形成第一氧化层之后，所述第一表面和所述第二表面沉积掺杂多晶硅层之前，还包括：
测量所述晶圆在沟槽延伸方向和沟槽排列方向的翘曲度；
根据测量结果计算晶圆在所述沟槽延伸方向和所述沟槽排列方向需要调节的翘曲度，及晶圆在所述沟槽延伸方向和所述沟槽排列方向的翘曲度差值；
根据所述翘曲度和所述翘曲度差值，确定所述选定温度及所述特定厚度，使选定温度下氧化和退火工艺形成的特定厚度的多晶硅氧化层达到同时解决深沟槽晶圆在沟槽延伸方向与沟槽排列方向的翘曲度差异过大和晶圆整体翘曲度过大的问题。
可选的，所述氧化和退火工艺同步进行，所述选定温度为950℃~1150℃。
可选的，所述多晶硅氧化层的厚度为5000Å~30000Å。
可选的，在所述第一表面和所述第二表面沉积掺杂多晶硅层之前，还包括：
参照所述多晶硅氧化层的厚度，根据所述沟槽的深度、宽度、深宽比、掺杂多晶硅层填充效果及半导体器件的电性参数确定所述掺杂多晶硅层的沉积温度和沉积厚度。
可选的，所述掺杂多晶硅的沉积厚度为10000Å~50000Å，所述掺杂多晶硅的沉积温度为500℃~600℃。
可选的，采用研磨工艺或者刻蚀工艺去除所述第一表面上的多晶硅氧化层及部分掺杂多晶硅层。
可选的，所述第一设定厚度为2200Å~3500Å ，所述第二设定厚度为1800Å ~2500Å。
可选的，采用高温热氧化工艺形成所述场氧化层，工艺温度为700℃~1200℃，所述场氧化层的厚度为300Å ~8000Å。
可选的，所述沟槽的深度为5μm~10μm，深宽比为8~20。
综上，本发明提供的半导体器件的制备方法，通过在深沟槽晶圆的第一表面和第二表面沉积一定厚度的掺杂多晶硅层，对特定厚度的掺杂多晶硅层进行氧化的同时对掺杂多晶硅层进行退火，通过控制退火温度和氧化多晶硅层的厚度，同时调节深沟槽晶圆在沟槽延伸方向和沟槽排列方向的翘曲度差异及深沟槽晶圆的整体翘曲度，解决了300mm晶圆上实现大规模量产深沟槽产品的瓶颈问题。进一步的，本发明提供的半导体器件的制备方法直接在现有的工艺流程上进行优化，无需额外的工艺步骤，提高了生产效率和降低了生产成本。
附图说明
图1为一分离栅沟槽功率器件的结构示意图；
图2为一深沟槽结构应力分布的示意图；
图3为不同温度下对掺杂多晶硅薄膜进行退火对晶圆翘曲度的影响图图中纵坐标数值为晶圆沟槽延伸方向的翘曲度与沟槽排列方向的翘曲度的差值，图中525、560分别为掺杂多晶硅薄膜的沉积温度；
图4为多晶硅高温氧化厚度对晶圆翘曲度的影响图；
图5为本发明一实施例提供的半导体器件的制备方法的流程图；
图6为本发明一实施例提供的半导体器件的制备方法的原理图；
图7A至图7F为本发明一实施例提供的半导体器件的制备方法相应步骤对应的结构示意图。
其中，附图标记为：
110-沟槽；111-场氧化层；112-多晶硅层；
200-晶圆；200a-第一表面；200b-第二表面；210-沟槽；211、212-场氧化层；213、214-掺杂多晶硅层；215、216-多晶硅氧化层。
具体实施方式
以下结合附图和具体实施例对本发明的半导体器件的制备方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
如背景技术所述，在深沟槽工艺的器件制造过程中，由于二氧化硅的热膨胀系数小于硅的热膨胀系数，二氧化硅薄膜沉积后，在沟槽延伸方向表现为压应力，而在沟槽排列方向，情况比较复杂，同时受到水平方向的压应力和垂直方向的张应力。由于沟槽深宽比比较大，表现为在沟槽垂直方向的张应力大于水平方向的压应力，导致晶圆在沟槽排列方向表现为张应力。在针对某个特定产品的实际测量数据显示，晶圆在沟槽形成之后，整体呈现出几乎对称的凹型，而在沉积一定厚度的场氧后，沟槽延伸方向受到很大的压应力，晶圆形状向下弯曲，而在沟槽排列方向受到张应力的影响，晶圆形状向上弯曲，导致整片晶圆变成一个在沟槽延伸方向向下、沟槽排列方向向上的马鞍形状。由于不同产品的沟槽深度、宽度、长度及高温热氧化物厚度存在很大的差异，导致晶圆翘曲的程度也各不相同，需要有一个灵活的方法进行针对性的调节。
以下是某个产品的实测数据，该晶圆在场氧化物生长完成之后，沟槽延伸方向的翘曲度达-350μm, 在沟槽排列方向的翘曲度达190μm, 差异值高达540μm, 这个翘曲度超出了大部分机台的机械传送、真空台吸附和工艺腔处理能力，无法实现批量生产。
沟槽延伸方向（μm） 沟槽排列方向（μm） 差值(μm)
沟槽形成后 68 72 4
场氧沉积后 -350 190 540
通常解决晶圆翘曲度问题的方法有如下几种：
1、通过晶圆背面的应力薄膜进行调节，具体做法为：在晶圆正面沉积一层或者多层无机或者有机保护膜，将晶圆翻转，沉积一层或者多层应力薄膜，再将晶圆翻转，去掉正面沉积的保护膜；或者直接利用晶圆背面沉积工艺沉积一层或者多层应力薄膜。此工艺的缺陷在于，不能针对沟槽延伸方向和沟槽排列方向进行分别调整，同时需要涂布额外的保护膜并将晶圆翻转，工艺复杂，成本较高，且容易造成机台污染。
2、通过对晶圆背面的应力薄膜逐层减薄释放应力调节：在方法1 的基础上对晶圆背面的应力薄膜进行逐层减薄，达到释放应力的效果，这种方法的缺陷和方法1一样。
3、通过在掩膜版上垂直排列不同沟槽走向的芯片进行调节，这种做法的局限性在于，不同走向的芯片需要设计规则及制造工艺完全相同的产品才能实现，实际生产过程中产品设计的多样化、制造工艺的多样化导致这种方法比较难以实现。
4、通过光刻的方法进行调节，具体做法为：在晶圆表面沉积一层应力薄膜，通过光刻胶将特定区域保护起来，对其他区域进行离子注入，使特定方向上的应力得以释放。这种方法的局限性在于，离子注入对半导体器件影响较大，加上应力膜的生长和去除工艺比较复杂。
5、利用不同膨胀系数的薄膜，具体做法为：选择不同应力的薄膜，根据产品的实际翘曲度选择合适的薄膜贴在晶背，这种做法的局限在于只适应低温工艺，薄膜是有机物，在高温工艺中产生大量挥发物，影响产品质量，且这种方法无法针对沟槽延伸方向和沟槽排列方向进行分别调整，解决不了深沟槽产品的翘曲度问题。
针对上述深沟槽晶圆在沟槽延伸方向和沟槽排列方向翘曲度差异过大的问题，发明人研究发现，当多晶硅沉积的温度从520摄氏度逐渐增加到600摄氏度时，淀积的薄膜包含有非晶和多晶的混合相，且随着温度增加，多晶比例增加，晶粒尺寸也逐步增加，显现出明显的张应力增强趋势，同时，沉积温度越高，薄膜释放应力需要的退火温度也越高。且研究发现，这种多晶和非晶混合相在高温退火过程中对沟槽水平方向和沟槽垂直方向的应力变化率存在差异，随着退火温度升高，变化率趋于平稳。图3为不同温度下对掺杂多晶硅薄膜进行退火对晶圆翘曲度的影响图，图中纵坐标数值为晶圆沟槽延伸方向的翘曲度与沟槽排列方向的翘曲度的差值，图中525、560分别为掺杂多晶硅薄膜的沉积温度。如图3所示，如果我们采取同样的退火温度，那么在不同温度下沉积的掺杂多晶硅薄膜的应力变化也不同。基于这一发现，我们可以通过选择不同沉积温度的掺杂多晶硅，经过高温退火工艺，调整晶圆在沟槽延伸方向和沟槽排列方向的翘曲度的差异。
同时，氧化层（二氧化硅）沉积在晶圆表面时，由于热膨胀系数的差异，具有很大的压应力，使晶圆向下弯曲；相反的，如果将二氧化硅沉积在晶圆背面，对晶圆整体效果来说，则表现出很大的张应力，使晶圆向上弯曲，掺杂的多晶硅经高温氧化后，二氧化硅里面有部分掺杂原子存在，这种表现更为明显。如果选定某个退火温度，同时作为掺杂多晶硅的氧化温度，将正反两面的掺杂多晶硅氧化达一定厚度后，将正面的氧化层去除，可以得到多晶硅氧化厚度对晶圆翘曲度的影响，如图4所示，随着掺杂多晶硅被氧化的厚度增加，晶圆整体的翘曲度从负逐渐变正，但是沟槽延伸方向和沟槽排列方向之间的差值基本保持不变。
由于掺杂多晶硅沉积和高温氧化都是在炉管里面进行，晶圆的正面（沟槽图形面）及晶圆背面都会沉积多晶硅或者发生氧化。本发明正是基于这一工艺特点，结合上面的实验发现，针对晶圆翘曲的实际状况，首先沉积掺杂多晶硅薄膜，掺杂多晶硅薄膜的厚度需要满足各种产品物理结构和电性要求；同时考虑需要氧化掺杂多晶硅的厚度，再选择合适的氧化温度，该氧化温度同时也作为掺杂多晶硅的退火温度，对晶圆正反面表层的掺杂多晶硅进行高温氧化的同时达到对里层未氧化掺杂多晶硅进行退火的作用；然后将正面高温氧化薄膜及多余的掺杂多晶硅薄膜去除。这样就可以同时达到调整晶圆在沟槽延伸方向和沟槽排列方向的翘曲度差异及晶圆的整体翘曲度的目的，使整片晶圆的翘曲度达到最优化。
图5为本实施例提供的一种半导体器件的制备方法的流程图。如图5所示，本实施例提供的半导体器件的制备方法，包括：
步骤S01：提供晶圆，所述晶圆具有相对的第一表面和第二表面
步骤S02：在所述第一表面形成沟槽，
步骤S03：在所述沟槽的内壁和所述第二表面形成场氧化层；
步骤S04：在所述第一表面和所述第二表面沉积掺杂多晶硅层，使所述沟槽上的掺杂多晶硅层高出所述第一表面第一设定厚度；
步骤S05：对所述第一表面和所述第二表面的掺杂多晶硅层在选定温度下同时进行氧化和退火工艺，氧化特定厚度的所述掺杂多晶硅层形成多晶硅氧化层，且氧化和退火工艺后所述沟槽上的掺杂多晶硅层高出所述第一表面第二设定厚度；
步骤S06：去除所述第一表面上的多晶硅氧化层及部分掺杂多晶硅层，至所述沟槽内掺杂多晶硅层的厚度符合器件性能要求。
图6为本实施例提供的半导体器件的制备方法的原理图，图7A至图7F为本实施例提供的半导体器件的制备方法相应步骤对应的结构示意图，以下将参考图5、图6并结合图7A至图7F详细说明本实施例提供的半导体器件的制备方法。
首先，参考图7A所示，执行步骤S01，提供晶圆200，所述晶圆200具有相对的第一表面200a和第二表面200b。所述晶圆200的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述晶圆还可以是这些半导体材料构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等。所述晶圆200包括外延层（图中未示），用于形成分离栅沟槽功率器件的漂移区，以N型MOSFET器件为例，所述晶圆200和外延层的掺杂类型均是N型。
接着，参考图7A和图7B所示，执行步骤S02和步骤S03，在所述第一表面200a形成沟槽210，在所述沟槽210的内壁和所述第二表面200b形成场氧化层211、212。所述沟槽210形成于所述外延层中，所述沟槽210具有高深宽比，可以通过刻蚀工艺一步完成。所述沟槽210的深度范围在5μm~10μm之间，深宽比的范围为8~18，所述沟槽210数量及长度可以根据器件设计而定。例如所述沟槽210的深度为6μm，深宽比15，所述沟槽210的长度750μm，呈周期性排列。所述场氧化层211、212例如为二氧化硅层，采用高温热氧化工艺形成在所述沟槽210的内壁形成场氧化层211，在所述第二表面200b形成场氧化层212，工艺温度为700℃~1200℃，工艺温度例如为1000℃，1050℃，所述场氧化层211、212的厚度的范围为300Å~8000Å，所述场氧化层211、212的厚度例如为3000A。
接着，参考图7C和图7D所示，执行步骤S04和步骤S05，在所述第一表面200a和所述第二表面200b沉积掺杂多晶硅层213、214，使所述沟槽210上的掺杂多晶硅层213高出所述第一表面200a第一设定厚度；对所述第一表面200a和所述第二表面200b的掺杂多晶硅层213、214在选定温度下同时进行氧化和退火工艺，氧化特定厚度的所述掺杂多晶硅层213、214，形成多晶硅氧化层215、216，且氧化和退火工艺后所述沟槽上的掺杂多晶硅层214高出所述第一表面200a第二设定厚度。
具体的，本实施例中，在所述沟槽210的内壁和所述第二表面200b形成场氧化层211、212之后，所述第一表面200a和所述第二表面200b沉积掺杂多晶硅层213、214之前，还包括：
测量晶圆200在沟槽延伸方向D1和沟槽排列方向D2的翘曲度；
根据测量结果计算晶圆在所述沟槽延伸方向D1和所述沟槽排列方向D2需要调节的翘曲度，及晶圆在所述沟槽延伸方向D1和所述沟槽排列方向D2的翘曲度差值；
根据所述翘曲度和所述翘曲度差值，确定所述选定温度及所述特定厚度，使选定温度下氧化和退火工艺形成的特定厚度的多晶硅氧化层达到同时解决深沟槽晶圆在沟槽延伸方向与沟槽排列方向的翘曲度差异过大和晶圆整体翘曲度过大的问题。
本实施例中，对所述第一表面200a和所述第二表面200b的掺杂多晶硅层213、214同时进行氧化和退火工艺，所述掺杂多晶硅层213、214的氧化和退火同步进行，掺杂多晶硅层的氧化温度同时也作为掺杂多晶硅的退火温度，即选定温度，对晶圆第一表面和第二表面的掺杂多晶硅进行高温氧化的同时达到对里层未氧化掺杂多晶硅进行退火的作用，所述选定温度的范围为950℃~1150℃，例如1000℃，1100℃，氧化掺杂多晶硅层213形成的多晶硅氧化层215的厚度的范围为5000Å~30000Å，例如8000℃，11000℃。
接着，参照所述多晶硅氧化层的厚度，根据所述沟槽的深度、宽度、深宽比、掺杂多晶硅层填充效果及半导体器件的电性参数确定所述掺杂多晶硅层的沉积温度和沉积厚度。
本实施例中，采用低压化学气相沉积的方式同步在晶圆200的第一表面200a沉积掺杂多晶硅层213，在晶圆200的第二表面200b沉积掺杂多晶硅层214。所述掺杂多晶硅层213、214的沉积温度的范围为500℃~600℃，例如为525℃，560℃；所述掺杂多晶硅层213、214的沉积厚度的范围包括10000Å~50000Å，例如为20000Å，30000Å；所述掺杂多晶硅层213填满所述沟槽210并高出所述第一表面200a的第一设定厚度的范围为2200Å ~3500Å，例如为2500Å，3000Å；氧化和退火工艺后所述沟槽210上的掺杂多晶硅层213高出所述第一表面200a的第二设定厚度为1800Å~2500Å，例如为2000Å，2300Å。
接着，参考图7E和图7F所示，执行步骤S06，去除所述第一表面200a上的多晶硅氧化层215及部分掺杂多晶硅层213，至所述沟槽210内掺杂多晶硅层213的厚度符合器件性能要求。
具体的，可以采用研磨工艺和刻蚀工艺去除晶圆100的第一表面200a上的多晶硅氧化层215及部分掺杂多晶硅层213。例如可以采用化学机械研磨、干法刻蚀、湿法刻蚀中的一种或者几种工艺搭配，去除第一表面200a上的多晶硅氧化层215及部分掺杂多晶硅层213，至所述沟槽210内掺杂多晶硅层213的厚度符合器件性能要求。本实施例中沟槽210内掺杂多晶硅层213低于所述第一表面200a，即所述沟槽210内掺杂多晶硅层213构成分离栅沟槽功率器件的分离栅。本实施例提供的半导体器件的制备方法还包括在形成分离栅后完成后续栅极、栅极间绝缘层等工序，上述工序可以采用现有工艺技术上完成，在此不再赘述。
进一步的，本实施例去除晶圆100的第一表面200a上的多晶硅氧化层215及部分掺杂多晶硅层213之后，还包括，测量晶圆在沟槽延伸方向D1和沟槽排列方向D2的翘曲度，以确认上述氧化和退火工艺对晶圆翘曲度的调节结果。
采用本实施例提供的制备方法对晶圆翘曲度进行优化，具体数据如下表，其中半导体器件的工艺参数为：晶圆上形成周期性排列的沟槽，深度为6μm，深宽比为13，沟槽长度为750μm，沟槽内壁的场氧化层的厚度为5500Å，形成场氧化层的工艺温度为1050℃，掺杂多晶硅层的沉积温度为560℃，掺杂多晶硅层沉积的总厚度为24000Å，氧化多晶硅层的厚度16000Å，氧化和退火的工艺的温度为1050℃。如下表所示，如果采用现有制备方法，晶圆翘曲度在沟槽排列方向与沟槽延伸方向的差值为-540μm，通过本实施例提供的半导体器件的制备方法，逐步优化条件，晶圆翘曲度在沟槽排列方向与沟槽延伸方向的差值可以由原来的540μm改善到128μm，效果非常明显，优化后的晶圆翘曲度完全符合预期，满足产品要求。另外，发明人通过实验验证，利用本实施例提供的制备方法可以调节的翘曲度范围在+/-1000μm，解决了300mm 晶圆上实现大规模量产深沟槽产品的瓶颈问题，提高生产效率和降低生产成本。
沟槽延伸方向（μm） 沟槽排列方向（μm） 差值 (μm)
优化前 -350 190 540
优化后 -69 59 128
需要说明的是，本实施例中所述掺杂多晶硅中掺杂的掺杂离子可以为磷离子或硼离子，可以采用化学气相沉积成所述掺杂多晶硅层。具体可以根据制备的半导体器件的电学性能确定掺杂离子类型，并针对不同的掺杂离子适度调整半导体器件制备方法中的工艺参数，在保证半导体器件性能的前提下改善晶圆翘曲度。
综上所述，本发明提供一种半导体器件的制备方法，包括：首先在晶圆沟槽内壁形成场氧化层，接着在晶圆的第一表面和第二表面沉积掺杂多晶硅层，使沟槽上的掺杂多晶硅层高出所述第一表面第一设定厚度，并对第一表面和第二表面的掺杂多晶硅层在选定温度下同时进行氧化和退火工艺，氧化特定厚度的掺杂多晶硅层形成多晶硅氧化层，然后去除第一表面上的多晶硅氧化层及部分掺杂多晶硅层，至沟槽内掺杂多晶硅层的厚度符合器件性能。其中，所述选定温度和特定厚度根据形成场氧化层后晶圆的实际翘曲度及晶圆在沟槽延伸方向和沟槽排列方向的翘曲度差异确定。本发明在深沟槽晶圆的两个表面沉积一定厚度的掺杂多晶硅层，对部分厚度的掺杂多晶硅层进行氧化的同时对掺杂多晶硅层进行退火，通过控制退火温度控制氧化多晶硅层的厚度，同时调节深沟槽晶圆的翘曲度，解决了300mm 晶圆上实现大规模量产深沟槽产品的瓶颈问题。进一步的，本发明提供的半导体器件的制备方法直接在现有的工艺流程上进行优化，无需额外的工艺步骤，提高生产效率和降低生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供晶圆，所述晶圆具有相对的第一表面和第二表面；
在所述第一表面形成沟槽；
在所述沟槽的内壁和所述第二表面形成场氧化层；
在所述第一表面和所述第二表面沉积掺杂多晶硅层，使所述沟槽上的掺杂多晶硅层高出所述第一表面第一设定厚度；
对所述第一表面和所述第二表面的掺杂多晶硅层在选定温度下同时进行氧化和退火工艺，氧化特定厚度的所述掺杂多晶硅层形成多晶硅氧化层，且氧化和退火工艺后所述沟槽内的掺杂多晶硅层高出所述第一表面第二设定厚度；
去除所述第一表面上的多晶硅氧化层及部分掺杂多晶硅层，至所述沟槽内掺杂多晶硅层的厚度符合器件性能要求。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述沟槽的内壁和所述晶圆的第二表面形成第一氧化层之后，所述第一表面和所述第二表面沉积掺杂多晶硅层之前，还包括：
测量所述晶圆在沟槽延伸方向和沟槽排列方向的翘曲度；
根据测量结果计算晶圆在所述沟槽延伸方向和所述沟槽排列方向需要调节的翘曲度，及晶圆在所述沟槽延伸方向和所述沟槽排列方向的翘曲度差值；
根据所述翘曲度和所述翘曲度差值，确定所述选定温度及所述特定厚度，使选定温度下氧化和退火工艺形成的特定厚度的多晶硅氧化层达到同时解决深沟槽晶圆在沟槽延伸方向与沟槽排列方向的翘曲度差异过大和晶圆整体翘曲度过大的问题。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述氧化和退火工艺同步进行，所述选定温度为950℃~1150℃。
4.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述多晶硅氧化层的厚度为5000Å~30000Å。
5.根据权利要求2所述的半导体器件的制备方法，其特征在于，在所述第一表面和所述第二表面沉积掺杂多晶硅层之前，还包括：
参照所述多晶硅氧化层的厚度，根据所述沟槽的深度、宽度、深宽比、掺杂多晶硅层填充效果及半导体器件的电性参数确定所述掺杂多晶硅层的沉积温度和沉积厚度。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述掺杂多晶硅的沉积厚度为10000Å~50000Å，所述掺杂多晶硅的沉积温度为500℃~600℃。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用研磨工艺或者刻蚀工艺去除所述第一表面上的多晶硅氧化层及部分掺杂多晶硅层。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一设定厚度为2200Å~3500Å，所述第二设定厚度为1800Å ~2500Å。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用高温热氧化工艺形成所述场氧化层，工艺温度为700℃~1200℃，所述场氧化层的厚度为300Å ~8000Å。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述沟槽的深度为5μm~10μm，深宽比为8~20。
CN202111566892.8A 2021-12-21 2021-12-21 半导体器件的制备方法 Active CN113964024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111566892.8A CN113964024B (zh) 2021-12-21 2021-12-21 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111566892.8A CN113964024B (zh) 2021-12-21 2021-12-21 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN113964024A CN113964024A (zh) 2022-01-21
CN113964024B true CN113964024B (zh) 2022-06-03

Family

ID=79473428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111566892.8A Active CN113964024B (zh) 2021-12-21 2021-12-21 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN113964024B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420566B (zh) * 2022-03-31 2022-05-31 广州粤芯半导体技术有限公司 一种全包围栅器件及其制作方法
CN116108728B (zh) * 2023-04-12 2023-06-27 粤芯半导体技术股份有限公司 晶圆热应力仿真模型的建模方法
CN117198862A (zh) * 2023-11-03 2023-12-08 粤芯半导体技术股份有限公司 改善分立器件翘曲度的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69332407T2 (de) * 1992-06-17 2003-06-18 Harris Corp Herstellung von Halbleiteranordnungen auf SOI substraten
JP4380116B2 (ja) * 2002-07-08 2009-12-09 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
CN101740525B (zh) * 2008-11-24 2012-10-17 合晶科技股份有限公司 晶背的封装结构
CN103377907A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 深沟槽器件的栅极多晶硅的制备方法
JP6578177B2 (ja) * 2015-09-28 2019-09-18 ラピスセミコンダクタ株式会社 半導体装置の製造方法
CN110620040B (zh) * 2019-09-12 2022-04-22 长江存储科技有限责任公司 一种用于提高生产中工艺稳定性的方法
CN113497122A (zh) * 2020-03-18 2021-10-12 和舰芯片制造(苏州)股份有限公司 一种Split Gate结构、Power MOS器件及制作方法

Also Published As

Publication number Publication date
CN113964024A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
CN113964024B (zh) 半导体器件的制备方法
US10103264B2 (en) Channel strain control for nonplanar compound semiconductor devices
TWI573267B (zh) 半導體裝置與製作非平面電路裝置的方法
CN105304709A (zh) 鳍式场效应晶体管的结构和形成方法
CN105280639A (zh) 鳍式场效应晶体管的结构和形成方法
KR20160016508A (ko) 비평면 디바이스 및 변형 생성 채널 유전체
US8951868B1 (en) Formation of functional gate structures with different critical dimensions using a replacement gate process
JPS62219943A (ja) 絶縁分離のｃｍｏｓ　ｆｅｔ集積装置の製造方法
TW201916260A (zh) 半導體結構的形成方法
US10658252B2 (en) Semiconductor structure and method for forming the same
US20190006351A1 (en) Semiconductor structure and fabrication method thereof
TWI569329B (zh) 半導體裝置之製造方法
US20240113173A1 (en) Semiconductor structures and methods thereof
US10211045B1 (en) Microwave annealing of flowable oxides with trap layers
CN106952909A (zh) 半导体结构及其形成方法
CN113964023B (zh) 半导体器件的制备方法
TW201926572A (zh) 半導體結構的形成方法
US20180114730A1 (en) Spacer integration scheme for nfet and pfet devices
US10269648B1 (en) Method of fabricating a semiconductor device structure
CN107369648B (zh) 一种双栅氧化层制造方法
CN110942979A (zh) 半导体结构的形成方法
US10090170B2 (en) Semiconductor fabrication method including non-uniform cover layer
CN117153866B (zh) 一种半导体器件及其制作方法
US11302583B2 (en) Solid-phase source doping method for FinFET structure
US20230420521A1 (en) Graded superlattice structure for gate all around devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.