JP6578177B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は半導体装置の製造方法に関する。

半導体基板（以下、「ウエハ」という。）の反り量は、半導体装置の製造工程の初期は非常に小さいが、製造工程が進むに従って増大する。特に、高温での熱処理、酸化や化学気相成長法（ＣＶＤ）による成膜、膜を削るエッチング等の工程では、ウエハの表面と裏面との間で応力差を生じてウエハの反り量が増加する。ウエハの反り量が大きくなると、ウエハの搬送トラブルを引き起こす以外に、フォトリソグラフィ工程において露光位置がずれ、下地パターンとの位置合わせが困難になる、いわゆる「合わせ外れ」という問題が発生する。

特許文献１には、半導体ウエハの表面側にのみ選択的に第１の膜を形成する工程と、前記第１の膜が形成された半導体ウエハの表面側及び裏面側の両側に同時に第２の膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体ウエハの裏面側に形成された第２の膜のみを選択的に全部又は一部除去することにより、前記第１の膜を形成することによって前記半導体ウエハに加わった応力の全部又は一部を緩和する工程を含む、半導体装置の製造方法が開示されている。

特開２００５−２６４０４号公報

しかしながら、ウエハの反り量は半導体装置の製造工程が進むに従って増大する。例えば、後続する工程において前工程で形成した膜に起因してウエハの反り量が増加する場合がある。したがって、特許文献１に記載された製造方法のように、ウエハの裏面側に形成された第２の膜のみを選択的に全部又は一部除去することにより、先に形成された第１の膜によってウエハに加わった応力の全部又は一部を緩和するだけでは、半導体装置の製造工程の全般に亘って反りを抑制することができない。

本発明は上記事情に鑑みなされたものであり、本発明の目的は、半導体装置の製造工程において半導体基板に生じる反り量が、製造工程中は予め定めた範囲内となるように調整される、半導体装置の製造方法を提供することにある。

上記目的を達成するための請求項１に記載の発明は、半導体装置の製造工程において各工程で半導体基板に生じる反り量が予め定めた範囲内となるように、前記半導体基板の裏面側への膜の形成又は前記半導体基板の裏面側に形成された膜の除去を行う工程を挿入する、半導体装置の製造方法であることを特徴とする。

本発明によれば、半導体装置の製造工程において半導体基板に生じる反り量が、製造工程中は予め定めた範囲内となるように調整される。

成膜される膜の種類と反り方向との関係を示す図表である。 酸化膜の膜厚と反り量との関係を示すグラフである。 （Ａ）〜（Ｆ）は本発明の第１の実施の形態に係る製造工程を示す断面図である。 （Ａ）〜（Ｅ）は本発明の第２の実施の形態に係る製造工程を示す断面図である。 （Ａ）〜（Ｅ）は本発明の第３の実施の形態に係る製造工程を示す断面図である。 （Ｆ）〜（Ｉ）は本発明の第３の実施の形態に係る製造工程を示す断面図である。 （Ｊ）〜（Ｌ）は本発明の第３の実施の形態に係る製造工程を示す断面図である。 第３の実施の形態に係る製造工程における反り量の推移を示すグラフである。 （Ａ）〜（Ｅ）は本発明の第４の実施の形態に係る製造工程を示す断面図である。

図面を参照して本発明の実施の形態について詳細に説明する。

＜成膜によるウエハの反り＞
図１は成膜される膜の種類と反り方向との関係を示す図表である。図１に示すように、膜の種類や成膜するウエハ面（表面又は裏面）によってウエハの反り方向が異なる。ウエハの反り方向には凸方向と凹方向とがある。ここで、凸方向の反りとは、ウエハが表面側に向かって凸状となる反りである。また、凹方向の反りとは、ウエハが裏面側に向かって凹状となる反りである。なお、ウエハの反り量は、例えば、電子情報技術産業協会規格の厚膜ＳＯＩウエハ標準仕様である「ＪＥＩＴＡ ＥＭ−３６０４Ａ」に記載の測定方法従って測定することができる。

二酸化シリコン膜（ＳｉＯ_２：以下、「酸化膜」という。）や、多結晶シリコン膜（以下、「ポリシリコン膜」という。）がウエハの表面に形成されると凸方向の反りを生じ、酸化膜やポリシリコン膜がウエハの裏面に形成されると凹方向の反りを生じる。また、窒化シリコン膜（Ｓｉ_３Ｎ_４：以下、「窒化膜」という。）がウエハの表面に形成されると凹方向の反りを生じ、窒化膜がウエハの裏面に形成されると凸方向の反りを生じる。同種の膜がウエハの両面に形成された場合は、膜による応力が相殺されて反りは生じない。

図２は酸化膜の膜厚とウエハの反り量との関係を示すグラフである。横軸は「酸化膜の膜厚」を表す。単位はÅ（オングストローム）である。縦軸は「ウエハの反り量」を表す。単位はｍｍ（ミリメートル）である。プラズマＣＶＤでウエハの表面にだけ酸化膜を形成した場合、図２に示すように、膜厚が大きくなるほど反り量が増加する。これは、膜厚が大きくなるほど、酸化膜自体が有する応力が増加する為である。

以上のことから、ウエハの反り方向及び反り量に応じて、ウエハの表面及び裏面に形成される膜種や膜厚を最適化することで、反り量を低減することはできる。しかしながら、ウエハの表面に形成される膜の膜種や膜厚を変更することは装置構造の設計変更となるため困難である。

したがって、本実施の形態では、半導体装置の製造工程において各工程でウエハに生じる反り量が予め定めた範囲内となるように、ウエハの裏面側への膜の形成又はウエハの裏面側に形成された膜の除去を行う工程を挿入する。例えば、後続する工程においてウエハの反りを増加させる膜を事前に除去する。これにより、半導体装置の製造工程において半導体基板に生じる反り量が、製造工程中は予め定めた範囲内となるように調整される。

＜第１の実施の形態＞
第１の実施の形態では、ウエハの裏面にのみ酸化膜を形成する工程を挿入して、凸方向の反りが生じているウエハに、凹方向の反りを生じさせる。これにより、ウエハの凸方向の反り量を低減して、予め定めた範囲内とすることができる。図３（Ａ）〜（Ｇ）は本発明の第１の実施の形態に係る製造工程を示す断面図である。

まず、図３（Ａ）に示すように、表面及び裏面にシリコンが露出した初期状態のウエハ１０を用意する。次に、図３（Ｂ）に示すように、ウエハ１０の表面に酸化膜１２Ａを形成すると共に、ウエハ１０の裏面に酸化膜１２Ｂを形成する。酸化膜１２Ａ，１２Ｂは、シリコンを熱酸化することにより形成される。

次に、図３（Ｃ）に示すように、酸化膜１２Ａ上に窒化膜１４Ａを形成し、酸化膜１２Ｂ上に窒化膜１４Ｂを形成する。窒化膜１４Ａ、窒化膜１４Ｂは、ＣＶＤにより窒化膜を堆積させることにより形成される。ここまでの工程では、ウエハ１０の両面に同種の膜が形成されており、膜による応力が相殺されて反りは生じない。

次に、図３（Ｄ）に示すように、窒化膜１４Ａ上にだけ酸化膜１６Ａを形成する。酸化膜１６Ａは、プラズマＣＶＤによりシリコン酸化膜を堆積させることにより形成される。ウエハ１０の表面側にだけ酸化膜１６Ａが形成されることにより、ウエハ１０には凸方向の反りが生じる。

次に、図３（Ｅ）に示すように、ウエハ１０の裏面側に形成された酸化膜１２Ｂ及び窒化膜１４Ｂを除去して、ウエハ１０の裏面のシリコンを露出させる。エッチングにより、窒化膜１４Ｂと窒化膜１４Ｂの下に在る酸化膜１２Ｂとが除去される。酸化膜１２Ｂ及び窒化膜１４Ｂが除去されると、ウエハ１０の凸方向の反りが増加する。

そこで、次に、図３（Ｆ）に示すように、ウエハ１０の裏面に新たな酸化膜１８Ｂを形成する。酸化膜１８Ｂは、シリコンを熱酸化することにより、シリコンが露出しているウエハ１０の裏面だけに形成される。酸化膜１２Ａ、窒化膜１４Ａ、及び酸化膜１６Ａで覆われたウエハ１０の表面は酸化されない。酸化膜１８Ｂは、凸方向の反りが生じているウエハ１０に、凹方向の反りを生じさせる。これにより、ウエハの凸方向の反り量を低減する。

最後に、図３（Ｇ）に示すように、ウエハ１０の表面側に形成された酸化膜１２Ａ、窒化膜１４Ａ、及び酸化膜１６Ａを除去する。図３（Ｅ）に示す工程と同様に、エッチングにより酸化膜と窒化膜とが除去される。

図３（Ｅ）に示す工程で、ウエハ１０の裏面に形成される酸化膜１８Ｂの膜厚は、製造工程全般においてウエハ１０の反り量が予め定めた範囲内となるように決められる。
例えば、実験的に得られた酸化膜の膜厚とウエハの反り量との関係（図２参照）に基づいて、図３（Ｇ）に示す構造で予測される凸方向の反り量が閾値未満となる膜厚とされる。

上記の通り、本実施の形態では、製造工程全般においてウエハ１０の凸方向の反り量が閾値を超えないように、ウエハ１０の裏面に酸化膜１８Ｂを形成してウエハの凸方向の反り量を低減するので、半導体装置の製造工程においてウエハの反り量が予め定めた範囲内に維持される。

＜第２の実施の形態＞
第２の実施の形態では、第１の実施の形態と同様に、ウエハの裏面にのみ酸化膜を形成する工程を挿入して、凸方向の反りが生じているウエハに凹方向の反りを生しさせる。これにより、ウエハの凸方向の反り量を低減して、予め定めた範囲内とすることができる。但し、第１の実施の形態の一部の工程を省略する。図４（Ａ）〜（Ｅ）は本発明の第２の実施の形態に係る製造工程を示す断面図である。

まず、図４（Ａ）では、図３（Ａ）と同様に、初期状態のウエハ１０を用意する。次に、図４（Ｂ）では、図３（Ｂ）と同様に、ウエハ１０の表面に酸化膜１２Ａを形成すると共に、ウエハ１０の裏面に酸化膜１２Ｂを形成する。ここまでの工程では、ウエハ１０の両面に同種の膜が形成されており、膜による応力が相殺されて反りは生じない。

次に、図４（Ｃ）に示すように、酸化膜１２Ａ上にだけ窒化膜１４Ａを形成する。窒化膜１４Ａは、プラズマＣＶＤにより窒化膜を堆積させることにより形成される。ウエハ１０の表面側にだけ窒化膜１４Ａが形成されることにより、ウエハ１０には凸方向の反りが生じる。

次に、図４（Ｄ）に示すように、ウエハ１０の裏面側に形成された酸化膜１２Ｂを除去して、ウエハ１０の裏面のシリコンを露出させる。エッチングにより、酸化膜１２Ｂが除去される。酸化膜１２Ｂが除去されると、ウエハ１０の凸方向の反りが増加する。

そこで、次に、図４（Ｅ）に示すように、ウエハ１０の裏面に新たな酸化膜１８Ｂを形成する。酸化膜１８Ｂは、シリコンを熱酸化することにより、シリコンが露出しているウエハ１０の裏面だけに形成される。酸化膜１８Ｂは、凸方向の反りが生じているウエハ１０に、凹方向の反りを生じさせる。これにより、ウエハの凸方向の反り量を低減する。

最後に、図４（Ｆ）に示すように、ウエハ１０の表面側に形成された酸化膜１２Ａ及び窒化膜１４Ａを除去する。第１の実施の形態と同様に、エッチングにより酸化膜と窒化膜とが除去される。

図４（Ｅ）に示す工程で、ウエハ１０の裏面に形成される酸化膜１８Ｂの膜厚は、第１の実施の形態と同様に、製造工程全般においてウエハ１０の反り量が予め定めた範囲内となるように決められる。

上記の通り、本実施の形態では、第１の実施の形態と同様に、製造工程全般においてウエハ１０の凸方向の反り量が閾値を超えないように、ウエハ１０の裏面に酸化膜１８Ｂを形成してウエハの凸方向の反り量を低減するので、半導体装置の製造工程においてウエハの反り量が予め定めた範囲内に維持される。

＜第３の実施の形態＞
第３の実施の形態では、半導体装置の一例としてＣＭＯＳ型の集積回路（ＩＣ）を想定している。ＣＭＯＳ型ＩＣの製造工程に、ウエハの裏面側への膜の形成又はウエハの裏面側に形成された膜の除去を行う工程を挿入することで、ＣＭＯＳ型ＩＣの製造工程において生じる凸方向の反り量を予め定めた範囲内に維持する方法を具体的に説明する。ＣＭＯＳ型ＩＣは、高耐圧のｎ型ＭＯＳ（ＨＶＮＭＯＳ）と高耐圧のｐ型ＭＯＳ（ＨＶＰＭＯＳ）とを含んで構成されている。

（半導体装置の製造工程）
図５（Ａ）〜（Ｅ）、図６（Ｆ）〜（Ｉ）、及び図７（Ｊ）〜（Ｌ）は、本発明の第３の実施の形態に係る製造工程を示す断面図である。まず、図５（Ａ）に示すように、
ｎ型エピタキシャル層２２が形成されたｐ型シリコン基板２０を準備する。以下では、ｐ型シリコン基板２０を「ウエハ２０」という。

次に、図５（Ｂ）に示すように、ウエハ２０の裏面とエピタキシャル層２２の表面に保護酸化膜２４Ａ、２４Ｂを形成する。保護酸化膜２４Ａ、２４Ｂは、シリコンを熱酸化することにより形成される。また、フォトリソグラフィにより、エピタキシャル層２２のｎ型ＭＯＳ形成領域に、イオン化したｐ型不純物を注入して、ｐ型不純物の濃度が高い高濃度ｐ型ウェル（ＨＰＷ）２６を形成する。

同様にして、エピタキシャル層２２のｐ型ＭＯＳ形成領域に、ｎ型不純物の濃度が高い高濃度ｎ型ウェル（ＨＮＷ）２８を形成する。なお、高濃度ｐ型ウェル２６及び高濃度ｎ型ウェル２８の各々は、イオン注入後に高温で熱処理されることで活性化される。

次に、図５（Ｃ）に示すように、フォトリソグラフィにより、高濃度ｐ型ウェル２６内に、イオン化したｎ型不純物を注入し、ｎ型不純物領域（ＮＮ）３０を形成する。同様にして、高濃度ｎ型ウェル２８内にｐ型不純物領域（ＰＰ）３２を形成する。なお、ｎ型不純物領域３０及びｐ型不純物領域３２の各々は、イオン注入後に高温で熱処理されることで活性化される。

次に、図５（Ｄ）に示すように、エッチングにより保護酸化膜２４Ａ、２４Ｂを一旦除去した後、ＤＴＩ（Deep Trench Isolation）法による素子分離を行うために、エピタキシャル層２２上に、保護酸化膜３４Ａ、保護窒化膜３６Ａ、及びノンドープのシリコン酸化膜（ＮＳＧ膜）３８を形成する。ここで、ウエハ２０の裏面側にも、保護酸化膜３４Ｂ及び保護窒化膜３６Ｂを形成する。

保護酸化膜３４Ａ、３４Ｂは、シリコンを熱酸化することにより形成される。保護窒化膜３６Ａは、ＣＶＤにより窒化膜を堆積させることにより形成される。ＮＳＧ膜３８は、ＣＶＤによりノンドープのシリコン酸化膜を堆積させることにより形成される。

ＮＳＧ膜３８にフォトリソグラフィを施して、ＮＳＧ膜３８によるマスクパターン（ＮＳＧマスク）を形成する。このＮＳＧマスクを用いて数種類のエッチングを行い、ウエハ１０に達するディープ・トレンチ４０を形成する。ディープ・トレンチ４０は、ｎ型ＭＯＳとｐ型ＭＯＳの各素子を分離するように、各素子の周囲に複数形成される。

次に、図５（Ｅ）に示すように、ディープ・トレンチ４０のシリコンが露出した内壁に薄い犠牲酸化膜４２を形成する。犠牲酸化膜４２は、シリコンを熱酸化することにより形成される。ここで、耐圧性を高めるために、ディープ・トレンチ４０の底面に、ウエハ２０よりｐ型不純物の濃度が高いチャンネル・ストップ層をイオン注入により形成してもよい。

次に、図６（Ｆ）に示すように、ディープ・トレンチ４０内の犠牲酸化膜４２は一旦除去される。犠牲酸化膜とは、エッチングで除去することを前提とした酸化膜のことであり、エッチングにより除去される。次に、図６（Ｇ）に示すように、ディープ・トレンチ４０のシリコンが露出した内壁に厚い内壁酸化膜４４を形成する。内壁酸化膜４４は、シリコンを熱酸化することにより形成される。

次に、図６（Ｈ）に示すように、ディープ・トレンチ４０の埋め込みを行う。ウエハ２０の表面側、即ち、残されたＮＳＧ膜３８上とディープ・トレンチ４０上とに、ＣＶＤによりポリシリコンを厚膜で堆積して、ディープ・トレンチ４０の埋め込みを行う。これにより、ディープ・トレンチ４０にポリシリコン４６Ａが埋め込まれると共に、ウエハ２０の表面側がポリシリコン膜４６Ａで覆われる。また、ウエハ２０の裏面側にもポリシリコン膜４６Ｂを形成する。ここで、製造工程全般における反り量を低減するためには、ポリシリコン膜４６Ａ及びポリシリコン膜４６Ｂの膜厚を薄くすることが好ましい。

次に、図６（Ｉ）に示すように、エッチングにより不要なポリシリコン膜４６Ａを除去する。内壁酸化膜４４で被覆されたディープ・トレンチ４０内のポリシリコン４６Ａを残して、他のポリシリコン膜４６Ａは除去される。続けて、図７（Ｊ）に示すように、エッチングによりウエハ２０の裏面側を覆うポリシリコン膜４６Ｂが除去される。

次に、エッチングにより保護酸化膜３４Ａ、保護窒化膜３６Ａ、保護酸化膜３４Ｂ、保護窒化膜３６Ｂ、及びＮＳＧ膜３８を除去する。保護酸化膜３４Ａ、保護窒化膜３６Ａ、及びＮＳＧ膜３８が除去されると、ウエハ２０の表面側では、エピタキシャル層２２の表面が露出する。保護酸化膜３４Ｂ及び保護窒化膜３６Ｂが除去されると、ウエハ２０の裏面が露出する。

次に、図７（Ｋ）に示すように、浅いトレンチ（Shallow Trench）５２を形成するために、エピタキシャル層２２上に、保護酸化膜４８Ａ及び保護窒化膜５０Ａを形成する。また、ウエハ２０の裏面側にも、保護酸化膜４８Ｂ及び保護窒化膜５０Ｂを形成する。そして、フォトリソグラフィにより数種類のエッチングを行い、ｎ型不純物領域（ＮＮ）３０に達するトレンチ５２とｐ型不純物領域（ＰＰ）３２に達するトレンチ５２とを形成する。また、ディープ・トレンチ４０の上部にある内壁酸化膜４４とポリシリコン４６Ａもエッチングにより除去されて、トレンチ５２となる。

なお、ディープ・トレンチ４０と同様に、トレンチ５２のシリコンが露出した内壁が熱酸化されて、トレンチ５２内に内壁酸化膜（図示せず）が形成される。このとき、結晶欠陥を低減するために、酸化後アニール（ＰＯＡ）を併せて行うのが一般的である。製造工程における反り量を低減するためには酸化後アニールを省略することが好ましいが、後述する通り、本実施の形態では、ウエハ２０の裏面側を覆うポリシリコン膜４６Ｂが除去されているので、酸化後アニールを実施してもウエハ２０の反り量は予め定めた範囲内となる。

次に、図７（Ｌ）に示すように、ＣＶＤによりＮＳＧ膜５４を堆積してトレンチ５２の埋め込みを行う。トレンチ５０にＮＳＧが埋め込まれると共に、ウエハ２０の表面側がＮＳＧ膜（図示せず）で覆われる。ＮＳＧ膜（図示せず）は、化学機械研磨（ＣＭＰ）により除去される。浅いトレンチ５２が形成された領域はＣＭＰによる研磨度合いが大きくなるため、トレンチ５２の形成領域以外の領域が研磨されるように、フォトリソグラフィによりＮＳＧ膜（図示せず）の表面に予め段差を設けておくことが好ましい。

次に、エッチングにより保護酸化膜４８Ａ、保護窒化膜５０Ａ、保護酸化膜４８Ｂ、及び保護窒化膜５０Ｂを除去する。保護酸化膜４８Ａ及び保護窒化膜５０Ａが除去されると、ウエハ２０の表面側では、エピタキシャル層２２の表面が露出する。保護酸化膜４８Ｂ及び保護窒化膜５０Ｂが除去されると、ウエハ２０の裏面が露出する。

次に、エピタキシャル層２２上に、高電圧用のゲート酸化膜５６を形成する。ゲート酸化膜５６は、シリコンを熱酸化することにより形成される第１の層、ＣＶＤによりＮＳＧ膜を堆積することにより形成される第２の層、減圧ＣＶＤでＴＥＯＳ膜（ＬＰ−ＴＥＯＳ膜）を堆積することにより形成される第３の層を記載した順序で積層した多層膜である。多層膜についてはアニールを行うのが好ましい。また、製造工程全般における反り量を低減するためには、ＬＰ−ＴＥＯＳ膜の形成を省略するのが好ましい。

なお、図示や説明は省略するが、チャンネル領域の形成や低電圧用のゲート酸化膜の形成が行われる。また、ウエハ２０の裏面には、保護酸化膜５７が形成される。

最後に、ゲート酸化膜５６上に、ゲート電極を形成するために、ＣＶＤによりポリシリコンを堆積してポリシリコン膜５８Ａを形成する。また、ウエハ２０の裏面側にもポリシリコン膜５８Ｂを形成する。次に、ポリシリコン膜５８Ａ上に、フォトリソグラフィ用のレジストパターン６０を形成する。

この後、レジストパターン６０によりポリシリコン膜５８Ａをパターニングして、ｎ型ＭＯＳ用のゲート電極（図示せず）とｐ型ＭＯＳ用のゲート電極（図示せず）とが形成される。更に、ゲート電極（図示せず）をマスクとして、ゲート酸化膜５６が部分的に除去される。

（ウエハそり量の製造工程間推移）
製造工程が進むに従ってウエハのそり量が増大する。
図８は第３の実施の形態に係る製造工程における反り量の推移を示すグラフである。上記の製造工程では、図６（Ｈ）に示すディープ・トレンチ４０の埋め込みを行う工程と、図６（Ｉ）に示すウエハ２０の表面側を覆う不要なポリシリコン膜４６Ａを除去する工程との間で、ウエハ２０の表面側の膜厚が大きく減少する。

本実施の形態では、図６（Ｉ）に示す工程の次に、ウエハ２０の裏面側を覆うポリシリコン膜４６Ｂを除去する（図７（Ｊ）参照）。この場合の反り量の推移を黒四角（◆）で示す。一方、図６（Ｉ）に示す工程の次に、ウエハ２０の裏面側を覆うポリシリコン膜４６Ｂの除去を行わずに、後続の製造工程を続けた場合の反り量の推移を白丸（○）で示す。

この例においては、ウエハ２０の反り量が−Ｘ以上で且つ＋Ｘ以下の場合に、フォトリソグラフィ工程において「合わせ外れ」という問題を回避することができる。即ち、ウエハ２０の反り量の下限閾値が「−Ｘ」であり、上限閾値が「＋Ｘ」である。ウエハ２０の反り量が−Ｘ未満又は＋Ｘを超える場合には、フォトリソグラフィ工程において「合わせ外れ」という問題が発生する。

黒四角（◆）で示すように、本実施の形態では、図７（Ｊ）に示す工程でウエハ２０の裏面側を覆うポリシリコン膜４６Ｂを除去することで、一時的に凸方向の反り量が増加する。しかしながら、その後の凸方向の反り量は、図７（Ｌ）に示すゲート電極形成のためのフォトリソグラフィ工程を過ぎるまで上限閾値「＋Ｘ」を超えない。即ち、製造工程全般においてウエハ２０の反り量が予め定めた範囲内となる。

これに対し、白丸（○）で示すように、図６（Ｉ）に示す工程の次に、ウエハ２０の裏面側を覆うポリシリコン膜４６Ｂを除去しない場合は、図７（Ｋ）に示す浅いトレンチ５２形成のためのフォトリソグラフィ工程以前に上限閾値「＋Ｘ」を超えて、「合わせ外れ」という問題が発生する。反りが増加する理由は、図７（Ｋ）に示す構造のウエハ２０の裏面側にポリシリコン膜４６Ｂを残したままで熱酸化や酸化後アニールを行うと、ポリシリコン膜４６Ｂに応力が発生し、ウエハ２０が凸方向に反るからであると推測される。

＜第４の実施の形態＞
第４の実施の形態では、ディープ・トレンチ４０の犠牲酸化膜４２を形成した後に、ウエハ２０の裏面側の保護窒化膜３６Ｂを除去し、その後に犠牲酸化膜４２とウエハ２０の裏面側の保護酸化膜３４Ｂを除去し、ディープ・トレンチ４０の内壁酸化膜４４を形成すると共にウエハ２０の裏面に保護酸化膜６２を形成する以外は、第３の実施の形態の製造工程と同じであるため説明を省略する。

図９（Ａ）〜（Ｅ）は本発明の第４の実施の形態に係る製造工程を示す断面図である。図９（Ａ）に示す構造は、図５（Ｅ）に示す構造と同じである。したがって、図５（Ａ）〜（Ｄ）に示す工程については説明を省略する。図９（Ａ）に示すように、シリコンの熱酸化によりディープ・トレンチ４０内に犠牲酸化膜４２を形成する。

次に、図９（Ｂ）に示すように、エッチングによりウエハ２０の裏面側の保護窒化膜３６Ｂを除去する。次に、図９（Ｃ）に示すように、エッチングによりディープ・トレンチ４０内の犠牲酸化膜４２とウエハ２０の裏面側の保護酸化膜３４Ｂを除去する。犠牲酸化膜４２が除去されると、ディープ・トレンチ４０のシリコン内壁が露出する。保護酸化膜３４Ｂが除去されると、ウエハ２０の裏面が露出する。

次に、図９（Ｄ）に示すように、ディープ・トレンチ４０のシリコンが露出した内壁に厚い内壁酸化膜４４を形成すると共に、ウエハ２０の裏面に厚い保護酸化膜６２を形成する。内壁酸化膜４４及び保護酸化膜６２は、シリコンを熱酸化することにより形成される。

図９（Ｄ）に示す工程は、図６（Ｇ）に示す工程に相当する。但し、ウエハ２０の裏面側には、保護酸化膜３４Ｂ及び保護窒化膜３６Ｂの代わりに、保護酸化膜６２が形成されている。図９（Ｅ）に示す構造は、図７（Ｌ）に示す構造と同じである。図９（Ｄ）に示す工程の後、図６（Ｇ）〜（Ｉ）及び図７（Ｊ）〜（Ｌ）に示す工程が実施されて、図９（Ｅ）に示す構造が得られる。

即ち、図９（Ｄ）に示す工程の後、ポリシリコン膜４６Ａによるディープ・トレンチ４０の埋め込み、不要なポリシリコン膜４６Ａ、４６Ｂの除去、浅いトレンチ５２の形成、ＮＳＧ膜によるトレンチ５２の埋め込み、ゲート酸化膜５６やポリシリコン膜５８Ａの形成等が実施される。

本実施の形態では、図９（Ｂ）に示す工程で、ウエハ２０の裏面側の保護窒化膜３６Ｂを除去して、図９（Ｄ）に示す工程で、内壁酸化膜４４を形成する際にウエハ２０の裏面に厚い保護酸化膜６２を形成する。これにより、凹方向の反り量が増加するので、製造工程全般における凸方向の反り量は、第３の実施の形態に係る製造工程に比べて低減する。したがって、製造工程全般においてウエハ２０の反り量が予め定めた範囲内となる。

なお、上記実施の形態で説明した半導体装置の製造方法の構成は一例であり、本発明の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。

１０ ウエハ
１２Ａ、１２Ｂ 酸化膜
１４Ａ、１４Ｂ 窒化膜
１６Ａ 酸化膜
１８Ａ、１８Ｂ 酸化膜
２０ ウエハ
２０ ｐ型シリコン基板
２２ ｎ型エピタキシャル層
２４Ａ 保護酸化膜
２６ ｐ型ウェル
２８ ｎ型ウェル
３０ ｎ型不純物領域
３２ ｐ型不純物領域
３４Ａ、３４Ｂ 保護酸化膜
３６Ａ、３６Ｂ 保護窒化膜
３８ ＮＳＧ膜
４０ ディープ・トレンチ
４２ 犠牲酸化膜
４４ 内壁酸化膜
４６Ａ、４６Ｂ ポリシリコン膜
４８Ａ、４８Ｂ 保護酸化膜
５０ トレンチ
５０Ａ、５０Ｂ 保護窒化膜
５２ トレンチ
５４ ＮＳＧ膜
５６ ゲート酸化膜
５７ 保護酸化膜
５８Ａ、５８Ｂ ポリシリコン膜
６０ レジストパターン
６２ 保護酸化膜

Claims (3)

1. 半導体基板の両面に第１の酸化膜を形成する工程と、
   前記第１の酸化膜を有する前記半導体基板の両面側に窒化膜を形成する工程と、
   前記第１の酸化膜及び前記窒化膜を有する前記半導体基板の表面側に第２の酸化膜を形成する工程と、
   前記半導体基板の裏面側に形成された前記第１の酸化膜及び前記窒化膜を除去して前記半導体基板の裏面を露出する工程と、
   前記半導体基板の反り量が予め定めた範囲内となるように、露出された前記半導体基板の裏面に第３の酸化膜を形成する工程と、
   を含む半導体装置の製造方法。
2. 半導体基板の両面に第１の酸化膜を形成する工程と、
   前記第１の酸化膜を有する前記半導体基板の表面側に窒化膜を形成する工程と、
   前記半導体基板の裏面側に形成された前記第１の酸化膜を除去して前記半導体基板の裏面を露出する工程と、
   前記半導体基板の反り量が予め定めた範囲内となるように、露出された前記半導体基板の裏面に第２の酸化膜を形成する工程と、
   を含む半導体装置の製造方法。
3. 半導体基板に素子分離用のディープ・トレンチを形成する工程と、
   前記ディープ・トレンチを埋め込むと共に前記半導体基板の表面側及び裏面側を覆うようにポリシリコン膜を堆積する工程と、
   熱処理前に前記半導体基板の表面側及び裏面側を覆うポリシリコン膜を除去する工程と、
   前記ディープ・トレンチを形成する半導体基板が裏面に窒化膜が形成された半導体基板であって、前記ディープ・トレンチを形成する工程が、熱酸化前に前記窒化膜を除去して前記半導体基板の裏面を露出する工程と、
   前記ディープ・トレンチの内壁及び前記半導体基板の裏面を熱酸化して酸化膜を形成する工程と、
   を含む半導体装置の製造方法。