JP2016063198A - 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ - Google Patents

貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ Download PDF

Info

Publication number
JP2016063198A
JP2016063198A JP2014192696A JP2014192696A JP2016063198A JP 2016063198 A JP2016063198 A JP 2016063198A JP 2014192696 A JP2014192696 A JP 2014192696A JP 2014192696 A JP2014192696 A JP 2014192696A JP 2016063198 A JP2016063198 A JP 2016063198A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
sic
layer
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014192696A
Other languages
English (en)
Other versions
JP6500378B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014192696A priority Critical patent/JP6500378B2/ja
Priority to DE102015218218.5A priority patent/DE102015218218B4/de
Publication of JP2016063198A publication Critical patent/JP2016063198A/ja
Application granted granted Critical
Publication of JP6500378B2 publication Critical patent/JP6500378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない貼合せＳｉＣウェーハを提供する。【解決手段】本発明の貼合せＳｉＣウェーハは、支持基板と、該支持基板上に形成された絶縁膜と、該絶縁膜上に形成された活性層と、を有し、前記支持基板及び前記活性層が、ともにＳｉＣ層からなり、直径２００ｍｍ以上であることを特徴とする。【選択図】図１

Description

本発明は、貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハに関する。
炭化ケイ素（ＳｉＣ）には、立方晶系の結晶構造を有するβ型ＳｉＣ（「３Ｃ−ＳｉＣ」とも称される。）と、六方晶系の結晶構造を有するα型ＳｉＣとがあり、α型ＳｉＣには、ＳｉとＣの層状配列の繰り返し周期の違いにより６Ｈ，４Ｈ，２Ｈ等の多種類の結晶構造異性体がある。ＳｉＣは２．２〜３．３ｅＶという広いバンドギャップを有することから、各種半導体デバイス用の半導体材料として期待されている。
特許文献１には、表面Ｓｉ層と埋め込み絶縁層とを有するＳＯＩ基板の前記表面Ｓｉ層を炭化して、単結晶ＳｉＣ膜に変成させ、該単結晶ＳｉＣ膜上にさらに単結晶ＳｉＣ層をエピタキシャル成長させる技術が記載されている。
特開２００６−２２８７６３号公報
特許文献１で得られるウェーハは、シリコンを支持基板とし、該支持基板上に埋め込み絶縁層を有し、該埋め込み絶縁層上に単結晶ＳｉＣ層（活性層）を有するものである。このウェーハの単結晶ＳｉＣ層に半導体デバイスを作製するデバイス工程を行う際、プロセス温度がシリコンの融点（１４１４℃）を超えるような場合には、支持基板のシリコンが溶けてしまうことになる。このため、当該ウェーハではデバイス工程の自由度に制限がある。また、半導体ウェーハに素子分離領域を作製した際のリーク電流は極力減らすことが好ましい。
そこで本発明は、上記課題に鑑み、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない貼合せＳｉＣウェーハ及びその製造方法を提供することを目的とする。
本発明者は、支持基板及び活性層がともにＳｉＣ層であり、両者の間に絶縁膜が形成されたウェーハを着想した。このウェーハであれば、支持基板がシリコンではないため、デバイス工程のプロセス温度はシリコンの融点未満に制限されない。また、ＳｉＣはシリコンより熱伝導率が高いことから、このウェーハは、支持基板がシリコンであるウェーハよりもデバイスの自己発熱を放熱しやすく、その結果、リーク電流を少なくすることができる。
本発明者は支持基板及び活性層がともにＳｉＣ層であるウェーハの提供を目的に鋭意検討の結果、シリコンウェーハ上にＳｉＣ層を気相成長させる技術を応用した貼合せ法により、支持基板及び活性層がともにＳｉＣ層であり、両者の間に絶縁膜が形成されたウェーハを作製できることを見出した。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）第１シリコンウェーハ上に第１ＳｉＣ層を気相成長させる第１工程と、
第２シリコンウェーハ上に第２ＳｉＣ層を気相成長させる第２工程と、
前記第１又は第２ＳｉＣ層上に絶縁膜を形成する工程と、
前記第１ＳｉＣ層と前記第２ＳｉＣ層との間に前記絶縁膜が位置するように、前記第１シリコンウェーハと前記第２シリコンウェーハとを貼り合せて、貼合せウェーハを得る工程と、
該貼合せウェーハから前記第１シリコンウェーハを除去する工程と、
前記貼り合わせの前又は後に、前記第２シリコンウェーハを除去する工程と、
を有し、前記第１ＳｉＣ層を活性層、前記第２ＳｉＣ層を支持基板とした貼合せＳｉＣウェーハを得ることを特徴とする貼合せＳｉＣウェーハの製造方法。
（２）前記第１工程で、前記第１シリコンウェーハ上にβ型単結晶ＳｉＣ層を気相成長させることにより、
該β型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する、上記（１）に記載の貼合せＳｉＣウェーハの製造方法。
（３）前記第１工程で、前記第１シリコンウェーハ上にβ型単結晶ＳｉＣ層を気相成長させ、引き続き該β型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を気相成長させ、
前記貼合せウェーハから前記第１シリコンウェーハを除去した後、引き続き前記β型単結晶ＳｉＣ層を除去して、前記α型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する、上記（１）に記載の貼合せ単結晶ＳｉＣウェーハの製造方法。
（４）前記第１工程に先立ち、前記第１シリコンウェーハを炭化処理して、前記第１シリコンウェーハの表層部をβ型単結晶ＳｉＣ層とし、
前記第１工程で、前記第１シリコンウェーハのβ型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を気相成長させることにより、
該α型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する上記（１）に記載の貼合せＳｉＣウェーハの製造方法。
（５）前記第２工程で、前記第２シリコンウェーハ上にβ型単結晶ＳｉＣ層又は多結晶ＳｉＣ層を気相成長させることにより、
該β型単結晶ＳｉＣ層又は多結晶ＳｉＣ層を前記支持基板とした貼合せＳｉＣウェーハを製造する、上記（１）〜（４）のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
（６）前記第１工程又は前記第２工程の気相成長では、前記第１又は第２シリコンウェーハの温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速して前記第１又は第２シリコンウェーハに照射する上記（１）〜（５）のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
（７）前記第１工程又は前記第２工程の気相成長では、
チャンバ内のウェーハ固定台に前記第１又は第２シリコンウェーハを固定し、
前記チャンバ内を減圧後、前記チャンバ内に前記原料ガスを導入し、
前記第１又は第２シリコンウェーハを加熱した後に、前記第１又は第２シリコンウェーハにパルス電圧を印加することにより、前記原料ガスのプラズマを生成しつつ、該プラズマ中の前記イオンを前記第１又は第２シリコンウェーハに向けて加速する上記（１）〜（６）のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
（８）支持基板と、該支持基板上に形成された絶縁膜と、該絶縁膜上に形成された活性層と、を有し、
前記支持基板及び前記活性層が、ともにＳｉＣ層からなることを特徴とする直径２００ｍｍ以上の貼合せＳｉＣウェーハ。
（９）前記活性層が、β型単結晶ＳｉＣ層からなる上記（８）に記載の貼合せＳｉＣウェーハ。
（１０）前記活性層が、α型単結晶ＳｉＣ層からなる上記（８）に記載の貼合せＳｉＣウェーハ。
（１１）前記支持基板が、β型単結晶ＳｉＣ層又は多結晶ＳｉＣ層からなる上記（８）〜（１０）のいずれか１項に記載の貼合せＳｉＣウェーハ。
本発明の貼合せＳｉＣウェーハの製造方法によれば、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない貼合せＳｉＣウェーハを得ることができる。また、本発明の貼合せＳｉＣウェーハは、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない。
本発明の第１の実施形態による貼合せＳｉＣウェーハの製造方法を説明する摸式断面図である。 本発明の第２の実施形態による貼合せＳｉＣウェーハの製造方法を説明する摸式断面図である。 本発明の第３の実施形態による貼合せＳｉＣウェーハの製造方法を説明する摸式断面図である。 本発明の各実施形態で用いるプラズマイオン照射装置の模式図である。
本発明の貼合せＳｉＣウェーハの製造方法は、シリコンウェーハ上にＳｉＣ層を気相成長させる技術を応用した貼合せ法に関する。
α型ＳｉＣは結晶性が優れるものの、生成温度が1500℃以上と高いため、融点が1414℃であるシリコンウェーハ上には直接α型ＳｉＣを成長させることができない。このため、一般的には、昇華法を用いてＳｉＣ単結晶インゴットを製造してα型ＳｉＣウェーハの製造が行われる。昇華法は、最も主流な方法で、2000℃以上の超高温に加熱された製造装置中で、粉末状のＳｉＣ原料から昇華させた蒸気を、種結晶上に再結晶化させることによりＳｉＣ単結晶の成長が行われる。しかし、昇華法は超高温での化合物結晶成長であるため、プロセス制御が難しく、結晶口径の拡大に伴い、原子配列を乱す（マイクロパイプ欠陥と呼ばれる中空貫通欠陥や螺旋転位、積層欠陥などの）結晶欠陥が発生し単結晶化が困難であり、熱負荷による結晶割れが発生する傾向が大きい。このため、昇華法により製造されたＳｉＣ単結晶インゴットから製造されるＳｉＣ単結晶ウェーハサイズは４，５インチのものが一般的で、現在量産され市販されているものは最大でも６インチ径までであり、大口径のα型単結晶ＳｉＣウェーハを提供することが困難であった。
一方、β型ＳｉＣは生成温度が1300℃程度であるため、ＣＶＤ法によりシリコンウェーハ上にβ型ＳｉＣをエピタキシャル成長させることができるものの、シリコンウェーハ温度がシリコンの融点に近いため、エピタキシャル成長中、ウェーハ中のシリコン原子がＳｉＣ層に拡散し易く、界面付近にボイドが形成されてしまい結晶性が劣る問題があった。
そこで本発明者は、シリコンウェーハの温度を低温化させても、該シリコンウェーハ上に結晶性の高い単結晶ＳｉＣ層をエピタキシャル成長させる技術を開発すべく、鋭意検討した。そして、結晶性の高いβ型単結晶ＳｉＣがエピタキシャル成長するのに必要なエネルギーを、シリコンウェーハの加熱という形態のみで反応場に与えるのではなく、原料ガスをイオンの形態でシリコンウェーハに向けて加速・照射するという形態でも与えることを着想した。つまり、反応場に原料ガスのイオンの加速エネルギーを所定量与える結果、シリコンウェーハの温度を低温化しても、結晶性の高いβ型単結晶ＳｉＣ層をエピタキシャル成長させることができることを見出した。
また、結晶構造の観点から、シリコンウェーハの表面に直接結晶成長しうるのはβ型単結晶ＳｉＣ層である。シリコンウェーハ上にα型単結晶ＳｉＣ層を形成するためには、シリコンウェーハ上にまずβ型単結晶ＳｉＣ層を成長させ、当該β型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を成長させる必要がある。本発明者は、原料ガスをイオンの形態でシリコンウェーハに向けて加速・照射するという手法を採用することで、β型単結晶ＳｉＣ層上に結晶性の高いα型単結晶ＳｉＣ層をエピタキシャル成長させることができることも見出した。
本発明は、この技術を用いて、支持基板及び活性層がともにＳｉＣ層であり、両者の間に絶縁膜が形成されたウェーハを作製するものである。以下、本発明の実施の形態を詳細に説明する。
（第１の実施形態）
図１を参照して、本発明の第１の実施形態を説明する。まず第１工程では、第１シリコンウェーハ１０上にβ型単結晶ＳｉＣ層１２を気相成長させる（図１（Ａ），（Ｂ））。次に、第２工程では、第２シリコンウェーハ２０上に第２のβ型単結晶ＳｉＣ層２２を気相成長させる（図１（Ｃ），（Ｄ））。次に、第２のβ型単結晶ＳｉＣ層２２上に絶縁膜２４を形成する（図１（Ｅ））。
次に、β型単結晶ＳｉＣ層１２と第２のβ型単結晶ＳｉＣ層２２との間に絶縁膜２４が位置するように、第１シリコンウェーハ１０と第２シリコンウェーハ２０とを貼り合せて、貼合せウェーハ３０を得る（図１（Ｆ））。次に、貼合せウェーハ３０から第１シリコンウェーハ１０及び第２シリコンウェーハ２０を除去する（図１（Ｇ））。こうして、β型単結晶ＳｉＣ層１２を活性層、第２のβ型単結晶ＳｉＣ層２２を支持基板とした貼合せＳｉＣウェーハ１００を得る（図１（Ｈ））。
（第２の実施形態）
図２を参照して、本発明の第２の実施形態を説明する。まず第１工程では、第１シリコンウェーハ１０上にβ型単結晶ＳｉＣ層１２を気相成長させ、引き続きβ型単結晶ＳｉＣ層１２上にα型単結晶ＳｉＣ層１４を気相成長させる（図２（Ａ）〜（Ｃ））。次に、図２（Ｄ）〜（Ｆ）は、第１の実施形態の図１（Ｃ）〜（Ｅ）と同じなので説明を省略する。
次に、α型単結晶ＳｉＣ層１４と第２のβ型単結晶ＳｉＣ層２２との間に絶縁膜２４が位置するように、第１シリコンウェーハ１０と第２シリコンウェーハ２０とを貼り合せて、貼合せウェーハ３２を得る（図２（Ｇ））。次に、貼合せウェーハ３２から第１シリコンウェーハ１０及び第２シリコンウェーハ２０を除去する（図２（Ｈ））。この後、引き続きβ型単結晶ＳｉＣ層１２を除去する（図２（Ｉ））。こうして、α型単結晶ＳｉＣ層１４を活性層、第２のβ型単結晶ＳｉＣ層２２を支持基板とした貼合せＳｉＣウェーハ２００を得る（図２（Ｊ））。
本実施形態は、α型単結晶ＳｉＣ層を活性層とした貼合せウェーハを得ることを目的とするところ、α型単結晶ＳｉＣ層はシリコンウェーハの表面に直接結晶成長できないが、β型単結晶ＳｉＣ層上には結晶成長できる。そこで本実施形態では、第１シリコンウェーハ１０上にまずβ型単結晶ＳｉＣ層１２を形成するのである。
（第３の実施形態）
図３を参照して、本発明の第３の実施形態を説明する。本実施形態では、第１工程（第１シリコンウェーハ１０への単結晶ＳｉＣの気相成長工程）に先立ち、第１シリコンウェーハ１０を炭化処理して、第１シリコンウェーハ１０の表層部をβ型単結晶ＳｉＣ層１０Ａとする（図３（Ａ），（Ｂ））。次に、第１工程で、第１シリコンウェーハ１０のβ型単結晶ＳｉＣ層１０Ａ上にα型単結晶ＳｉＣ層１４を気相成長させる（図３（Ｃ））。次に、図３（Ｄ）〜（Ｆ）は、第１の実施形態の図１（Ｃ）〜（Ｅ）と同じなので説明を省略する。
次に、α型単結晶ＳｉＣ層１４と第２のβ型単結晶ＳｉＣ層２２との間に絶縁膜２４が位置するように、第１シリコンウェーハ１０と第２シリコンウェーハ２０とを貼り合せて、貼合せウェーハ３４を得る（図３（Ｇ））。次に、貼合せウェーハ３２から第１のシリコンウェーハ１０のシリコン部分及び第２シリコンウェーハ２０を除去する（図３（Ｈ））。この後、引き続きβ型単結晶ＳｉＣ層１０Ａを除去する（図３（Ｉ））。こうして、α型単結晶ＳｉＣ層１４を活性層、第２のβ型単結晶ＳｉＣ層２２を支持基板とした貼合せＳｉＣウェーハ３００を得る（図３（Ｊ））。
第２の実施形態では、第１シリコンウェーハ１０上にβ型単結晶ＳｉＣ層を気相成長で形成するのに対し、本実施形態では、第１シリコンウェーハ１０の炭化処理によりβ型単結晶ＳｉＣ層を形成する。
（各実施形態における各工程の詳細説明）
図１（Ａ），（Ｃ）、図２（Ａ），（Ｄ）、図３（Ａ），（Ｄ）において用意する第１及び第２シリコンウェーハ１０，２０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、ウェーハ製造工程内において高いゲッタリング能力を得るために、第１及び第２シリコンウェーハ１０，２０に炭素及び／又は窒素を添加してもよい。さらに、プラズマ処理時の電圧制御のために、第１及び第２シリコンウェーハ１０，２０に任意のドーパントを所定濃度添加して、いわゆるｎ型又はｐ型の基板としてもよい。
また、ケイ素と炭素を規則正しく配置させて単結晶ＳｉＣ層をエピタキシャル成長させるためには、点欠陥である空孔が凝集して生成するボイドであるＣＯＰ（Crystal Originated Particle）を含まない基板とすることが好ましい。本発明における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価により、ＣＯＰが検出されないシリコンウェーハを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ−１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ−Ｔｅｎｃｈｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、表面ピットか否かを評価する。この観察評価により、表面ピットが観察されないシリコンウェーハを「ＣＯＰを含まないシリコンウェーハ」とする。
第１及び第２シリコンウェーハ１０，２０の直径は、２００ｍｍ以上が好ましく、３００ｍｍ以上がより好ましい。第１及び第２シリコンウェーハ１０，２０の直径と、得られる貼合せＳｉＣウェーハの直径は一致するため、第１及び第２シリコンウェーハ１０，２０を大口径とするほど、大口径の貼合せＳｉＣウェーハを得ることができる。
第１シリコンウェーハ１０上にβ型単結晶ＳｉＣ層１２又はα型単結晶ＳｉＣ層１４を気相成長させる工程（図１（Ｂ）、図２（Ｂ），（Ｃ）、図３（Ｃ））では、シリコンウェーハ１０の温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速してシリコンウェーハ１０に照射する方法とすることができる。第２シリコンウェーハ２０上にβ型単結晶ＳｉＣ層２２を気相成長させる工程（図１（Ｄ）、図２（Ｅ）、図３（Ｅ））も同様である。
この方法を実現する装置の一形態を、図４を参照して説明する。プラズマイオン照射装置４０は、プラズマチャンバ４１と、ガス導入口４２と、真空ポンプ４３と、パルス電圧印加手段４４と、ウェーハ固定台４５と、ヒーター４６とを有する。
まず、プラズマチャンバ４１内のウェーハ固定台４５に第１又は第２シリコンウェーハ１０，２０を載置、固定する。次に、真空ポンプ４３によりプラズマチャンバ４１内を減圧し、ついで、ガス導入口４２からプラズマチャンバ４１内に原料ガスを導入する。続いて、ウェーハ固定台４５をピーター４６により温めた後、パルス電圧印加手段４４によりウェーハ固定台４５（及び第１又は第２シリコンウェーハ１０，２０）に負電圧をパルス状に印加する。これにより、炭素及びケイ素を含む原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを第１又は第２シリコンウェーハ１０，２０に向けて加速、照射することができる。照射されたケイ素イオンと炭素イオンがシリコンウェーハ上で反応して、単結晶ＳｉＣが気相成長する。
原料ガスは、炭素源としてメタン、エタン、プロパン等の１種又は２種以上を用いることができ、ケイ素源としてモノシラン、ジクロロシラン、トリクロロシラン、四塩化シリコン等の１種又は２種以上を用いることができる。
プラズマチャンバ４１内の真空度を５Ｐａ以下とする。５Ｐａを超えると、プラズマが安定せずにプラズマ状態を維持できないためである。
ここで、第１又は第２シリコンウェーハ１０，２０に印加するパルス電圧は、１０Ｖ以上１ｋＶ以下とする。これは、１０Ｖ未満の場合には、ケイ素と炭素の結合エネルギーが不十分となり、ＳｉＣ層が形成できなくなるおそれがあるからである。一方、１ｋＶを超えると、ケイ素や炭素がシリコンウェーハ表面から内部側へ注入され、ＳｉＣ層を形成できなくなるおそれがあるからである。
パルス電圧の周波数は、第１又は第２シリコンウェーハ１０，２０にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。ここで、１０Ｈｚ以上とすることにより、イオン照射ばらつきを吸収でき、イオン照射量が安定する。また、１０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、第１又は第２シリコンウェーハ１０，２０にイオンが照射される時間を決定する。パルス幅は、１μ秒〜１０００μ秒とすることが好ましい。１μ秒以上とすることにより、安定してイオンを第１又は第２シリコンウェーハ１０，２０に照射できる。また、１０００μ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
各実施形態では、結晶性の高いβ型単結晶ＳｉＣが気相成長するのに必要なエネルギーを、第１又は第２シリコンウェーハ１０，２０に与えられる熱エネルギーと第１又は第２シリコンウェーハ１０，２０に照射されるイオンの加速エネルギーとの和によって実現する。つまり、第１又は第２シリコンウェーハ１０，２０の温度をシリコンの融点未満の温度に維持することにより熱エネルギーが不足する分を、イオンの加速エネルギーで補うのである。
各実施形態において、β型単結晶ＳｉＣ層を気相成長させる場合（図１（Ｂ）、図２（Ｂ）、図１（Ｄ）、図２（Ｅ）、図３（Ｅ））、第１又は第２シリコンウェーハ１０，２０の温度を800〜1000℃に維持しつつ、ケイ素イオンの加速エネルギーを７ｅＶ以上とし、炭素イオンの加速エネルギーを３ｅＶ以上とすることが好ましい。このようにイオンの加速エネルギーを設定すれば、上記第１又は第２シリコンウェーハ１０，２０の融点以下の温度範囲の場合でも、熱エネルギーが不足する分をイオンの加速エネルギーで補い、結晶性の高いβ型単結晶ＳｉＣ層を形成できる。なお、シリコンウェーハの温度をより高くする場合には、必要とされるイオンの加速エネルギーはより小さくなる。なお、ケイ素イオンと炭素イオンの加速エネルギー比が７：３となることにより、ケイ素イオンと炭素イオンがシリコンウェーハ表面へ同じ深さになるように照射が可能になり、シリコンウェーハ表面へＳｉＣ層を安定して形成できる。
各実施形態において、α型単結晶ＳｉＣ層を気相成長させる場合（図２（Ｃ）及び図３（Ｃ））、第１シリコンウェーハ１０の温度を1000〜1300℃に維持しつつ、ケイ素イオンの加速エネルギーを７ｅＶ以上とし、炭素イオンの加速エネルギーを３ｅＶ以上とすることが好ましい。このように第１シリコンウェーハ１０の温度の低温化にともない熱エネルギーが不足する分をイオンの加速エネルギーで補うことにより、結晶性の高いα型単結晶ＳｉＣ層を形成できる。α型単結晶ＳｉＣ層の成長に必要なエネルギーは、β型単結晶ＳｉＣ層の成長に必要なエネルギーよりも高いことから、第１シリコンウェーハ１０の温度は、β型単結晶ＳｉＣを成長させる場合よりも高く設定する。
各実施形態において、ケイ素イオンの加速エネルギー及び炭素イオンの加速エネルギーは、１ｋｅＶ未満とすることが好ましい。１ｋｅＶ以上の場合、第１又は第２シリコンウェーハ１０，２０に過剰なダメージが与えられるおそれがあり、また、イオンが第１又は第２シリコンウェーハ１０，２０の内部に注入される現象が生じ、表面にＳｉＣ層を気相成長できないおそれがある。
イオンの加速エネルギーは、主に印加電圧で制御する。また、補足制御として、ウェーハとパルス印加装置との間の抵抗（固定台の抵抗、固定台からパルス印加装置との間の抵抗）を調整したり、電圧を印加するタイミングを調整したりすることで、プラズマ領域とウェーハとの距離を調整する。また、イオンの加速エネルギーは、モニター用ウェーハを短時間処理して、ウェーハ表面から内部におけるケイ素や炭素の深さ方向の濃度分布をＳＩＭＳ分析により把握することで測定できる。
図１（Ｂ）におけるβ型単結晶ＳｉＣ層１２、並びに、図２（Ｃ）及び図３（Ｃ）におけるα型単結晶ＳｉＣ層１４は、貼合せウェーハの活性層となる観点から、これらの膜厚は１〜２００μｍとすることが好ましい。図１（Ｄ）、図２（Ｅ）及び図３（Ｅ）におけるβ型単結晶ＳｉＣ層２２の膜厚は３００μｍ以上とすることが好ましい。３００μｍ以上であれば、β型単結晶ＳｉＣ層２２を貼合せウェーハの支持基板として利用できる。なお、図２（Ｂ）のβ型単結晶ＳｉＣ層１２及び図３（Ｂ）のβ型単結晶ＳｉＣ層１０Ａは、その上にα型単結晶ＳｉＣ層を形成するためのものにすぎないので、膜厚は１０ｎｍ〜１μｍ程度とすればよい。
図３（Ｂ）における第１シリコンウェーハ１０の炭化処理は、公知又は任意の方法で行えばよい。例えば、熱処理炉内にプロパンガス、メタンガス、エタンガス等の炭素系ガスと、キャリアガスとしての水素ガスを導入し、炭素雰囲気で、第１シリコンウェーハ１０の温度を1000〜1300℃として、１〜６０分の炭化処理を行う。
図１（Ｅ）、図２（Ｆ）及び図３（Ｆ）における絶縁膜２４は、β型単結晶ＳｉＣ層２２に対して公知又は任意の酸化処理を行うことで形成すればよい。例えば、熱処理炉内を水素及び酸素雰囲気とし、雰囲気温度1000〜1500℃として、第２シリコンウェーハ２０に対して熱処理を行う。絶縁膜２４は貼合せウェーハの埋込み絶縁膜（ＢＯＸ層：Buried Oxide）として機能する観点から、その膜厚は０．５〜３０μｍとすることが好ましい。また、熱酸化法では絶縁膜（酸化膜）中に残存する炭素が絶縁性を劣化（リーク電流を誘発）させることと、拡散現象を用いるために処理時間が非常にかかるため、ＣＶＤ法によって絶縁膜２４を形成する方法もある。なお、図１〜図３の実施形態では、β型単結晶ＳｉＣ層２２上に絶縁膜２４を形成したが、これに替えて、図１ではβ型単結晶ＳｉＣ層１２上に、図２，３ではα型単結晶ＳｉＣ層１４上に形成してもよい。
図１（Ｆ）、図２（Ｇ）及び図３（Ｇ）の貼合せ工程では、貼合せ面の接合を強化するための熱処理を行う。熱処理は、例えば、酸化性ガス雰囲気中において、雰囲気温度を800〜1500℃として、１〜５時間行うことができる。
図１（Ｇ）及び図２（Ｈ）における第１シリコンウェーハ１０及び第２シリコンウェーハ２０の除去や、シリコンを溶解可能なアルカリ溶液又は酸性溶液による処理により行うことができる。アルカリ溶液としては、水酸化カリウムと水酸化ナトリウムとの混合液を挙げることができ、酸性溶液としてはフッ酸と硝酸の混合液を挙げることができる。図３（Ｈ）における第１シリコンウェーハ１０のシリコン部分及び第２シリコンウェーハ２０の除去も同様にして行うことができる。なお、第２シリコンウェーハ２０の除去は、貼り合わせ前に行ってもよい。
図２（Ｉ）におけるβ型単結晶ＳｉＣ層１２の除去は、ＣＭＰ加工のような任意の研削及び／又は研磨により行うことができる。図３（Ｉ）におけるβ型単結晶ＳｉＣ層１０Ａの除去も同様にして行うことができる。
第１〜第３の実施形態では、第２シリコンウェーハ２０上にβ型単結晶ＳｉＣ層２２を気相成長させた。しかし、他の実施形態では、第２シリコンウェーハ２０上にβ型単結晶ＳｉＣ層を気相成長させ、引き続き該β型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を気相成長させてもよい。この場合、貼合せウェーハの支持基板もα型単結晶ＳｉＣ層となる。
また、他の実施形態として、第２シリコンウェーハ２０上に多結晶ＳｉＣ層を形成してもよい。この場合、貼合せウェーハの支持基板も多結晶ＳｉＣ層となる。処理温度を低温化すれば、単結晶シリコン上に多結晶ＳｉＣ層の気相成長が可能である。なお、多結晶ＳｉＣ層とは、全面がβ型多結晶ＳｉＣ層としたものや、α型やβ型など様々な結晶方位が混在した多結晶ＳｉＣ層などを意味する。
以上説明した各実施形態によれば、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない貼合せＳｉＣウェーハを得ることができる。また、活性層となる単結晶ＳｉＣは結晶性が高い。さらに、シリコンウェーハ上に単結晶ＳｉＣ層を気相成長させる技術を用いているため、直径２００ｍｍ以上、さらには３００ｍｍ以上といった大口径の貼合せ単結晶ＳｉＣウェーハを好適に製造できる。
（貼合せ単結晶ＳｉＣウェーハ）
図１（Ｈ）、図２（Ｊ）及び図３（Ｊ）を参照して、本発明の一実施形態による貼合せＳｉＣウェーハ１００，２００，３００は、支持基板２２と、この支持基板２２上に形成された絶縁膜２４と、この絶縁膜２４上に形成された活性層と、を有する。活性層は、貼合せＳｉＣウェーハ１００ではβ型単結晶ＳｉＣ層１２からなり、貼合せＳｉＣウェーハ２００，３００ではα型単結晶ＳｉＣ層か１４からなる。支持基板２２は、いずれもβ型単結晶ＳｉＣ層からなる。このような貼合せＳｉＣウェーハ１００，２００，３００は、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない。
本発明によれば、シリコンウェーハ上にＳｉＣ層を気相成長させる技術を応用した貼合せ法を用いたことにより、直径２００ｍｍ以上の貼合せＳｉＣウェーハ１００，２００，３００を製造することができるようになった。
（実施例１）
図１の手順に従い、単結晶ＳｉＣ層の気相成長工程では図４の装置を用いて、直径３００ｍｍの絶縁層埋め込み型貼合せＳｉＣウェーハを作製した。
まず、ＣＺ法により育成されたＣＯＰフリーのシリコン単結晶インゴットをスライス、加工して、直径３００ｍｍ、ｐ型（１１１）シリコンウェーハ（抵抗率：０．０１Ωｃｍ、酸素濃度：１．３×１０１８ａｔｏｍｓ／ｃｍ３）を２枚用意した。
１枚のシリコンウェーハの温度を９００℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を０．０５Ｐａ、パルス電圧７５０Ｖ、周波数３２０Ｈｚ、パルス幅１８３μ秒の条件下で、シリコンウェーハ上にβ型単結晶ＳｉＣ層を５μｍ気相成長させた。ケイ素イオンの加速エネルギーは１０５ｅＶ、炭素イオンの加速エネルギーは４５ｅＶとした。
もう１枚の第２シリコンウェーハ上にも、同様の条件でβ型単結晶ＳｉＣ層を５００μｍ気相成長させた。このβ型単結晶ＳｉＣ層に対して、水素及び酸素雰囲気で雰囲気温度１４００℃として、４時間熱処理を施し、絶縁膜を１．２μｍ形成した。
次に、第１シリコンウェーハと第２シリコンウェーハとを貼り合わせて、貼合せウェーハを得た。熱処理条件は、酸素雰囲気で雰囲気温度を８００℃として２時間、さらに、１２００℃として１時間行った。続いて、水酸化カリウムと水酸化ナトリウムとの混合液を純水で薄めた溶液で、貼合せウェーハから第１及び第２シリコンウェーハを除去した。最後に、ウェーハ表裏面を研磨して、厚さ５０４μｍ、直径３００ｍｍの貼合せＳｉＣウェーハを得た。
得られた貼合せウェーハの活性層に対して、ＰＬ法、ＸＰＳ法及びＴＥＭ観察を用いて結晶性を評価した結果、立方晶系のＳｉＣが作製できたことを確認した。
（実施例２）
図２の手順に従い、単結晶ＳｉＣ層の気相成長工程では図４の装置を用いて、直径３００ｍｍの絶縁層埋め込み型貼合せＳｉＣウェーハを作製した。
実施例１と同様のシリコンウェーハを２枚用意した。第１のシリコンウェーハの温度を９００℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を０．０７Ｐａ、パルス電圧８９０Ｖ、周波数２９０Ｈｚ、パルス幅１６８μ秒の条件下で、シリコンウェーハ上にβ型単結晶ＳｉＣ層を０．５μｍ気相成長させた。ケイ素イオンの加速エネルギーは１２５ｅＶ、炭素イオンの加速エネルギーは５３ｅＶとした。
引き続き、シリコンウェーハの温度を１２００℃にした以外は同様の条件下で、β型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を５μｍ気相成長させた。
もう１枚の第２シリコンウェーハ上にも、同様の条件でβ型単結晶ＳｉＣ層を５００μｍ気相成長させた。その後、実施例１と同様の手順で絶縁膜の形成、貼合せ工程、第１及び第２シリコンウェーハの除去を行った。さらに、０．５μｍのβ型単結晶ＳｉＣ層を研削研磨により除去した。最後に、ウェーハ表裏面を研磨して、厚さ５０３μｍ、直径３００ｍｍの貼合せＳｉＣウェーハを得た。
得られた貼合せウェーハの活性層に対して、ＰＬ法、ＸＰＳ法及びＴＥＭ観察を用いて結晶性を評価した結果、六方晶系の４Ｈ−ＳｉＣが作製できたことを確認した。
（実施例３）
図３の手順に従い、単結晶ＳｉＣ層の気相成長工程では図４の装置を用いて、直径３００ｍｍの絶縁層埋め込み型貼合せＳｉＣウェーハを作製した。
実施例１と同様のシリコンウェーハを２枚用意した。第１のシリコンウェーハに以下の条件で炭化処理を行った。熱処理炉内にプロパンガスと水素ガスを導入し、炭素雰囲気で、シリコンウェーハの温度を１２００℃として、３分の炭化処理を行った。シリコンウェーハの表層部２０ｎｍがβ型単結晶ＳｉＣ層となった。
このシリコンウェーハの温度を１２００℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を０．１Ｐａ、パルス電圧９４０Ｖ、周波数２７０Ｈｚ、パルス幅１４０μ秒の条件下で、シリコンウェーハのβ型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を５μｍ気相成長させた。ケイ素イオンの加速エネルギーは１３２ｅＶ、炭素イオンの加速エネルギーは５６ｅＶとした。
もう１枚の第２シリコンウェーハ上にも、同様の条件でβ型単結晶ＳｉＣ層を５００μｍ気相成長させた。その後、実施例１と同様の手順で絶縁膜の形成及び貼合せ工程を行った。続いて、水酸化カリウムと水酸化ナトリウムとの混合液を純水で薄めた溶液で、貼合せウェーハから第１シリコンウェーハのシリコン部分及び第２シリコンウェーハを除去した。さらに、２０ｎｍのβ型単結晶ＳｉＣ層を研削研磨により除去した。このようにして、最後に、ウェーハ表裏面を研磨して厚さ５０３μｍ、直径３００ｍｍの貼合せＳｉＣウェーハを得た。
得られた貼合せウェーハの活性層に対して、ＰＬ法、ＸＰＳ法及びＴＥＭ観察を用いて結晶性を評価した結果、六方晶系の４Ｈ−ＳｉＣが作製できたことを確認した。
（リーク電流の比較）
昇華法で作製した直径１５０ｍｍのα型単結晶ＳｉＣウェーハ（比較例）と、実施例１〜３の貼合せＳｉＣウェーハに対して素子分離領域を作製し、素子分離領域におけるリーク特性を比較した。縦方向の素子分離は、比較例１のＳｉＣウェーハではｐｎ接合により形成し、実施例１〜３の貼合せウェーハでは埋め込み酸化膜により形成した。横方向の素子分離は、全てのサンプル（実施例１〜３，比較例）においてＳＴＩにより形成した。
２００℃において、ウェーハ裏面をアースにした状態でウェーハ表面側からウェーハ裏面における素子分離した領域へ電圧を印加し、素子分離領域へ流れるリーク電流を測定した。その結果、実施例１〜３の貼合せウェーハでは、比較例のＳｉＣウェーハよりもリーク電流が減少することが確認できた。
次に、レーザ散乱式欠陥検査装置を用いて表面完全性を評価した結果を表１に示す。各実施例及び比較例において３枚のウェーハに対して、１０μｍ以上のサイズの欠陥の個数（個／ｃｍ２）を求めた。表１より、実施例１〜３では、比較例１と同様の高い結晶性が得られていることがわかる。
本発明によれば、デバイス工程の自由度が高く、しかも、素子分離領域を作製した際のリーク電流が少ない貼合せ単結晶ＳｉＣウェーハ及びその製造方法を提供できる。
１０ 第１シリコンウェーハ
１０Ａ β型単結晶ＳｉＣ層
１２ β型単結晶ＳｉＣ層（第１ＳｉＣ層）
１４ α型単結晶ＳｉＣ層（第１ＳｉＣ層）
２０ 第２シリコンウェーハ
２２ 第２のβ型単結晶ＳｉＣ層（第２ＳｉＣ層）
２４ 絶縁膜
３０，３２，３４ 貼合せウェーハ
１００，２００，３００ 貼合せＳｉＣウェーハ
４０ プラズマイオン照射装置
４１ プラズマチャンバ
４２ ガス導入口
４３ 真空ポンプ
４４ パルス電圧印加手段
４５ ウェーハ固定台
４６ ヒーター

Claims (11)

  1. 第１シリコンウェーハ上に第１ＳｉＣ層を気相成長させる第１工程と、
    第２シリコンウェーハ上に第２ＳｉＣ層を気相成長させる第２工程と、
    前記第１又は第２ＳｉＣ層上に絶縁膜を形成する工程と、
    前記第１ＳｉＣ層と前記第２ＳｉＣ層との間に前記絶縁膜が位置するように、前記第１シリコンウェーハと前記第２シリコンウェーハとを貼り合せて、貼合せウェーハを得る工程と、
    該貼合せウェーハから前記第１シリコンウェーハを除去する工程と、
    前記貼り合わせの前又は後に、前記第２シリコンウェーハを除去する工程と、
    を有し、前記第１ＳｉＣ層を活性層、前記第２ＳｉＣ層を支持基板とした貼合せＳｉＣウェーハを得ることを特徴とする貼合せＳｉＣウェーハの製造方法。
  2. 前記第１工程で、前記第１シリコンウェーハ上にβ型単結晶ＳｉＣ層を気相成長させることにより、
    該β型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する、請求項１に記載の貼合せＳｉＣウェーハの製造方法。
  3. 前記第１工程で、前記第１シリコンウェーハ上にβ型単結晶ＳｉＣ層を気相成長させ、引き続き該β型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を気相成長させ、
    前記貼合せウェーハから前記第１シリコンウェーハを除去した後、引き続き前記β型単結晶ＳｉＣ層を除去して、前記α型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する、請求項１に記載の貼合せＳｉＣウェーハの製造方法。
  4. 前記第１工程に先立ち、前記第１シリコンウェーハを炭化処理して、前記第１シリコンウェーハの表層部をβ型単結晶ＳｉＣ層とし、
    前記第１工程で、前記第１シリコンウェーハのβ型単結晶ＳｉＣ層上にα型単結晶ＳｉＣ層を気相成長させることにより、
    該α型単結晶ＳｉＣ層を前記活性層とした貼合せＳｉＣウェーハを製造する請求項１に記載の貼合せＳｉＣウェーハの製造方法。
  5. 前記第２工程で、前記第２シリコンウェーハ上にβ型単結晶ＳｉＣ層又は多結晶ＳｉＣ層を気相成長させることにより、
    該β型単結晶ＳｉＣ層又は多結晶ＳｉＣ層を前記支持基板とした貼合せＳｉＣウェーハを製造する、請求項１〜４のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
  6. 前記第１工程又は前記第２工程の気相成長では、前記第１又は第２シリコンウェーハの温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速して前記第１又は第２シリコンウェーハに照射する請求項１〜５のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
  7. 前記第１工程又は前記第２工程の気相成長では、
    チャンバ内のウェーハ固定台に前記第１又は第２シリコンウェーハを固定し、
    前記チャンバ内を減圧後、前記チャンバ内に前記原料ガスを導入し、
    前記第１又は第２シリコンウェーハを加熱した後に、前記第１又は第２シリコンウェーハにパルス電圧を印加することにより、前記原料ガスのプラズマを生成しつつ、該プラズマ中の前記イオンを前記第１又は第２シリコンウェーハに向けて加速する請求項１〜６のいずれか１項に記載の貼合せＳｉＣウェーハの製造方法。
  8. 支持基板と、該支持基板上に形成された絶縁膜と、該絶縁膜上に形成された活性層と、を有し、
    前記支持基板及び前記活性層が、ともにＳｉＣ層からなることを特徴とする直径２００ｍｍ以上の貼合せＳｉＣウェーハ。
  9. 前記活性層が、β型単結晶ＳｉＣ層からなる請求項８に記載の貼合せＳｉＣウェーハ。
  10. 前記活性層が、α型単結晶ＳｉＣ層からなる請求項８に記載の貼合せＳｉＣウェーハ。
  11. 前記支持基板が、β型単結晶ＳｉＣ層又は多結晶ＳｉＣ層からなる請求項８〜１０のいずれか１項に記載の貼合せＳｉＣウェーハ。
JP2014192696A 2014-09-22 2014-09-22 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ Active JP6500378B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014192696A JP6500378B2 (ja) 2014-09-22 2014-09-22 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
DE102015218218.5A DE102015218218B4 (de) 2014-09-22 2015-09-22 Verfahren zur Herstellung eines gebondeten SiC-Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192696A JP6500378B2 (ja) 2014-09-22 2014-09-22 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ

Publications (2)

Publication Number Publication Date
JP2016063198A true JP2016063198A (ja) 2016-04-25
JP6500378B2 JP6500378B2 (ja) 2019-04-17

Family

ID=55445015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014192696A Active JP6500378B2 (ja) 2014-09-22 2014-09-22 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ

Country Status (2)

Country Link
JP (1) JP6500378B2 (ja)
DE (1) DE102015218218B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017122708A1 (de) * 2017-09-29 2019-04-04 Psc Technologies Gmbh Verfahren zur Herstellung einer Siliciumcarbid aufweisenden stickstofffreien Schicht
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135070A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd 半導体基板の製造方法
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Ｓｏｉ基板の製法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
US20050020031A1 (en) * 2002-01-22 2005-01-27 Fabrice Letertre Methods for preparing a semiconductor assembly
JP2011256096A (ja) * 2010-06-07 2011-12-22 Sicrystal Ag ファセットのないＳｉＣバルク単結晶の製造方法及び均一な抵抗分布をもつ単結晶ＳｉＣ基板
JP2014037325A (ja) * 2012-08-14 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法およびその製造方法に用いる種基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511378B2 (ja) 2005-02-15 2010-07-28 エア・ウォーター株式会社 ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135070A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd 半導体基板の製造方法
US4983538A (en) * 1987-11-20 1991-01-08 Fujitsu Limited Method for fabricating a silicon carbide substrate
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Ｓｏｉ基板の製法
US20050020031A1 (en) * 2002-01-22 2005-01-27 Fabrice Letertre Methods for preparing a semiconductor assembly
JP2005516393A (ja) * 2002-01-22 2005-06-02 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2011256096A (ja) * 2010-06-07 2011-12-22 Sicrystal Ag ファセットのないＳｉＣバルク単結晶の製造方法及び均一な抵抗分布をもつ単結晶ＳｉＣ基板
JP2014037325A (ja) * 2012-08-14 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法およびその製造方法に用いる種基板

Also Published As

Publication number Publication date
DE102015218218A1 (de) 2016-03-24
DE102015218218B4 (de) 2019-10-24
JP6500378B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
CN109478495B (zh) 半导体基板
US7621996B2 (en) Silicon wafer and method for producing same
JP6448419B2 (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
US7919776B2 (en) High frequency diode and method for producing same
JP2018052749A (ja) ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
JP6500378B2 (ja) 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
JP6488607B2 (ja) 単結晶ＳｉＣウェーハの製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP7259615B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
JP6481603B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6673183B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP6848846B2 (ja) 貼合せウェーハの製造方法および貼合せウェーハ
JP2015156455A (ja) エピタキシャルウェーハの製造方法
JP6791321B2 (ja) シリコン接合ウェーハ
JP6665771B2 (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6763347B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP6569605B2 (ja) 積層基板の製造方法および積層基板
JP6686419B2 (ja) シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
CN107180756B (zh) pn接合硅晶片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250