JP2023118516A

JP2023118516A - 多結晶ＳｉＣ基板および半導体基板

Info

Publication number: JP2023118516A
Application number: JP2022021508A
Authority: JP
Inventors: 克冬青木; Katsutoshi Aoki
Original assignee: Sumitomo Metal Mining Co Ltd
Current assignee: Sumitomo Metal Mining Co Ltd
Priority date: 2022-02-15
Filing date: 2022-02-15
Publication date: 2023-08-25

Abstract

【課題】単結晶ＳｉＣと接合する接合対象面の極性面が少ないことで単結晶ＳｉＣとの接合欠陥を抑制することのできる、単結晶ＳｉＣとの接合に適した多結晶ＳｉＣ基板および半導体基板を提供する。【解決手段】単結晶ＳｉＣ基板と接合して半導体基板を形成する支持基板用の多結晶ＳｉＣ基板であって、前記単結晶ＳｉＣ基板と接合する接合対象面における極性面の面積比率が３．０％以下である、多結晶ＳｉＣ基板。【選択図】図１

Description

本発明は、多結晶ＳｉＣ基板および半導体基板に関する。

炭化シリコン（ＳｉＣ）は、２．２～３．３ｅＶの広い禁制帯幅を有するワイドバンドギャップ半導体であり、その優れた物理的、化学的特性から、耐環境性半導体材料として研究開発が行われている。特に近年、ＳｉＣは、高耐圧・高出力電子デバイス、高周波電子デバイス、青色から紫外にかけての短波長光デバイス向けの材料として注目されており、研究開発は盛んになっている。ところが、ＳｉＣは、良質な大口径単結晶の製造が難しく、これまでＳｉＣデバイスの実用化を妨げてきた。

この問題点を解決するために、ＳｉＣ単結晶基板を種結晶として用いて昇華再結晶を行う改良型のレーリー法が開発されてきた。この改良レーリー法を用いれば、ＳｉＣ単結晶の結晶多形（４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、１５Ｒ－ＳｉＣ等）や、形状、キャリア型、及び濃度を制御しながらＳｉＣ単結晶を成長させることができる。この改良レーリー法の最適化によって、結晶欠陥密度は大きく減少し、その基板上へショットキーダイオード（ＳＢＤ）や電界効果トランジスタ（ＭＯＳＦＥＴ）などの電子デバイスを形成することが実現されるようになってきた。

しかしながら、ＳｉＣ単結晶基板を種結晶とする改良型のレーリー法では、単結晶ＳｉＣ結晶成長速度が低いこと、およびＳｉＣ単結晶インゴットを主として切断及び研磨からなる工程を経てウエハ状に加工する際の加工費用が高いことに起因して、単結晶ＳｉＣ基板の製造コストは高い。この製造コストの高さも、ＳｉＣデバイスの実用化を妨げている要因であり、半導体デバイス用途、とくに高耐圧・高出力電子素子用途のＳｉＣ基板を安価に提供できる技術の開発が強く望まれていた。

そこで、デバイス形成層部のみ品質の良い単結晶ＳｉＣを用いてそれを支持基板（デバイス製造工程に耐えうる強度・耐熱性・清浄度を持つ材料：例えば、多結晶ＳｉＣ）の接合対象面に、接合界面における酸化膜の形成を伴わない接合手法にて固定して接合基板とすることにより、低コスト（支持基板部）と高品質（ＳｉＣ部）を兼ね備えた半導体基板を製造する技術が提供されている（例えば、特許文献１を参照）。

特開２０１５－１５４０１号公報

接合工程においては多結晶ＳｉＣの接合対象面の表面粗さが重要視される。表面粗さ、つまり表面の微細な凹凸が大きくなると、多結晶ＳｉＣ基板と単結晶ＳｉＣ基板が充分に密着せず接合することができないためである。あるいは接合できたとしても、多結晶ＳｉＣ基板と単結晶ＳｉＣ基板の接合界面に微細な隙間が生じ、多数の欠陥（接合欠陥）が発生する。

接合欠陥が発生すると、後のエピタキシャル成膜工程にて単結晶ＳｉＣ基板上に単結晶ＳｉＣ層を成膜する過程において、接合欠陥を起点にキラー欠陥が生じる可能性が考えられる。そのため、多数の接合欠陥が発生しないよう、多結晶ＳｉＣ基板の接合対象面の表面粗さを小さくすることが、接合基板の品質向上には必要である。

多結晶ＳｉＣ基板は、例えばカーボンなどで形成された下地基材上に化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）によって多結晶ＳｉＣを成長させた後に下地基材を除去する手法を用いて形成される。

単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを接合する接合工程に用いる多結晶ＳｉＣ基板の接合対象面の算術表面粗さＲａは、０．１～０．５ｎｍ程度が求められる。このような表面粗さとするために、接合対象面を例えばＣＭＰ（化学的機械研磨）してＣＭＰ研磨面を得るが、接合欠陥を発生させないためには、研磨方法もさることながら、多結晶ＳｉＣ基板の物性（結晶粒サイズ、結晶構造、配向）も重要となる。単結晶ＳｉＣは言い換えれば同一方位を向いた一つの大きな結晶粒であるため、ＣＭＰによって単結晶ＳｉＣ基板の研磨対象面を均一に研磨できることから、多結晶ＳｉＣ基板と比べて表面粗さの小さい高精度な研磨面を容易に得ることができる。その一方で、多結晶ＳｉＣは様々な方位を向いた小さな結晶粒の集合体であるため、ＣＭＰした際の研磨対象面の研磨速度は各結晶粒によって異なることから各結晶粒によって摩耗量が異なっており、結果として研磨対象面は粒界に沿って無数の凹凸が発生しやすく表面粗さの小さい研磨面を得ることが単結晶ＳｉＣ基板と比べて難しい。

特に、研磨対象面においてＳｉ終端面またはＣ終端面が露出する面（極性面）は、その他の方位面に比べてＣＭＰによる研磨速度の差が大きく、粒界に沿った凹凸が発生しやすくなる。極性面はＳｉＣの結晶構造によって異なるが、具体的には３Ｃ（１１１）や６Ｈ（０００１）が極性面として挙げられる。例えばＣＶＤ法によって成膜された多結晶ＳｉＣは、その成膜条件によって配向性が変化するが、例えばほぼ無配向な研磨対象面の中に局所的に極性面となる結晶粒が存在すると、その部分はＳｉ終端面やＣ終端面に従って凹凸が発生してしまう。なお研磨速度の変化は特異性があり、同一の条件で研磨したとしてもＳｉ終端面の場合には研磨速度が遅く摩耗量が少ないため出っ張って凸状面となり、Ｃ終端面の場合には研磨速度が速く摩耗量が多いためへこみが生じて凹状面となる。

そこで、上記の課題を解決するべく、本発明は、単結晶ＳｉＣと接合する接合対象面の極性面が少ないことで単結晶ＳｉＣとの接合欠陥を抑制することのできる、単結晶ＳｉＣとの接合に適した多結晶ＳｉＣ基板および半導体基板を提供することを目的とする。

上記の課題を解決するべく、本発明の多結晶ＳｉＣ基板は、単結晶ＳｉＣ基板と接合して半導体基板を形成する支持基板用の多結晶ＳｉＣ基板であって、前記単結晶ＳｉＣ基板と接合する接合対象面における極性面の面積比率が３．０％以下である。

前記接合対象面における結晶粒子の面積加重平均粒子径が１０μｍ以下であってもよい。

前記接合対象面の算術表面粗さＲａが０．５ｎｍ以下であってもよい。

また、上記課題を解決するため、本発明の半導体基板は、上記本発明の多結晶ＳｉＣ基板と、単結晶ＳｉＣ基板と、が接合した半導体基板であって、前記多結晶ＳｉＣ基板と前記単結晶ＳｉＣ基板との接合界面における接合欠陥の数が１個／ｃｍ^２以下である。

本発明であれば、単結晶ＳｉＣと接合する接合対象面の極性面が少ないことで単結晶ＳｉＣとの接合欠陥を抑制することのできる、単結晶ＳｉＣとの接合に適した多結晶ＳｉＣ基板および半導体基板を提供することができる。

多結晶ＳｉＣ基板１００の概略斜視図である。半導体基板３００の概略図である。多結晶ＳｉＣ基板１００および半導体基板３００の製造方法を示すフローチャートである。多結晶ＳｉＣ基板１００の製造方法を示す断面図である。下地基材であるカーボン基材２１上に成長した多結晶ＳｉＣ２２を示す断面図である。バッチ式成長炉３０の概略構成を示す図である。

以下に、図面を参照しつつ、本発明の実施形態の一例について説明する。

［多結晶ＳｉＣ基板１００］
図１に多結晶ＳｉＣ基板１００の概略斜視図を示し、図２に半導体基板３００の概略図を示す。本発明の多結晶ＳｉＣ基板１００は、単結晶ＳｉＣ基板２００と接合して、接合基板である半導体基板３００を形成する支持基板用の多結晶ＳｉＣ基板である。

多結晶ＳｉＣ基板１００は、例えば厚さが３５０μｍ程度の円盤状に形成され、多結晶ＳｉＣは、４Ｈ－ＳｉＣ結晶、６Ｈ－ＳｉＣ結晶および３Ｃ－ＳｉＣ結晶の何れか、あるいはこれらの混合物で構成されている。

（接合対象面１１０における極性面の面積比率）
多結晶ＳｉＣ基板１００は、単結晶ＳｉＣ基板２００と接合する接合面となる接合対象面１１０を備える。接合対象面１１０における極性面の面積比率が、３．０％以下であることで、接合対象面１１０の平滑性が良好に保たれ、後述する１枚の半導体基板３００あたりの接合界面３１０における接合欠陥の数が１個／ｃｍ^２以下に維持することができる。極性面の面積比率が３．０％より大きいと、接合対象面１１０の平滑性が低下して、接合界面３１０の接合欠陥の数が増える傾向にある。極性面の面積比率の下限値は０％であってもよいが、実際には０．３％辺りが下限値となる。

極性面の面積比率は、結晶方位測定装置（ＳＥＭ－ＥＢＳＤ）を用いて算出することができる。その手順としては、まず走査電子顕微鏡（ＳＥＭ）で、ピクセルで構成される接合対象面１１０の反射電子像を取得し、さらにフェーズマップによってＳｉＣ－３Ｃ、ＳｉＣ－２Ｈ、ＳｉＣ－４Ｈ、ＳｉＣ－６Ｈ等の結晶系に層別を行った。さらに結晶方位マップによって極性面と認識された領域を求め、これによって極性面の面積比率を算出した。また、極性面と認識された領域の数値化には、視野内のピクセル数を用いた。下記式（１）に示すように、各結晶系で極性面と判定されたピクセル数を合算してこれを分子とし、視野内の総ピクセル数を分母として１００を乗じた数値が極性面の面積比率となる。

［式１］
極性面の面積比率＝極性面と認識されたピクセル数／視野内の総ピクセル数（１）

（面積加重平均粒子径）
接合対象面１１０における結晶粒子の面積加重平均粒子径が１０μｍ以下である。面積加重平均粒子径が１０μｍ以下であれば、極性面１つあたりの面積が小さくなり、接合対象面１１０の平滑性が良好に保たれ、後述する１枚の半導体基板３００あたりの接合界面３１０における接合欠陥の数が１個／ｃｍ^２以下に維持することができる。面積加重平均粒子径が１０μｍよりも大きいと、極性面１つあたりの面積が大きくなり、接合対象面１１０の平滑性が低下して、接合界面３１０の接合欠陥の数が増える傾向にある。面積加重平均粒子径の下限値は特に限定されないが、実際には０．１μｍ辺りが下限値となる。

面積加重平均粒子径は、結晶方位測定装置（ＳＥＭ－ＥＢＳＤ）を用いて算出することができる。その手順としては、まず走査電子顕微鏡（ＳＥＭ）で、ピクセルで構成される接合対象面１１０の反射電子像を取得し、反射電子像を基に方位差１０°以上を粒界と定義して結晶粒マップを作成する。次に、各結晶粒を真円換算し結晶粒直径のデータを取得する。さらに得られた結晶粒直径のデータを用い、視野の面積との面積比による加重平均を求め、これを面積加重平均粒子径と定義する。

（接合対象面の算術表面粗さＲａ）
接合対象面１１０の算術表面粗さＲａが０．５ｎｍ以下である。算術表面粗さＲａが０．５ｎｍ以下であることで、接合対象面１１０の平滑性が良好に保たれ、後述する１枚の半導体基板３００あたりの接合界面３１０における接合欠陥の数が１個／ｃｍ^２以下に維持することができる。算術表面粗さＲａが０．５ｎｍよりも大きいと、接合対象面１１０の平滑性が低下して、接合界面３１０の接合欠陥の数が増える傾向にある。算術表面粗さＲａの下限値は特に限定されないが、実際には０．１ｎｍ辺りが下限値となる。

算術表面粗さＲａは、ＳｉＣウエハ欠陥検査/レビュー装置を用いて計測することができる。このような装置としては、例えばＬａｓｅｒｔｅｃ社製ＳＩＣＡ８８が挙げられる。

［半導体基板３００］
次に、本発明の半導体基板３００について説明する。半導体基板３００は、上記の本発明の多結晶ＳｉＣ基板１００と、単結晶ＳｉＣ基板２００と、が接合した半導体基板である。多結晶ＳｉＣ基板１００の接合対象面１１０と、単結晶ＳｉＣ基板２００の接合対象面２１０とが接合することで、半導体基板３００が形成される。

（単結晶ＳｉＣ基板２００）
単結晶ＳｉＣ基板２００は、単結晶ＳｉＣで、例えば厚さが１μｍ程度の円盤状に形成される。なお、単結晶ＳｉＣ基板２００の単結晶ＳｉＣは、４Ｈ－ＳｉＣ結晶、６Ｈ－ＳｉＣ結晶および３Ｃ－ＳｉＣ結晶の何れか、あるいはその混合物で構成されている。

（接合欠陥の数）
半導体基板３００における多結晶ＳｉＣ基板１００の接合対象面１１０と、単結晶ＳｉＣ基板２００の接合対象面２１０とが接合した界面を接合界面３１０とすると、接合界面３１０において接合対象面１１０と接合対象面２１０との間は隙間が全く無く完全に接合していることが好ましい。接合界面３１０に隙間があることで接合していない部分、すなわちボイドや未転写欠陥等の接合欠陥がある場合も許容されるが、接合欠陥のある部分はＳＢＤやＭＯＳＦＥＴ等の電子デバイスの材料として用いることができないため、１枚の半導体基板３００あたりの接合界面３１０における接合欠陥の数が１個／ｃｍ^２以下であることが好ましい。

接合界面３１０における接合欠陥は、ＳｉＣウエハ欠陥検査/レビュー装置を用いて計測することができる。このような装置としては、例えばＬａｓｅｒｔｅｃ社製ＳＩＣＡ８８が挙げられる。

［多結晶ＳｉＣ基板１００および半導体基板３００の製造方法］
以下、多結晶ＳｉＣ基板１００および半導体基板３００の製造方法の一例について説明する。図３は、多結晶ＳｉＣ基板１００および半導体基板３００の製造方法を示すフローチャートである。図４は、多結晶ＳｉＣ基板１００の製造方法を示す断面図である。図５は、下地基材であるカーボン基材２１上に成長した多結晶ＳｉＣ２２を示す断面図である。また、図６は、バッチ式成長炉３０の概略構成を示す図である。

図３に示すように、多結晶ＳｉＣ基板１００および半導体基板３００の製造方法では、まずステップＳ１０にて、下地基材作製工程が行われる。本実施形態の下地基材とは、多結晶ＳｉＣを成長させるための下地となる材料のことをいう。下地基材作製工程では、まず、図５に示すように、カーボンで円盤状に形成されたカーボン基材２１の表面に、化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）により、例えば２ｍｍの厚さの多結晶ＳｉＣ２２を成長させる。Ｓｉの原料ガスとしては、テトラクロロシラン、トリクロロシランおよびジクロルシランが挙げられる。Ｃの原料ガスとしては、エタン、プロパンおよびアセチレンが挙げられる。また、原料ガスとしてテトラメチルシラン等の単一ガスを用いてもよい。この化学気相成長法における成長温度は、例えば１４００℃である。多結晶ＳｉＣ２２の成長後に、カーボン基材２１の表面に多結晶ＳｉＣ２２が形成された円盤状部材の外周を研削する。その後、この円盤状部材を１０００℃の大気雰囲気で加熱する。これにより、カーボン基材２１が大気雰囲気で燃焼し、多結晶ＳｉＣ２２からカーボン基材２１が除去される。次に、多結晶ＳｉＣ２２の成長最表面２２ａを例えば０．２ｍｍ研削して平坦化した後に、多結晶ＳｉＣ２２におけるカーボン基材側の面２２ｂを例えば１．４５ｍｍ研削する。これにより、厚さが０．３５ｍｍの下地基材１１が得られる（図４の下地基材１１を参照）。

次に、ステップＳ２０にて、ＳｉＣ成長工程が行われる。ＳｉＣ成長工程では、まず、図６に示すように、下地基材１１を成長炉３０に装填する。下地基材１１を装填した後に、化学気相成長法により、例えば４００μｍの厚さの多結晶ＳｉＣ１２を成長させる。成長炉を用いた化学気相成長法であるため、図４に示すように、下地基材１１の表面と裏面に多結晶ＳｉＣ１２が成長する。Ｓｉの原料ガスとしては、テトラクロロシラン、トリクロロシランおよびジクロルシランが挙げられる。Ｃの原料ガスとしては、エタン、プロパンおよびアセチレンが挙げられる。また、原料ガスとしてテトラメチルシランなどの単一ガスを用いてもよい。この化学気相成長法における成長温度は例えば１４００℃である。

次に、ステップＳ３０にて、剥離工程が行われる。剥離工程では、図４に示すように、多結晶ＳｉＣ１２の表面から例えば深さ４００μｍの位置にレーザ光ＬＳ（波長５３２ｎｍ）を照射し、ＳｉＣを昇華させる。そして、下地基材１１において多結晶ＳｉＣ１２が接触する接触面と平行な面に沿ってレーザ光ＬＳを２次元走査することにより、表面から４００μｍの位置に切断面を形成し、多結晶ＳｉＣ１２を下地基材１１から剥離する。

次に、ステップＳ４０にて、表面研磨工程が行われる。表面研磨工程では、まず高精度研削によって、つぎにＣＭＰ研磨によって、多結晶ＳｉＣ１２の表面に形成された非晶質層を除去するとともに、多結晶ＳｉＣ１２の表面を平滑にする。表面研磨工程が行われた後に得られる多結晶ＳｉＣ１２が多結晶ＳｉＣ基板１００として用いられる。なお、ステップＳ３０において、下地基材１１の表面に形成された非晶質層は、成長炉３０内の昇温過程で供給される水素ガスによって除去される。すなわち、第２の下地基材１１は、多結晶ＳｉＣ基板１００を製造するために再利用することが可能である。

次に、ステップＳ５０にて、貼り合せ工程が行われる。貼り合せ工程では、まず、事前に準備された単結晶ＳｉＣ基板の表面側から単結晶ＳｉＣ基板の表面に向けて、単結晶ＳｉＣ基板２００の厚さに応じて予め設定された注入エネルギーの水素イオンを注入する。これにより、単結晶ＳｉＣ基板には、単結晶ＳｉＣ基板の表面から、注入エネルギーに応じた所定の深さに、イオン注入層が形成される。その後、ステップＳ４０で製造された多結晶ＳｉＣ１２の表面に表面活性化手法を用いて、単結晶ＳｉＣ基板の表面を貼り合わせる。そして、互いに貼り合わされた状態の多結晶ＳｉＣ１２および単結晶ＳｉＣ基板を加熱する。これにより、上記のイオン注入層で単結晶ＳｉＣ基板が破断し、多結晶ＳｉＣ基板１００の表面に単結晶ＳｉＣ基板２００が貼り合わされた状態で、単結晶ＳｉＣ基板２００が単結晶ＳｉＣ基板から剥離し、半導体基板３００が得られる。

以下に、本発明の実施例を示してさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。

異なる条件で成膜されたＣＶＤ成膜製の６インチ多結晶ＳｉＣ基板Ａ、Ｂ、Ｃを入手し、それぞれ多結晶ＳｉＣ基板に対してＳＥＭ－ＥＢＳＤによる解析、研磨面の面粗さ、および半導体基板の接合欠陥の数を調査した。

ＳＥＭ－ＥＢＳＤの解析に際しては、ＳＥＭはＣａｒｌＺｅｉｓｓ社製ＵＬＴＲＡ５５、ＥＢＳＤはＨＫＬ社製Ｃｈａｎｎｅｌ５を用いた。

多結晶ＳｉＣ基板の接合対象面を、金属定盤とダイヤ微粒子粉の組み合わせにて高精度研削を行い、最後にＣＭＰ研磨にて表面状態を仕上げて、研磨面とした。

研磨後の多結晶ＳｉＣ基板の接合対象面の面粗さ、および半導体基板における多結晶ＳｉＣ基板と単結晶ＳｉＣ基板との接合界面の接合欠陥の数の測定に際しては、ＳｉＣウエハ欠陥検査/レビュー装置（Ｌａｓｅｒｔｅｃ社製ＳＩＣＡ８８）を用いた。

単結晶ＳｉＣの接合対象面はＣＭＰ研磨によって表面粗さＲａ＝０．１ｎｍ前後に仕上げた。Ｒａ＝０．１ｎｍは、現実的にＳｉＣ単結晶を研磨して得らえる表面粗さの下限値であり、またＳｉＣの代表的な原子間距離が０．１８８ｎｍであることから、接合対象面に原子レベルの段差がほとんどないことを表している。このような表面性状に整えた基板を用いることにより、単結晶ＳｉＣ基板の表面粗さに起因する接合欠陥の発生を防止した。

接合方法について説明する。接合工程は主に照射工程と接触工程に分けられる。まず照射工程では多結晶ＳｉＣの接合対象面、および、単結晶ＳｉＣの接合対象面に粒子線を照射する。粒子線については、例えば高速原子ビーム（ＦＡＢ：ＦａｓｔＡｔｏｍＢｅａｍ）がある。粒子線は多結晶ＳｉＣおよび単結晶ＳｉＣの接合対象面の全面に照射される。これにより、接合対象面の酸化膜や吸着層を除去して結合手を表出させることができる。これを活性状態と呼ぶ。また照射工程は真空中での処理であるため、接合対象面は、酸化等されず活性状態を保持することができる。次に接触工程では、多結晶ＳｉＣおよび単結晶ＳｉＣの接合対象面を真空中で接触させる。これにより、活性状態の表面に存在する結合手同士が結びつき、多結晶ＳｉＣと単結晶ＳｉＣを接合することができる。なお、照射工程、接触工程の実施に際しては三菱重工工作機械（株）製常温接合装置ＭＷＶ－０６／０８－ＡＸ－ＦＡＢを用いた。

各多結晶ＳｉＣ基板Ａ、Ｂ、Ｃの接合対象面における極性面の面積比率、結晶粒子の面積加重平均粒子径、算術表面粗さＲａ、および半導体基板の接合欠陥の数を表１にまとめた。

極性面の面積比率、および面積加重平均粒子径が大きくなるに従い、粒界に沿った凹凸が大きくなり、算術表面粗さＲａが悪化する傾向が確認できた。特に極性面の面積比率が３．０％以上、かつ、面積加重平均粒子径が１０．０μｍ以上となると、算術表面粗さＲａが顕著に悪化し、接合欠陥数が増加することが確認できた。

以上より、本発明であれば、単結晶ＳｉＣと接合する接合対象面の極性面が少ないことで単結晶ＳｉＣとの接合欠陥を抑制することのできる、単結晶ＳｉＣとの接合に適した多結晶ＳｉＣ基板および半導体基板を提供することができるため、産業上有用である。

１１…下地基材、１２、２２…多結晶ＳｉＣ、２１…カーボン基材、１００…多結晶ＳｉＣ基板、１１０…接合対象面、２００…単結晶ＳｉＣ基板、２１０…接合対象面、３００…半導体基板、３１０…接合界面

Claims

単結晶ＳｉＣ基板と接合して半導体基板を形成する支持基板用の多結晶ＳｉＣ基板であって、
前記単結晶ＳｉＣ基板と接合する接合対象面における極性面の面積比率が３．０％以下である、多結晶ＳｉＣ基板。
前記接合対象面における結晶粒子の面積加重平均粒子径が１０μｍ以下である、請求項１に記載の多結晶ＳｉＣ基板。
前記接合対象面の算術表面粗さＲａが０．５ｎｍ以下である、請求項１または２に記載の多結晶ＳｉＣ基板。
請求項１～３のいずれかに記載の多結晶ＳｉＣ基板と、
単結晶ＳｉＣ基板と、が接合した半導体基板であって、
前記多結晶ＳｉＣ基板と前記単結晶ＳｉＣ基板との接合界面における接合欠陥の数が１個／ｃｍ^２以下である、半導体基板。