CN105474354A - 半导体基板的制造方法 - Google Patents

半导体基板的制造方法 Download PDF

Info

Publication number
CN105474354A
CN105474354A CN201480038163.7A CN201480038163A CN105474354A CN 105474354 A CN105474354 A CN 105474354A CN 201480038163 A CN201480038163 A CN 201480038163A CN 105474354 A CN105474354 A CN 105474354A
Authority
CN
China
Prior art keywords
layer
uncrystalline
uncrystalline layer
supporting substrates
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480038163.7A
Other languages
English (en)
Other versions
CN105474354B (zh
Inventor
今冈功
小林元树
内田英次
八木邦明
河原孝光
八田直记
南章行
坂田丰和
牧野友厚
高木秀树
仓岛优一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sicoxs Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sicoxs Corp
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sicoxs Corp, Toyoda Automatic Loom Works Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN105474354A publication Critical patent/CN105474354A/zh
Application granted granted Critical
Publication of CN105474354B publication Critical patent/CN105474354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及半导体基板的制造方法，对于基板表面的平坦化困难的基板也没有导致在接合界面形成氧化膜，并且具有接合强度高的接合面。半导体基板的制造方法具备对支承基板的表面进行改质而形成第一非晶质层并且对半导体的单结晶层的表面进行改质而形成第二非晶质层的非晶质层形成工序。另外，具备使第一非晶质层与第二非晶质层接触的接触工序。另外，具备对第一非晶质层与第二非晶质层接触的状态的支承基板以及单结晶层进行热处理的热处理工序。

Description

半导体基板的制造方法
技术领域
本申请主张基于2013年7月5日申请的日本国专利申请第2013-142151号的优先权。该申请的全部内容通过参照而引用于该说明书中。本说明书中，公开涉及具备接合强度高的接合面的半导体基板的制造方法的技术。
背景技术
作为下一代(次期)功率器件的基板材料的候补可举出碳化硅(以下记载为SiC)，基板自身的制造成本变高，成为实用化的障碍。与此相对地，若仅器件形成层部使用品质好的单结晶SiC并通过某种方法将其固定于支承基板(具有器件制造工序所能够承受的强度/耐热性/清洁度的材料：例如Poly-SiC)，则能够制成兼具低成本(支承基板部)与高品质(SiC部)的基材。作为为了实现上述构造而能够应用的现有技术，存在基板接合。基板接合作为半导体集成电路制成技术、MEMS制成技术而使用，主要为了用于将硅基板彼此或者与硅基板不同的种类材料的基板接合。该基板接合大致分为经由粘合材料/金属等异物的“间接接合”、和不经由这些的“直接接合”，但为了相对于半导体器件材料用途的基板，避免由粘合材料、金属等引起的污染的影响，优选使用“直接接合”。直接接合的相关技术例如以下的文献中有公开。日本特开2009-117533号公报中，公开有在接合前的SiC基板表面实施了等离子体活性化处理后使基板表面彼此接触，其后实施加热处理由此形成接合的接合基板的制造法。该情况下，接触前的基板表面具有亲水性，因此在接合形成后的接合界面形成有以导入的水为起因的氧化膜。另一方面，AppliedPhysicsLetters,Vol.64,No.5,311994中，公告有在接合前的Si基板表面实施使用了被稀释的氟化氢水溶液的不浸润处理后使基板表面彼此接触，其后实施加热处理由此形成接合的基板接合法。该情况下，在接合界面不存在水，能够得到接合基板而不导致在接合界面形成氧化膜。
但是，在使用日本特开2009-117533号公报的制造法制成接合基板的情况下，由于形成于接合界面的氧化膜的影响，在立式功率半导体器件用途中，具有基板垂直方向的电阻增大等问题。另外相对于SiC的器件制成工序的加热处理温度(＞1200℃)，具有界面构造不稳定等问题。另一方面，在使用AppliedPhysicsLetters,Vol.64,No.5,311994的基板接合方法制成接合基板的情况下，必须进行接合的基板表面的不浸润，SiC是化合物半导体，因此与由单一元素构成的Si不同，根据在基板表面露出的原子的种类不同基板表面的电荷状态也不同。因此，在AppliedPhysicsLetters,Vol.64,No.5,311994所使用的方法中，基板表面的较广范围内得到一样的不浸润性是困难的。另外，与在接合形成经由了中间层的间接接合不同，直接接合中接合形成前的基板表面形状(粗糙度)对有效接合面积带来直接的影响。因此存在需要使接合面的表面粗糙度非常小等限制。但是，关于SiC基板的表面平坦化，除了上述的基板表面的电荷状态的不均匀性之外，由于基板内所包含的结晶缺陷的影响，在与Si基板比较的情况下表面平坦性低。因此有效接合面积降低，结果得到能够承受半导体工序的接合强度是困难的。
发明内容
本说明书中，公开半导体基板的制造方法。该半导体基板的制造方法具备对支承基板的表面进行改质而形成第一非晶质层并且对半导体的单结晶层的表面进行改质而形成第二非晶质层的非晶质层形成工序。另外，具备使第一非晶质层与第二非晶质层接触的接触工序。另外，具备对第一非晶质层与第二非晶质层接触的状态的支承基板以及单结晶层进行热处理的热处理工序。
上述方法中，通过非晶质层形成工序，能够在支承基板的表面形成第一非晶质层并且在单结晶层的表面形成第二非晶质层。非晶质层是成为原子不具有结晶构造那样的规则性的状态的层。通过在第一非晶质层与第二非晶质层接触的状态下进行热处理工序，能够使第一非晶质层以及第二非晶质层再结晶。第一非晶质层与第二非晶质层再结晶而成为一体，因此支承基板与单结晶层通过共价结合能够稳固地接合。由此，能够不导致在接合界面形成氧化膜而使支承基板与单结晶层的接合界面的不连续性消失。
另外，例如所谓的直接接合等方法使用原子力等基板表面间引力，因此需要使接合的原子彼此接近至数纳米以内，从而需要使接合面的表面粗糙度非常小。另一方面，上述方法中，将接合面改质为非晶质层。非晶质层存在具有悬空键的原子，因此与不具有悬空键的结晶层相比原子的流动性高。因此，形成非晶质层的原子流动，由此在填埋形成于第一非晶质层与第二非晶质层的接触面的空间后，能够使该非晶质层再结晶。即上述方法中，接合不需要表面间引力，因此在表面粗糙度比直接接合法所要求的接合面的表面粗糙度大的情况下，也能够得到可承受半导体工序等的接合强度。
根据本说明书所公开的技术，能够提供相对于基板表面的平坦化困难的基板也不导致在接合界面形成氧化膜并且具有接合强度高的接合面的半导体基板的制造方法。
附图说明
图1是表示接合基板的制造方法的流程图。
图2是接合基板的立体图。
图3是接合基板的制造工序的说明图。
图4是接合基板的制造工序的说明图。
图5是接合基板的制造工序的说明图。
图6是接合基板的制造工序的说明图。
图7是接合基板的制造工序的说明图。
图8是接合基板的制造工序的说明图。
图9是接合界面的TEM图像。
图10是表面粗糙度的分析数据图。
具体实施方式
以下，记载本说明书所公开的实施例的技术的特征的几个。此外，以下所记载的事项分别单独具有技术的有效性。
(特征1)上述的半导体基板的制造方法中，优选，单结晶层是单结晶SiC，支承基板是多结晶SiC。多结晶SiC与单结晶SiC相比廉价，因此与仅由单结晶SiC形成的基板相比能够制造减少制造成本的SiC基板。
(特征2)优选，第一非晶质层以及第二非晶质层含有Si和C。由此，在例如其组成比率几乎为1：1的情况下，在使第一非晶质层以及第二非晶质层再结晶的情况下，能够形成SiC结晶。
(特征3)上述的半导体基板的制造方法中，优选，非晶质层形成工序通过在真空中照射原子能级的粒子来进行。优选，在进行了非晶质层形成工序的真空中继续进行接触工序。通过在真空中照射原子能级的粒子，能够除去存在于支承基板的表面、半导体的单结晶层的表面的氧化膜、吸附层。另外，通过在真空中进行接触工序，能够使除去了氧化膜、吸附层的清洁的面彼此接合。由此，能够在热处理工序后进行作为基材的基板彼此的共价结合的形成，能够使支承基板与单结晶层的接合界面的不连续性消失。
(特征4)非晶质层的厚度越厚，越能够提高填埋形成于第一非晶质层与第二非晶质层的接触面的空间的能力。另一方面，非晶质层的厚度越厚，非晶质层的再结晶所需要的热预算越增大。上述的半导体基板的制造方法中，优选，进一步具备根据支承基板的表面粗糙度以及单结晶层的表面粗糙度决定第一非晶质层以及第二非晶质层的厚度的非晶质层厚度决定工序。优选，非晶质层非晶质层形成工序形成具有由厚度决定工序决定的厚度的第一非晶质层以及第二非晶质层。由此，为了填埋形成于接触面的空间能够以适当的厚度控制第一非晶质层以及第二非晶质层的厚度。因此，能够抑制热预算的增大。
(特征5)上述的半导体基板的制造方法中，优选，第一非晶质层的厚度在支承基板的表面的算术平均粗糙度的1倍～20倍的范围内。优选，第二非晶质层的厚度在单结晶层的表面的算术平均粗糙度的1倍～20倍的范围内。由此，能够确保形成第一以及第二非晶质层的原子的流动性。
(特征6)上述的半导体基板的制造方法中，优选，进一步具备通过从支承基板的表面机械式地除去微量的切屑来使支承基板的表面平坦化的机械研磨那样的平坦化工序。优选，非晶质层形成工序将通过平坦化工序平坦化的表面改质而形成第一非晶质层。能够省略相对于支承基板的表面的CMP(ChemicalMechanicalPolishing)等研磨工序，因此能够减少半导体基板的制造成本。
(特征7)优选，上述的半导体基板具备多结晶SiC的第一层、和配置在第一层上的单结晶SiC的第二层，形成于第一层与第二层的界面的氧化膜厚不足1原子层。或者，优选，存在于第一层与第二层的界面的氧原子密度不足SiC表面的原子密度即1.2E15cm-2。
实施例
＜接合基板的结构＞
图2示出本实施例的接合基板10的立体图。接合基板10形成为近似圆盘状。接合基板10具备配置于下侧的支承基板11、和贴合于支承基板11的上表面的半导体层13。半导体层13可以由例如化合物半导体(例：6H-SiC、4H-SiC、GaN、AlN)的单结晶形成。另外可以由例如单元素半导体(例：Si、C)的单结晶形成。
支承基板11能够使用各种材料。支承基板11优选具有相对于用于半导体层13的各种热工序的耐性。另外，支承基板11优选与半导体层13的热膨胀率之差小的材料。例如，在半导体层13使用SiC的情况下，支承基板11能够使用单结晶SiC、多结晶SiC、单结晶Si、多结晶Si、蓝宝石、GaN、碳等。多结晶SiC也可以将各种多结晶形的SiC结晶混合。各种多结晶形混合的多结晶SiC不进行精确的温度控制也能够制造，因此能够减少制造支承基板11的成本。支承基板11的厚度T11以得到能够承受后工序加工的机械式的强度的方式决定即可。厚度T11在例如支承基板11的直径为100(mm)的情况下，也可以为100(μm)左右。
＜接合基板的制造方法＞
使用图1的流程、图3～图8的示意图对本实施例的接合基板10的制造方法进行说明。图3～图8是制造接合基板10的各工序的局部剖视图。此外，图3～图8中，为了容易看清，省略剖面线。本实施例中，作为例子，对支承基板11是多结晶SiC，半导体层13是单结晶的情况进行说明。另外，为了形成半导体层13，对使用基于氢原子的消融的剥离技术(也称为智能剥离(注册商标))的情况进行说明。
首先，准备图3所示的支承基板11以及SiC单结晶基板20。步骤S0中，进行平坦化工序。平坦化工序中，将支承基板11的表面11a平坦化。支承基板11的表面11a通过研削、切削或者抛光等机械研磨而平坦化。研削或者切削中，通过机械式地除去微量的切屑，进行平坦化。通过研削或者切削而平坦化的表面与通过CMP法等研磨法而平坦化的表面相比，表面粗糙度变大。另外，通过机械研磨而平坦化的表面虽然表面粗糙度能够足够小但加工变质层残留数nm左右。但是，如后述那样，本说明书所记载的方法中，接合面的表面粗糙度大也能够接合，因此能够将研削、切削后的表面用为接合面。另外，即使加工变质层残留，该区域也如后述那样形成非晶质层，因此能够将机械研磨后的表面用为接合面。
另外，支承基板11是多结晶SiC，多结晶SiC基于CMP的平坦化是困难的。这是因为多结晶SiC中各个面方位在表面露出。在进行CMP的情况下，蚀刻速度与面方位对应地变化因此较大地受到晶粒的影响，导致平坦度降低。但是本说明书所记载的方法中，利用CMP接合面的表面粗糙度大也能够接合。另外，加工变质层残留数nm左右也能够接合，因此也能够将使用了研磨速度的面方位依存性小的金刚石的自由磨粒等机械研磨用于多结晶SiC基板的平坦化。
另外平坦化工序中，将SiC单结晶基板20的表面13a平坦化。表面13a也可以通过研削、切削而平坦化，也可以通过CMP法平坦化。SiC单结晶基板20具有不同方位的晶粒未存在于基板面内，因此能够通过CMP进行平坦化。而且，进行从平坦化后的表面13a注入氢离子的离子注入工序。由此，如图4的示意图所示，在距表面13a规定深度形成有氢离子注入层21。图4中，以空心的圆圈模拟地示出射入的氢离子。通过基于氢原子的消融的剥离技术而剥离的半导体层13的厚度T31能够通过离子注入的氢离子的能量而控制。厚度T31也可以在0.5～1.0(μm)的范围。此外，氢离子的注入方法可以是公知的方法，因此此处省略说明。
步骤S1中，进行非晶质层厚度决定工序。非晶质层厚度决定工序是根据支承基板的表面粗糙度以及单结晶层的表面粗糙度，决定支承基板11的非晶质层11b的厚度T11、与SiC单结晶基板20的非晶质层13b的厚度T13的工序。
具体地进行说明。首先，测定支承基板11的表面11a的表面粗糙度、以及半导体层13的表面13a的表面粗糙度。表面粗糙度也可以使用作为算术平均粗糙度Ra、表面凹凸的高度差的PV值(PeaktoValley)、最小二乘均方根粗糙度RMS等各种指标。本说明书内使用算术平均粗糙度Ra。另外表面粗糙度的测定也可以使用各种方式。例如，可以使用感测针方式、激光传感器方式、光干扰方式等。另外，也可以将扫描探针显微镜(SPM)用于表面粗糙度的测定。
接下来，基于测定出的表面粗糙度，决定厚度T11以及T13。本实施例中，将厚度T11决定为表面11a的算术平均粗糙度Ra11的1倍～20倍的范围内。另外，将厚度T13决定为表面13a的算术平均粗糙度Ra13的1倍～20倍的范围内。例如，本实施例中，相对于Ra＝1nm的表面粗糙度，形成厚度约2nm的非晶质层。另外，在表面粗糙度使用PV值的情况下，将厚度T11决定为表面11a的PV值的1倍～2倍的范围内。另外，将厚度T13决定为表面13a的PV值的1倍～2倍的范围内。例如，本实施例中，相对于PV值＝1.5nm的表面粗糙度，形成为厚度约2nm的非晶质层。
步骤S2中，进行非晶质层形成工序。非晶质层形成工序是对支承基板11的表面进行改质而形成非晶质层11b，并且对半导体层13的表面进行改质而形成非晶质层13b的工序。非晶质层是指原子成为不具有结晶构造那样的规则性的状态的层。非晶质层11b以及非晶质层13b的厚度成为由非晶质层厚度决定工序(步骤S1)决定的厚度。
具体地进行说明。如图5所示，将SiC单结晶基板20与支承基板11设置于腔室101内。接下来，进行SiC单结晶基板20与支承基板11的相对位置的对位。对位以后述的接触工序中两基板能够以正确的位置关系接触的方式进行。接下来，使腔室101内成为真空状态。腔室101内的真空度也可以为例如1×10-4～1×10-6(Pa)左右。
如图6所示，在支承基板11的表面11a以及半导体层13的表面13a使用FAB枪(高速原子束：FastAtomBeam)102，照射氩的中性原子束。由此，能够在距表面一定的深度破坏表面11a以及13a的结晶构造。其结果，能够在基板表面形成包括Si和C的非晶质层11b以及13b。另外，能够以Si与C的含有比率成为1：1的方式形成非晶质层11b以及13b。由此，在使非晶质层11b以及13b再结晶的情况下，能够形成SiC结晶。图6中，以剖面线模拟地示出非晶质层11b以及13b。非晶质层11b的厚度T11以及非晶质层13b的厚度T13能够通过从FAB枪102照射的氩原子的能量来控制。氩的照射量(atoms/cm2)也可以使用形成的非晶质层的厚度与溅射速率来计算。另外入射能量也可以是例如1.5(keV)左右。
另外，非晶质层形成工序中，能够除去表面11a以及13a的氧化膜、吸附层而使价键露出，因此能够使表面11a以及13a活性化。另外非晶质层形成工序是真空中的处理，因此表面11a以及13a不会被氧化等而能够保持活性状态。
步骤S3中，进行接触工序。接触工序中，如图7所示，使支承基板11的非晶质层11b与SiC单结晶基板20的非晶质层13b在腔室101内在真空中接触。另外，也可以以接触后不使支承基板11与SiC单结晶基板20远离的方式使用未图示的夹具等来固定。
步骤S4中，进行热处理工序。热处理工序中，在非晶质层11b与13b接触的状态下，对支承基板11以及SiC单结晶基板20进行热处理。热处理工序可以在腔室101内在减压下进行，也可以在腔室101以外的其他炉内进行。
热处理工序中，将支承基板11以及SiC单结晶基板20加热为规定温度(例如1000℃左右)。由此，能够使非晶质层11b以及13b具有流动性。存在在非晶质层11b与13b的接触面形成有空间的情况。非晶质层11b、13b的表面粗糙度越大形成的空间的体积越大。因此通过进行热处理工序，能够使形成非晶质层11b以及13b的原子流动，因此能够填埋形成于非晶质层11b与13b的接触面的空间。另外在热处理工序中，在氢离子注入层21能够使SiC单结晶基板20断裂。因此，能够除去位于半导体层13的上方的SiC单结晶基板20。
另外通过热处理工序，能够使非晶质层11b以及13b从原子排列没有规则性的状态朝原子排列具有规则性的状态再结晶。非晶质层13b的再结晶以从非晶质层13b与半导体层13的界面F1(参照图7)朝向非晶质层13b的内部(图7的下侧)成为模仿了半导体层13的结晶构造(单结晶SiC)的原子排列的方式进行。另外非晶质层11b的再结晶以从非晶质层11b与支承基板11的界面F2(参照图7)朝向非晶质层11b的内部(图7的上侧)成为模仿了支承基板11的结晶构造(多结晶SiC)的原子排列的方式进行。因此若再结晶结束，则如图8所示，非晶质层11b以及13b消失，形成有半导体层13与支承基板11直接接合的接合基板10。非晶质层11b与13b成为一体而进行再结晶，因此通过共价结合能够使半导体层13与支承基板11稳固地接合。
＜基于TEM图像的分析(其1)＞
图9示出通过本说明书所记载的接合方法制成的接合基板10的支承基板11与半导体层13的接合界面的TEM(TransmissionElectronMicroscope)照片。用于观察的接合基板10支承基板11是多结晶SiC，半导体层13是单结晶的4H-SiC。非晶质层形成工序中，以1.5(keV)的入射能量60(sec)时间照射氩原子。热处理工序的最高温度为1100℃。
图9的TEM照片中，观察通过离子研磨而薄化的TEM试料。图9中，以L-L线部分为分界线的情况下的下侧的区域是支承基板11(多结晶SiC)，上侧的区域是半导体层13(单结晶SiC)。在图9的L-L线部分所示的接合界面的区域遍及接合界面的区域的全体，能够确认原子的周期性。因此可知在界面不存在非晶质层。另外可知，额外的中间层不存在，多结晶SiC与单结晶SiC根据原子能级直接接合。另外，对本接合基板进行了基于SIMS(SecondaryIon-microprobeMassSpectrometer)的氧浓度分析的结果，存在于支承基板11与半导体层13的界面的氧原子密度是2.2E14cm-2。这是比作为SiC表面的原子密度的1.2E15cm-2低的值。现在可知，存在于通过本说明书公开的技术形成的接合界面的氧化膜厚不足1个原子层。此外，欲留意存在在支承基板11与半导体层13的接合界面的一部分存在非晶质层的情况。这是因为通过形成非晶质层11b以及13b的原子流动来填埋形成于非晶质层11b与13b的接触面的空间，因此需要再结晶的非晶质层的厚度不是一定的。另外，欲留意存在在支承基板11与半导体层13的接合界面的一部分存在1个原子层以上的氧化膜的情况。
此外，在以往公知的直接接合法、常温接合法中，多结晶SiC与单结晶SiC根据原子能级直接接合，并且无法得到遍及接合界面的区域的全体能够确认原子的周期性的TEM图像。这是因为大气压中接合的直接接合法中，氧化膜、吸附层存在于接合界面。另外，因为在常温接合法中，在基于真空内的离子枪的表面活性化时导致接合界面的原子排列杂乱，其后的处理中无法整理原子排列。换言之，通过接合界面的TEM图像能够确认贴合基板是否通过本说明书所记载的接合方法而制成。
＜表面粗糙度以及接合强度的分析＞
图10示出制造图9进行了分析的接合基板10时进行的平坦化工序(步骤S0)中的表面粗糙度的分析数据。测定对象是通过CMP而平坦化的支承基板11的表面。即图10是支承基板11表面的截面轮廓。测定机器是日立高新科学会社(注册商标)的原子力显微镜(AFM)装置(型号SPA500&SPI3800)。横轴表示测定范围，约27μm。图10所示的测定范围的支承基板11的PV值是1.5nm，算术平均粗糙度是Ra＝1nm。该表面粗糙度是无法进行以往的直接接合法的程度的较大的值。
另外，使用表面粗糙度测定后的试料制成接合基板，进行拉伸试验。施加了作为装置的上限的20(MPa)，接合面也未被剥离。由此可知，在接合面具有以往的直接接合法无法接合的程度的较大的表面粗糙度的情况下，通过使用本说明书所记载的接合方法，也能够以可承受半导体工序等的充分的接合强度接合。
＜效果＞
在将支承基板与半导体的单结晶层不经由树脂、合金等中间材料而直接接合的所谓的直接接合技术中，使用表面间引力进行接合，因此需要使接合面彼此在数纳米以内接近，需要使接合面的表面粗糙度非常小(例如，存在要求算术平均粗糙度Ra为0.3(nm)左右的情况)。另外，为了允许接合面的表面粗糙度在一定程度上变大，可以考虑使接合面的SiC结晶具有流动性的方法。但是SiC结晶具有超过2000℃便升华的(即，从固体直接气化)性质，因此不会熔融液化，难以具有流动性。
另一方面，本说明书所记载的接合方法中，将接合面改质为包含Si和C的非晶质层11b以及13b。非晶质层存在具有悬空键的原子，因此与不具有悬空键的结晶层相比，能够提高原子的流动性。即，在作为相比SiC结晶的升华温度(约2500℃)足够低的温度的1000度以下左右的温度，能够使非晶质层11b以及13b具有流动性。因此，能够防止升华并且使形成接合面的材料具有流动性。由此，形成非晶质层11b以及13b的原子流动，由此能够在填埋了形成于非晶质层11b与13b的接触面的空间后，使该非晶质层11b以及13b再结晶。即上述方法中，接合不需要表面间引力，因此在表面粗糙度比直接接合法所要求的接合面的表面粗糙度大的情况下，也能够以能够承受半导体工序等的接合强度将基板接合。
本说明书所记载的接合方法中，接合面的表面粗糙度比直接接合法等大也能够将基板接合。因此平坦化工序(步骤S0)中，通过研削或者切削能够使成为接合面的支承基板11的表面11a平坦化。由此，没有相对于支承基板11的表面应用CMP(ChemicalMechanicalPolishing)等研磨工序的必要性，因此能够减少半导体基板的制造成本。
非晶质层11b的厚度T11、非晶质层13b的厚度T13越厚，越能够提高非晶质层11b以及13b的流动性，因此能够提高填埋形成于非晶质层11b与13b的接触面的空间的能力。另一方面，厚度T11、T13越厚，非晶质层11b以及13b的再结晶所热预算越增大。本说明书所记载的接合方法中，通过非晶质层厚度决定工序(步骤S1)，能够根据支承基板11的表面粗糙度以及半导体层13的表面粗糙度来决定厚度T11、T13。由此，为了填埋形成于表面11a与13a的接触面的空间能够将厚度T11、T13控制为适当的厚度。因此，能够抑制热预算的增大。
接触工序(步骤S3)中，在非晶质层形成工序(步骤S2)中使除去了氧化膜、吸附层的表面11a与表面13a在真空中接触，因此能够使清洁的面彼此接合。由此，如图9的TEM照片所示，能够形成不存在额外的中间层，多结晶SiC与单结晶SiC根据原子能级直接接合的构造。因此，在使用贴合基板10制成立式器件的情况下，在以横穿支承基板11与半导体层13的界面的方式形成电流路径上的情况下，通过该界面的存在能够防止器件的性能降低(例：导通电阻的增加)。本说明书所记载的接合方法中，能够制造适于立式器件的制造的接合基板10。
在将支承基板11与半导体层13直接接合的情况下，接合面中产生原子排列的错位，并无法缓和该错位，因此产生应力。另一方面，本说明书所记载的接合方法中，具有经由非晶质层11b以及13b将支承基板11与半导体层13接合的结构。热处理工序中，通过热能，非晶质层11b以及13b内的Si原子以及C原子缓缓运动产生再结晶。由此，在非晶质层13b与半导体层13的界面F1(参照图7)的半导体层13的原子排列、与非晶质层11b与支承基板11的界面F2(参照图7)的支承基板11的原子排列之间产生错位的情况下，夹设于界面F1与界面F2之间的非晶质层11b以及13b以缓和这些错位的方式进行再结晶。即，能够使非晶质层11b以及13b作为通过热处理工序能够消失的应力缓和层而利用。根据以上，能够缓和在支承基板11与半导体层13的界面产生的内部应力，因此在位于支承基板11的上方的半导体层13，也能够缓和内部应力。因此，通过热处理工序能够缓和半导体层13的内部应力，并且在半导体层13内能够进行缺陷的移动以及再排列，因此能够减少以内部应力为起因而存在于半导体层13的各种缺陷的密度。
在不形成非晶质层11b以及13b而将支承基板11与半导体层13直接接合的情况下，存在在贴合后的基板产生较大的应力的情况。这是由于支承基板11是多结晶SiC，因此各种面方位在支承基板11的表面露出，存在根据面方位而热膨胀系数稍微不同的情况。本说明书所记载的接合方法中，具有经由非晶质层11b以及13b将支承基板11与半导体层13接合的结构。接合后的热处理中，在由于与面方位对应的热膨胀系数差而产生内部应力的情况下，以缓和该内部应力的方式非晶质层11b以及13b缓缓流动并且再结晶。因此，能够缓和支承基板11与半导体层13的界面所产生的内部应力。
在本说明书所记载的接合方法中，能够使非晶质层11b以及13b夹设于支承基板11与半导体层13之间。通过该非晶质层11b以及13b，能够防止在支承基板11的表面露出的各种缺陷影响半导体层13。即，在热处理工序中，进行半导体层13的原子的再排列的情况下，能够防止受到存在于支承基板11的表面的各种缺陷的影响而导致在再排列后的半导体层13形成缺陷的情况。因此能够减少半导体层13的缺陷密度。
以上，对本发明的实施例详细地进行了说明，但这些只不过是例示，不限定权利要求的范围。权利要求的范围所记载的技术包括将以上例示的具体例进行各种变形、变更的内容。
＜变形例＞
非晶质层形成工序(步骤S2)中，形成非晶质层的方法不局限于氩的中性原子束照射。也可以是注入例如He、氢、Ar、Si、C等原子或者分子或者离子等的方法。
热处理工序(步骤S4)中，相对于处理时间的温度变化的方式也可以是多样的。
用于支承基板11的材料不局限于多结晶SiC。只要是具有相对于用于半导体层13的各种的热工序的耐性的材料，可以是任意材料。例如，也可以是通过陶瓷材料的混合材料而形成的烧结体。使用的陶瓷材料可以是各种材料，可以是例如SiC、Si、AlN、Al2O3、GaN、Si3N4、SiO2、Ta2O5等中的至少1种材料。
本说明书或者附图所说明的技术要素通过单独或各种组合发挥技术的有效性，不限定于申请时权利要求记载的组合。另外，本说明书或者附图所例示的技术可同时实现多种目的，通过实现其中的一个目的本身而具有技术的有效性。

Claims (8)

1.一种半导体基板的制造方法，其特征在于，具备：
非晶质层形成工序，在该非晶质层形成工序中，对支承基板的表面进行改质而形成第一非晶质层，并且对半导体的单结晶层的表面进行改质而形成第二非晶质层；
接触工序，在该接触工序中，使所述第一非晶质层与所述第二非晶质层接触；以及
热处理工序，在该热处理工序中，对所述第一非晶质层与所述第二非晶质层接触的状态的所述支承基板以及所述单结晶层进行热处理。
2.根据权利要求1所述的半导体基板的制造方法，其特征在于，
所述单结晶层是单结晶SiC，
所述支承基板是多结晶SiC。
3.根据权利要求2所述的半导体基板的制造方法，其特征在于，
所述第一非晶质层以及所述第二非晶质层含有Si和C。
4.根据权利要求1～3中任一项所述的半导体基板的制造方法，其特征在于，
所述非晶质层形成工序通过在真空中照射原子能级的粒子来进行，所述接触工序在进行了所述非晶质层形成工序的真空中继续进行。
5.根据权利要求1～4中任一项所述的半导体基板的制造方法，其特征在于，
还具备非晶质层厚度决定工序，在该非晶质层厚度决定工序中，根据所述支承基板的表面粗糙度以及所述单结晶层的表面粗糙度来决定所述第一非晶质层以及所述第二非晶质层的厚度，
所述非晶质层形成工序形成具有由所述厚度决定工序决定的厚度的所述第一非晶质层以及所述第二非晶质层。
6.根据权利要求5所述的半导体基板的制造方法，其特征在于，
所述第一非晶质层的厚度在所述支承基板的表面的算术平均粗糙度的1倍～20倍的范围内，
所述第二非晶质层的厚度在所述单结晶层的表面的算术平均粗糙度的1倍～20倍的范围内。
7.根据权利要求1～6中任一项所述的半导体基板的制造方法，其特征在于，
还具备平坦化工序，在该平坦化工序中，通过从所述支承基板的表面机械式地除去微量的切屑而使所述支承基板的表面平坦化，
所述非晶质层形成工序对经所述平坦化工序而平坦化的表面进行改质而形成所述第一非晶质层。
8.一种半导体基板，其特征在于，具备：
多结晶SiC的第一层；和
配置在所述第一层上的单结晶SiC的第二层，
存在于所述第一层与所述第二层的界面的氧化膜厚不足1个原子层。
CN201480038163.7A 2013-07-05 2014-07-03 半导体基板的制造方法 Active CN105474354B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-142151 2013-07-05
JP2013142151A JP6061251B2 (ja) 2013-07-05 2013-07-05 半導体基板の製造方法
PCT/JP2014/067777 WO2015002266A1 (ja) 2013-07-05 2014-07-03 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN105474354A true CN105474354A (zh) 2016-04-06
CN105474354B CN105474354B (zh) 2018-04-17

Family

ID=52143835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480038163.7A Active CN105474354B (zh) 2013-07-05 2014-07-03 半导体基板的制造方法

Country Status (6)

Country Link
US (1) US9761479B2 (zh)
EP (1) EP3018696B8 (zh)
JP (1) JP6061251B2 (zh)
KR (1) KR101846299B1 (zh)
CN (1) CN105474354B (zh)
WO (1) WO2015002266A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958839A (zh) * 2016-10-18 2018-04-24 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
CN109986191A (zh) * 2019-04-15 2019-07-09 上海交通大学 一种应用于金属/高分子连接的表面处理方法
CN110663096A (zh) * 2017-07-19 2020-01-07 X-Vi株式会社 化合物半导体基板和其制造方法
CN110869543A (zh) * 2017-07-10 2020-03-06 株式会社田村制作所 半导体基板、半导体元件以及半导体基板的制造方法
CN112005344A (zh) * 2018-04-27 2020-11-27 东京毅力科创株式会社 基板处理系统和基板处理方法
CN114008871A (zh) * 2019-06-18 2022-02-01 大学共同利用机关法人自然科学研究机构 光学元件的制造方法及光学元件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210152B2 (ja) 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
JP2016139655A (ja) * 2015-01-26 2016-08-04 富士通株式会社 半導体装置及び半導体装置の製造方法
DE112016001023T5 (de) 2015-03-04 2017-11-30 Mtec Corporation Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
JP6572694B2 (ja) 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6582779B2 (ja) 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6515757B2 (ja) 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
KR20180114927A (ko) * 2016-02-16 2018-10-19 쥐-레이 스위츨란드 에스에이 접합된 경계면들에 걸친 전하 운반을 위한 구조물, 시스템 및 방법
JP6619874B2 (ja) 2016-04-05 2019-12-11 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法
US10971365B2 (en) * 2017-02-21 2021-04-06 Ev Group E. Thallner Gmbh Method and device for bonding substrates
US11346018B2 (en) 2017-03-02 2022-05-31 Shin-Etsu Chemical Co., Ltd. Silicon carbide substrate production method and silicon carbide substrate
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6737378B2 (ja) * 2019-05-09 2020-08-05 信越化学工業株式会社 ＳｉＣ複合基板
JP6818964B1 (ja) 2020-06-01 2021-01-27 三菱電機株式会社 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
JP2023061509A (ja) 2021-10-20 2023-05-02 株式会社サイコックス 多結晶炭化珪素基板の製造方法
FR3134228A1 (fr) 2022-03-30 2023-10-06 Mersen France Gennevilliers Procede de fabrication de carbure de silicium polycristallin utilisable pour la fabrication de substrats de circuits integres, et carbure de silicium ainsi obtenu

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
CN101286444A (zh) * 2007-04-12 2008-10-15 信越化学工业株式会社 Soi基板的制造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
JP2791429B2 (ja) 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7192841B2 (en) * 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP3929983B2 (ja) * 2004-03-03 2007-06-13 富士通メディアデバイス株式会社 接合基板、弾性表面波素子および弾性表面波デバイス並びにその製造方法
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
FR2921749B1 (fr) 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
JP5712100B2 (ja) * 2011-09-29 2015-05-07 富士フイルム株式会社 反射防止フィルムの製造方法、反射防止フィルム、塗布組成物
CN103958182B (zh) * 2011-11-24 2015-07-29 柯尼卡美能达株式会社 气体阻隔膜及电子设备
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP2822026B1 (en) * 2012-02-29 2018-03-14 Kyocera Corporation Composite substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
CN101286444A (zh) * 2007-04-12 2008-10-15 信越化学工业株式会社 Soi基板的制造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIDEKI TAKAGI ET AL: "Transmission Electron Microscope Observations of Si/Si interface Bonded at Room Temperature by Ar Beam Surface Activation", 《JAPANNESE JOURNAL OF APPLIED PHYSICS》 *
S.ESSIG ET AL.: "Fast atom beam-activated n-Si/n-GaAs wafer bonding with high interfacial transparency and electrical conductivity", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958839A (zh) * 2016-10-18 2018-04-24 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
CN110869543A (zh) * 2017-07-10 2020-03-06 株式会社田村制作所 半导体基板、半导体元件以及半导体基板的制造方法
US11264241B2 (en) 2017-07-10 2022-03-01 Tamura Corporation Semiconductor substrate, semiconductor element and method for producing semiconductor substrate
CN110663096A (zh) * 2017-07-19 2020-01-07 X-Vi株式会社 化合物半导体基板和其制造方法
CN110663096B (zh) * 2017-07-19 2023-06-06 X-Vi株式会社 化合物半导体基板和其制造方法
CN112005344A (zh) * 2018-04-27 2020-11-27 东京毅力科创株式会社 基板处理系统和基板处理方法
CN112005344B (zh) * 2018-04-27 2023-11-17 东京毅力科创株式会社 基板处理系统和基板处理方法
CN109986191A (zh) * 2019-04-15 2019-07-09 上海交通大学 一种应用于金属/高分子连接的表面处理方法
CN114008871A (zh) * 2019-06-18 2022-02-01 大学共同利用机关法人自然科学研究机构 光学元件的制造方法及光学元件
US11515683B2 (en) 2019-06-18 2022-11-29 Inter-University Research Institute Corporation National Institutes Of Natural Sciences Method for manufacturing optical element and optical element

Also Published As

Publication number Publication date
EP3018696B1 (en) 2021-11-17
JP6061251B2 (ja) 2017-01-18
EP3018696B8 (en) 2022-02-23
KR20160040565A (ko) 2016-04-14
KR101846299B1 (ko) 2018-05-18
CN105474354B (zh) 2018-04-17
US20160204023A1 (en) 2016-07-14
JP2015015401A (ja) 2015-01-22
US9761479B2 (en) 2017-09-12
EP3018696A4 (en) 2017-03-15
WO2015002266A1 (ja) 2015-01-08
EP3018696A1 (en) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105474354A (zh) 半导体基板的制造方法
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR101871534B1 (ko) Soi 구조체의 디바이스 층 내의 금속의 양을 감소시키기 위한 방법과 그 방법에 의해 제조된 soi 구조체
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
US20170330747A1 (en) Composite substrate manufacturing method and composite substrate
US20080153272A1 (en) Method for manufacturing SOI substrate
JP2009532872A (ja) 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造
US7276427B2 (en) Method for manufacturing SOI wafer
KR102427272B1 (ko) 복합 기판, 나노카본막의 제작 방법 및 나노카본막
JP2017520936A (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
US9659777B2 (en) Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
KR20050047505A (ko) Ｓｏｉ 웨이퍼의 제조방법
Lim et al. Low temperature bump-less Cu-Cu bonding enhancement with self assembled monolayer (SAM) passivation for 3-D integration
JP5411438B2 (ja) Ｓｏｉ基板の製造方法
JP5587257B2 (ja) イオン注入機の基板保持具の劣化判定方法
Vinci et al. Effect of interface conditions on yield behavior of passivated copper thin films
Plach et al. Plasma activation for low temperature wafer bonding
Rebhan et al. Wafer bonding
Yushin et al. Wafer bonding of highly oriented diamond to silicon
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
Shenkin et al. Polytypic heterojunctions for wide bandgap semiconductor materials
JP2008205217A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171013

Address after: Tokyo, Japan, Japan

Applicant after: SICOXS CORP.

Applicant after: Independent Administrative Corporation Industrial Comprehansive Technologles Institute

Address before: Aichi

Applicant before: Toyoda Automatic Loom Works, Ltd.

Applicant before: SICOXS CORP.

Applicant before: Independent Administrative Corporation Industrial Comprehansive Technologles Institute

GR01 Patent grant
GR01 Patent grant