CN107958839A - 晶圆键合方法及其键合装置 - Google Patents

晶圆键合方法及其键合装置 Download PDF

Info

Publication number
CN107958839A
CN107958839A CN201610908069.3A CN201610908069A CN107958839A CN 107958839 A CN107958839 A CN 107958839A CN 201610908069 A CN201610908069 A CN 201610908069A CN 107958839 A CN107958839 A CN 107958839A
Authority
CN
China
Prior art keywords
wafer
gallium nitride
bonding
plummer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610908069.3A
Other languages
English (en)
Other versions
CN107958839B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201610908069.3A priority Critical patent/CN107958839B/zh
Priority to TW106109607A priority patent/TWI658499B/zh
Publication of CN107958839A publication Critical patent/CN107958839A/zh
Application granted granted Critical
Publication of CN107958839B publication Critical patent/CN107958839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Products (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种晶圆键合方法及其键合装置，所述键合方法包括：提供氮化镓晶圆与碳化硅晶圆；在所述氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅；将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，并且在键合过程中进行微波退火；所述氮化镓晶圆与碳化硅晶圆上的无定型碳化硅通过微波退火转换为结晶碳化硅，从而使氮化镓晶圆与碳化硅晶圆完成键合，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。

Description

晶圆键合方法及其键合装置
技术领域
本发明涉及半导体制造领域，特别涉及一种晶圆键合方法及其键合装置。
背景技术
氮化镓(GaN)基半导体具有优良的材料性质，诸如，大的能隙、高的热稳定性及化学稳定性、高的电子饱和速度等等。此外，使用氮化镓基半导体的电子器件具有各种优点，诸如，高击穿电场、高的最大电流密度、在高温下稳定的工作特性等等。由于这样的材料性质，氮化镓基半导体不仅可以应用于光学器件，而且可以应用于高频且高功率的电子器件以及高功率器件。
由于很难获得质量良好的氮化镓单晶衬底，目前氮化镓材料外延生产工艺中，具有与氮化镓晶格失配和热失配较小且价格经济的蓝宝石占了主导地位。但是由于蓝宝石的导热性能差，使得氮化镓基器件的散热问题比较严重，尤其是大电流密度注入下，高的产热量使器件温度升高从而严重影响器件性能。虽然，碳化硅(SiC)衬底可以用来代替蓝宝石衬底以改善散热特性，但是碳化硅衬底相对昂贵，由此制造氮化镓基半导体器件的总成本增大。
为了改善这种情况，利用键合和研磨技术将氮化镓基外延结构转移到导热性好的衬底上，是实现大电流密度注入下氮化镓基半导体器件的关键。一般情况下，将形成有氮化镓外延层的晶圆与由多晶碳化硅制备的晶圆进行键合，然后进行退火，抛光，即可得到采用多晶碳化硅做为衬底的氮化镓外延层，该方法可以有效的降低成本，又可以利用碳化硅材料良好的导热性。但是，由于键合时晶圆的热膨胀系数差距较大，导致键合后两个晶圆之间存在较大应力，从而降低了键合成品率，导致氮化镓基半导体器件的成品率减低。
发明内容
本发明的目的在于提供一种晶圆键合方法及其键合装置，提高键合成品率，提高氮化镓基半导体器件的可靠性。
本发明的技术方案是一种晶圆键合方法，包括以下步骤：
提供氮化镓晶圆与碳化硅晶圆；
在所述氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅；
将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，并且在键合过程中进行微波退火
进一步的，在所述晶圆键合方法中，所述氮化镓晶圆包括单晶硅衬底，以及形成在所述单晶硅衬底上的氮化镓层。
进一步的，在所述晶圆键合方法中，所述碳化硅晶圆包括碳化硅层，所述碳化硅层为多晶碳化硅。
进一步的，在所述晶圆键合方法中，在所述碳化硅晶圆上形成有重掺杂的无定型碳化硅。
进一步的，在所述晶圆键合方法中，键合之后还包括：对所述单晶硅衬底进行研磨，至所述氮化镓层。
本发明还提供一种晶圆键合装置，包括：承载台、加压台以及微波提供装置；所述承载台用于承载晶圆；所述加压台位于承载台的上方，能够相对于所述承载台上下移动，用于提供压力，完成晶圆的键合；所述微波提供装置用于提供微波；所述加压台上设置有多个通孔，所述微波提供装置通过所述通孔向所述晶圆提供微波。
进一步的，在所述晶圆键合装置中，所述通孔在所述加压台上均匀设置。
进一步的，在所述晶圆键合装置中，还包括辅助加热装置，设置于所述承载台的下方。
进一步的，在所述晶圆键合装置中，所述辅助加热装置包括多个相互平行的灯管，均匀设置于所述承载台的下方。
进一步的，在所述晶圆键合装置中，所述承载台与加压台的材质均为陶瓷。
与现有技术相比，本发明提供的晶圆键合方法及其键合装置，在氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅，将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，在键合过程中进行微波退火，氮化镓晶圆与碳化硅晶圆上的无定型碳化硅通过微波退火转换为结晶碳化硅，从而使氮化镓晶圆与碳化硅晶圆完成键合，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。
附图说明
图1为本发明一实施例所提供的晶圆键合方法的流程示意图。
图2～6为本发明一实施例所提供的晶圆键合方法的各步骤结构示意图。
图7为本发明一实施例所提供的晶圆键合装置的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明的核心思想是：在氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅，将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，在键合过程中进行微波退火，氮化镓晶圆与碳化硅晶圆上的无定型碳化硅通过微波退火转换为结晶碳化硅，从而使氮化镓晶圆与碳化硅晶圆完成键合，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。
图1为本发明一实施例所提供的晶圆键合方法的流程示意图，如图1所示，本发明提出一种晶圆键合方法，包括以下步骤：
步骤S01：提供氮化镓晶圆与碳化硅晶圆；
步骤S02：在所述氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅；
步骤S03：将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，并且在键合过程中进行微波退火。
图2～6为本发明一实施例提供的晶圆键合方法的各步骤结构示意图，请参考图1所示，并结合图2～图6，详细说明本发明提出的晶圆键合方法：
在步骤S01中，提供氮化镓晶圆10与碳化硅晶圆20，如图2所示。
本实施例中，所述氮化镓晶圆10包括单晶硅衬底11，以及形成在所述单晶硅衬底11上的氮化镓层12；所述碳化硅晶圆20包括碳化硅层，所述碳化硅层为多晶碳化硅。
在步骤S02中，在所述氮化镓晶圆10与碳化硅晶圆20上均形成无定型碳化硅，如图3所示。
在所述氮化镓晶圆10上形成无定型碳化硅13，在所述碳化硅晶圆20上形成无定型碳化硅21。优选的，可以在所述碳化硅晶圆20上形成重掺杂的无定型碳化硅21，也可以在所述氮化镓晶圆10上形成重掺杂的无定型碳化硅13。可以根据实际需求确定是否形成重掺杂的无定型碳化硅。
在步骤S03中，将所述氮化镓晶圆10与碳化硅晶圆20形成有所述无定型碳化硅的一面进行键合，并且在键合过程中进行微波退火，如图5所示。
首先将所述氮化镓晶圆10上形成有无定型碳化硅13的一面，与所述碳化硅晶圆20上形成无定型碳化硅21的一面进行对位，如图4所示，然后进行加压，并同时进行微波退火，完成所述氮化镓晶圆10与碳化硅晶圆20的键合，形成如图5所示的结构。
所述氮化镓晶圆10与碳化硅晶圆20上的无定型碳化硅通过微波退火转换为结晶碳化硅，两个晶圆上的所述无定型碳化硅通过结晶相互结合，从而使得所述氮化镓晶圆10与碳化硅晶圆20相结合，由此避免了现有技术中两个晶圆键合时由于热膨胀系数差距较大而导致的问题，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。
之后还包括：对所述单晶硅衬底11进行研磨，至暴露出所述氮化镓层12，形成如图6所示的结构，最终形成以碳化硅20做为衬底的氮化镓外延层12。
本发明提供的晶圆键合方法，在氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅，将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，在键合过程中进行微波退火，氮化镓晶圆与碳化硅晶圆上的无定型碳化硅通过微波退火转换为结晶碳化硅，从而使氮化镓晶圆与碳化硅晶圆完成键合，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。
相应的，本发明还提供一种晶圆键合装置，图7为本发明一实施例所提供的晶圆键合装置的结构示意图，如图7所示，本发明提出一种晶圆键合装置，包括：承载台100、加压台200以及微波提供装置300；所述承载台100用于承载晶圆；所述加压台200位于承载台100的上方，能够相对于所述承载台100上下移动，用于提供压力，完成晶圆的键合；所述微波提供装置300用于提供微波；所述加压台200上设置有多个通孔201，所述微波提供装置300通过所述通孔201向所述晶圆提供微波。
所述加压台200能够相对于所述承载台100上下移动，远离所述承载台100，或者靠近所述承载台10，向位于承载台10上的晶圆施加压力，完成晶圆的键合。可选的，所述加压台200上还可以设置有吸盘，用于吸附上晶圆，并且可以相对于所述承载台100水平移动。所述加压台200吸附上晶圆之后，移动到位于所述承载台上的下晶圆的上方，进行对位，然后将上晶圆放置于下晶圆上，再向所述上晶圆施加压力，完成上晶圆与下晶圆的键合，在此过程中，进行微波退火。所述上晶圆与下晶圆是相对而言的。
优选的，所述通孔201在所述加压台200上均匀分布，在键合晶圆的过程中，所述微波提供装置300通过所述通孔201向所述晶圆均匀地提供微波。所述晶圆键合装置还包括辅助加热装置400，设置于所述承载台100的下方。本实施例中，所述辅助加热装置400包括多个相互平行的灯管，均匀设置于所述承载台100的下方，用于提供热量。所述承载台100与加压台200的材质均为陶瓷，也可以为本领域技术人员已知的其他材料。
采用本发明所提供的晶圆键合装置进行晶圆键合的方法，具体包括以下步骤：
首先，提供氮化镓晶圆10与碳化硅晶圆20。所述氮化镓晶圆10包括单晶硅衬底11，以及形成在所述单晶硅衬底11上的氮化镓层12，所述碳化硅晶圆20包括碳化硅层，所述碳化硅层为多晶碳化硅。
然后，在所述氮化镓晶圆10上形成无定型碳化硅13，在所述碳化硅晶圆20上形成无定型碳化硅21。优选的，可以在所述碳化硅晶圆20上形成重掺杂的无定型碳化硅。
然后，将所述氮化镓晶圆10放置于承载台100上，将所述碳化硅晶圆20倒置，对位之后放置于所述氮化镓晶圆10的上方。放置所述碳化硅晶圆20的步骤可以由加压台200完成，也可以由其他的设备，例如机械臂完成，其中放置之前需要进行对位，使得所述碳化硅晶圆20与所述氮化镓晶圆10相对齐。可以在所述碳化硅晶圆20与所述氮化镓晶圆10上设置对位标记，用于对位。
再然后，所述加压台200向所述碳化硅晶圆20施加压力，同时微波提供装置300提供微波，进行微波退火，无定型碳化硅13与无定型碳化硅21通过微波退火转换为结晶碳化硅，使得所述氮化镓晶圆10与碳化硅晶圆20相结合。在此过程中，由于微波提供装置300从加压台200的上部提供微波，为了避免加热不均，位于承载台100下方的辅助加热设备也提供热量，由此提供键合的效率。
最后，对单晶硅衬底11进行研磨，至暴露出所述氮化镓层12，形成以碳化硅20做为衬底的氮化镓外延层12。
综上所述，本发明提供的晶圆键合方法及其键合装置，在氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅，将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，在键合过程中进行微波退火，氮化镓晶圆与碳化硅晶圆上的无定型碳化硅通过微波退火转换为结晶碳化硅，从而使氮化镓晶圆与碳化硅晶圆完成键合，提高了键合的效率，从而提高了氮化镓基半导体器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括以下步骤：
提供氮化镓晶圆与碳化硅晶圆；
在所述氮化镓晶圆与碳化硅晶圆上均形成无定型碳化硅；
将所述氮化镓晶圆与碳化硅晶圆形成有所述无定型碳化硅的一面进行键合，并且在键合过程中进行微波退火。
2.如权利要求1所述的晶圆键合方法，其特征在于，所述氮化镓晶圆包括单晶硅衬底，以及形成在所述单晶硅衬底上的氮化镓层。
3.如权利要求2所述的晶圆键合方法，其特征在于，所述碳化硅晶圆包括碳化硅层，所述碳化硅层为多晶碳化硅。
4.如权利要求3所述的晶圆键合方法，其特征在于，在所述碳化硅晶圆上形成有重掺杂的无定型碳化硅。
5.如权利要求4所述的晶圆键合方法，其特征在于，键合之后还包括：对所述单晶硅衬底进行研磨，至暴露出所述氮化镓层。
6.一种晶圆键合装置，其特征在于，包括：承载台、加压台以及微波提供装置；所述承载台用于承载晶圆；所述加压台位于承载台的上方，能够相对于所述承载台上下移动，用于提供压力，完成晶圆的键合；所述微波提供装置用于提供微波；所述加压台上设置有多个通孔，所述微波提供装置通过所述通孔向所述晶圆提供微波。
7.如权利要求6所述的晶圆键合装置，其特征在于，所述通孔在所述加压台上均匀设置。
8.如权利要求6所述的晶圆键合装置，其特征在于，还包括辅助加热装置，设置于所述承载台的下方。
9.如权利要求8所述的晶圆键合装置，其特征在于，所述辅助加热装置包括多个相互平行的灯管，均匀设置于所述承载台的下方。
10.如权利要求6所述的晶圆键合装置，其特征在于，所述承载台与加压台的材质均为陶瓷。
CN201610908069.3A 2016-10-18 2016-10-18 晶圆键合方法及其键合装置 Active CN107958839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610908069.3A CN107958839B (zh) 2016-10-18 2016-10-18 晶圆键合方法及其键合装置
TW106109607A TWI658499B (zh) 2016-10-18 2017-03-22 晶圓接合方法及其接合裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610908069.3A CN107958839B (zh) 2016-10-18 2016-10-18 晶圆键合方法及其键合装置

Publications (2)

Publication Number Publication Date
CN107958839A true CN107958839A (zh) 2018-04-24
CN107958839B CN107958839B (zh) 2020-09-29

Family

ID=61954380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610908069.3A Active CN107958839B (zh) 2016-10-18 2016-10-18 晶圆键合方法及其键合装置

Country Status (2)

Country Link
CN (1) CN107958839B (zh)
TW (1) TWI658499B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
CN109712880A (zh) * 2018-12-03 2019-05-03 武汉新芯集成电路制造有限公司 一种晶圆键合力的提升方法及增强系统
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
FR3085538A1 (fr) * 2018-09-05 2020-03-06 Sumco Corporation Tranche soi et son procede de production

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009203A (zh) * 2006-01-23 2007-08-01 硅绝缘体技术有限公司 复合基材的制造方法
CN101501836A (zh) * 2006-08-30 2009-08-05 硅电子股份公司 多层半导体晶片及其制造方法
CN102150238A (zh) * 2008-09-11 2011-08-10 美光科技公司 在形成半导体构造期间利用微波辐射的方法
CN102856171A (zh) * 2011-06-29 2013-01-02 飞兆半导体公司 用于微波晶体再生长的低温方法和设备
CN103000553A (zh) * 2007-08-15 2013-03-27 株式会社尼康 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
CN103178422A (zh) * 2011-12-20 2013-06-26 财团法人工业技术研究院 超导材料的接合方法
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺
CN105474354A (zh) * 2013-07-05 2016-04-06 株式会社丰田自动织机 半导体基板的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233635B (en) * 2003-11-18 2005-06-01 Univ Nat Chiao Tung Method for lifting off GaN pseudomask epitaxy layer using wafer bonding way
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009203A (zh) * 2006-01-23 2007-08-01 硅绝缘体技术有限公司 复合基材的制造方法
CN101501836A (zh) * 2006-08-30 2009-08-05 硅电子股份公司 多层半导体晶片及其制造方法
CN103000553A (zh) * 2007-08-15 2013-03-27 株式会社尼康 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
CN102150238A (zh) * 2008-09-11 2011-08-10 美光科技公司 在形成半导体构造期间利用微波辐射的方法
CN102856171A (zh) * 2011-06-29 2013-01-02 飞兆半导体公司 用于微波晶体再生长的低温方法和设备
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺
CN103178422A (zh) * 2011-12-20 2013-06-26 财团法人工业技术研究院 超导材料的接合方法
CN105474354A (zh) * 2013-07-05 2016-04-06 株式会社丰田自动织机 半导体基板的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3085538A1 (fr) * 2018-09-05 2020-03-06 Sumco Corporation Tranche soi et son procede de production
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
CN109712880A (zh) * 2018-12-03 2019-05-03 武汉新芯集成电路制造有限公司 一种晶圆键合力的提升方法及增强系统
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法

Also Published As

Publication number Publication date
TWI658499B (zh) 2019-05-01
TW201830479A (zh) 2018-08-16
CN107958839B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN107958839A (zh) 晶圆键合方法及其键合装置
JP5273423B2 (ja) 窒化物半導体発光素子の製造方法
CN105140122B (zh) 一种改善GaN HEMT器件散热性能的方法
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
JP2018087128A (ja) 窒化物半導体層の成長方法
JP2008501229A (ja) ハイブリッドエピタキシー用支持体およびその製造方法
CN104285001A (zh) 金刚石载氮化镓晶片以及制造设备和制造方法
CN108183065A (zh) 一种消除晶圆翘曲的方法及复合衬底
CN104576410A (zh) 一种垂直结构功率半导体器件的衬底转移方法
CN108054143B (zh) 一种GaN-HEMT与Si-CMOS单片集成的方法
JP5507197B2 (ja) 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
US10692752B2 (en) Gallium nitride semiconductor structure and process for fabricating thereof
CN106783645A (zh) 一种金刚石与GaN晶圆片直接键合的方法
CN105047769B (zh) 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
CN102683280B (zh) 半导体制程方法
KR101142567B1 (ko) 반도체 소자 제조용 기판 및 반도체 소자 제조방법
CN1599062A (zh) 一种大功率半导体器件用的大面积散热结构
CN114864622A (zh) 一种Mini&Micro-LED巨量转移方法
CN113903655A (zh) 自支撑氮化镓衬底的制作方法
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
CN102560676A (zh) 一种使用减薄键合结构进行GaN单晶生长的方法
US10388752B2 (en) Gallium nitride semiconductor structure and process for fabricating thereof
CN112301422A (zh) 一种基于叠层掩模衬底的衬底剥离方法
JP2010003977A (ja) 吸着コレット
CN109786392A (zh) 显示设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant