JP7372312B2 - ＳｉＣ複合基板及び半導体デバイス用複合基板 - Google Patents

ＳｉＣ複合基板及び半導体デバイス用複合基板 Download PDF

Info

Publication number
JP7372312B2
JP7372312B2 JP2021508184A JP2021508184A JP7372312B2 JP 7372312 B2 JP7372312 B2 JP 7372312B2 JP 2021508184 A JP2021508184 A JP 2021508184A JP 2021508184 A JP2021508184 A JP 2021508184A JP 7372312 B2 JP7372312 B2 JP 7372312B2
Authority
JP
Japan
Prior art keywords
sic
layer
biaxially oriented
pores
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021508184A
Other languages
English (en)
Other versions
JPWO2020195196A1 (ja
Inventor
潔 松島
潤 吉川
守道 渡邊
里紗 宮風
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2020195196A1 publication Critical patent/JPWO2020195196A1/ja
Application granted granted Critical
Publication of JP7372312B2 publication Critical patent/JP7372312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ＳｉＣ複合基板及び半導体デバイス用複合基板に関する。
従来から、ＳｉＣ（炭化珪素）は大電圧及び大電力を低損失で制御できるワイドバンドギャップ材料として注目を集めている。特に近年、ＳｉＣ材料を用いたパワー半導体デバイス（ＳｉＣパワーデバイス）は、Ｓｉ半導体を用いたものよりも、小型化、低消費電力化及び高効率化に優れるため、様々な用途における利用が期待されている。例えば、ＳｉＣパワーデバイスを採用することで、電気自動車（ＥＶ）やプラグインハイブリッド車（ＰＨＥＶ）向けのコンバータ、インバータ、車載充電器等を小型化して効率を高めることができる。
一方で、ＳｉＣ基板はＳｉ基板と比べて非常に高価である。そこで、薄い単結晶ＳｉＣ基板を安価な多結晶ＳｉＣ基板と組み合わせた複合基板が提案されている。例えば、特許文献１（特許第２９６１５２２号公報）には、薄いＳｉＣ単結晶ウェハと、ベース基板部とが酸化層を介して接合一体化された半導体電子素子用基板が開示されており、ベース基板部としてＳｉＣ多結晶基板部を用いることが放熱性向上の観点から好ましいことが記載されている。この文献では、ＳｉＣ単結晶ウェハとベース基板部との接合一体化が酸化層を介して室温で行われている。また、特許文献２（特開２０１８－０１４３７２号公報）には、単結晶ＳｉＣ基板と多結晶ＳｉＣ支持基板とが接合された半導体基板が開示されており、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との接合が、アルゴンの中性原子ビームを照射して活性状態とした上記基板の表面同士を真空中で接触させることにより行われている。
特許第２９６１５２２号公報 特開２０１８－０１４３７２号公報 特許第６４２９７１５号公報
しかしながら、特許文献１及び２のようにＳｉＣ単結晶基板とＳｉＣ多結晶基板との接合により得られる従来のＳｉＣ複合基板は、単結晶ＳｉＣ基板の表面を研磨加工する際に、研磨に起因する残留応力の影響で、接合面の剥離（層間剥離）、割れ及びクラックが発生することがある。
本発明者らは、今般、二軸配向ＳｉＣ層とＳｉＣ多結晶層とを備えたＳｉＣ複合基板において、ＳｉＣ複合基板中に気孔を存在させることで、研削及び研磨等の加工を施しても、基板の層間剥離、割れ及びクラックが生じにくくすることができるとの知見を得た。
したがって、本発明の目的は、研削及び研磨等の加工を施しても、基板の層間剥離、割れ及びクラックが生じにくい、ＳｉＣ複合基板を提供することにある。
本発明の一態様によれば、
ＳｉＣがｃ軸方向及びａ軸方向ともに配向している二軸配向ＳｉＣ層と、
前記二軸配向ＳｉＣ層の一面側に設けられるＳｉＣ多結晶層と、
を備えた、ＳｉＣ複合基板であって、
前記ＳｉＣ複合基板中に気孔が存在する、ＳｉＣ複合基板が提供される。
本発明の他の一態様によれば、
前記ＳｉＣ複合基板と、
前記ＳｉＣ複合基板の前記二軸配向ＳｉＣ層上に設けられる半導体デバイス用機能層と、
を備えた、半導体デバイス用複合基板が提供される。
本発明のＳｉＣ複合基板の一例を示す模式断面図である。 本発明の半導体デバイス用複合基板の一例を示す模式断面図である。 エアロゾルデポジション（ＡＤ）成膜装置の構成を示す模式断面図である。 例１において作製されたＳｉＣ複合基板の断面ＳＥＭ像である。
ＳｉＣ複合基板
図１に本発明のＳｉＣ複合基板の一例を模式的に示す。図１に示されるように、ＳｉＣ複合基板１０は、二軸配向ＳｉＣ層１２及びＳｉＣ多結晶層１４を含む。二軸配向ＳｉＣ層１２は、ＳｉＣがｃ軸方向及びａ軸方向ともに配向している層である。ＳｉＣ多結晶層１４は、二軸配向ＳｉＣ層１２の一面側に設けられる。そして、ＳｉＣ複合基板１０中に気孔（図示せず）が存在する。このように、二軸配向ＳｉＣ層１２とＳｉＣ多結晶層１４とを備えたＳｉＣ複合基板１０において、ＳｉＣ複合基板１０中に気孔を存在させることで、研削及び研磨等の加工を施しても、基板の層間剥離、割れ及びクラックが生じにくくすることができる。
すなわち、前述したように、特許文献１及び２のようにＳｉＣ単結晶基板とＳｉＣ多結晶基板との接合により得られる従来のＳｉＣ複合基板は、単結晶ＳｉＣ基板の表面を研磨加工する際に、研磨に起因する残留応力の影響で、接合面の剥離（層間剥離）、割れ及びクラックが発生することがある。これらの不具合を本発明のＳｉＣ複合基板１０によれば望ましく解消することができる。これは、研削及び研磨等の加工によりＳｉＣ複合基板１０にもたらされる残留応力が、気孔によって緩和されるためではないかと考えられる。つまり、残留応力の影響で発生する、基板の層間剥離（接合面剥離）、割れ及びクラックが、気孔による残留応力緩和によって抑制されるものと考えられる。その結果、本発明によれば、研削及び研磨等の加工を施しても、基板の層間剥離、割れ及びクラックが生じにくい、ＳｉＣ複合基板を提供することができる。その上、気孔の存在によりＳｉＣ複合基板１０の研削が容易となり、研削レートの向上も期待できる。したがって、本発明によるＳｉＣ複合基板１０は、半導体デバイス作製時に研削及び研磨等の加工を容易に行える点で極めて有利といえる。
二軸配向ＳｉＣ層１２は、ＳｉＣがｃ軸方向及びａ軸方向ともに配向している層であり、層内に粒界を含む多結晶層と粒界の無い単結晶層の双方を含み得る。すなわち、二軸配向ＳｉＣ層１２は、単結晶であってもよく、あるいはｃ軸及びａ軸の二軸方向において配向している限り、多結晶であってもよく、あるいは明瞭な粒界は有しないが、結晶の配向方位がｃ軸、ａ軸又はその双方がわずかに異なる結晶の集まりになっているモザイク結晶であってもよい。
二軸配向ＳｉＣ層１２は１．０×１０１／ｃｍ２以下の欠陥密度を有するのが好ましく、より好ましくは１．０×１００／ｃｍ２以下、さらに好ましくは１．０×１０－１／ｃｍ２以下である。欠陥密度は低ければ低いほど良いため、下限値は０であってもよく特に限定されるべきではないが、典型的には１．０×１００／ｃｍ２以上である。欠陥とは、貫通らせん転位（ＴＳＤ）や基底面転位（ＢＰＤ）、マイクロパイプ（ＭＰ）を含むものとする。
ＳｉＣ多結晶層１４は、二軸配向ＳｉＣ層１２の一面側に設けられる。ＳｉＣ多結晶層１４はＳｉＣ多結晶体で構成されていればよく、無配向の多結晶体であってもよいし、配向多結晶体であってもよい。すなわち、ＳｉＣ多結晶層１４は二軸配向ＳｉＣ層１２よりも配向性が劣るものであってよい。これは、ＳｉＣ複合基板１０は、二軸配向ＳｉＣ層１２の高い配向性を専ら利用することが想定されており、ＳｉＣ多結晶層１４は二軸配向ＳｉＣ層１２の支持体としての役割を果たせば十分なためである。したがって、二軸配向ＳｉＣ層１２のみからなる基板と比べて、ＳｉＣ複合基板１０はより安価に製造ないし提供することができる。
前述したとおり、ＳｉＣ複合基板１０中には気孔が存在する。典型的には、ＳｉＣ多結晶層１４中に気孔が存在する。二軸配向ＳｉＣ層１２中にも気孔が存在してもよいし、二軸配向ＳｉＣ層１２中に気孔が存在しなくてもよい。
二軸配向ＳｉＣ層１２中にも気孔が存在する場合、気孔は二軸配向ＳｉＣ層１２の表面に開口していない状態で存在することが好ましい。すなわち、二軸配向ＳｉＣ層１２は内部に気孔を含有するものの、表面に開口した状態の気孔は存在しない。表面に開口した気孔が存在すると、二軸配向ＳｉＣ層１２上にエピタキシャル膜等を成膜するのが困難になる。
二軸配向ＳｉＣ層１２中にも気孔が存在する場合、ＳｉＣ多結晶層１４中の単位断面積１ｃｍ２当たり気孔数が、二軸配向ＳｉＣ層１２中の単位断面積１ｃｍ２当たりの気孔数よりも多いのが応力緩和の向上及び欠陥密度の低減の観点から好ましい。二軸配向ＳｉＣ層１２中の好ましい気孔数は０～１×１０８個／ｃｍ２であり、より好ましくは０～１×１０６個／ｃｍ２、さらに好ましくは０～１×１０５個／ｃｍ２である。ＳｉＣ多結晶層１４中の好ましい気孔数は１×１０２～１×１０９個／ｃｍ２であり、より好ましくは１×１０３～１×１０８個／ｃｍ２、さらに好ましくは１×１０４～１×１０７個／ｃｍ２である。本明細書において、気孔数は以下の手順で決定されるものである。１）ＳｉＣ複合基板１０の任意の研磨断面をＳＥＭ観察し、二軸配向ＳｉＣ層１２及びＳｉＣ多結晶層１４を含む反射電子像を５００倍で２０視野分（１視野のサイズ：１７８μｍ×２５６μｍ）撮影する。２）２０視野分のＳｉＣ多結晶層１４又は二軸配向ＳｉＣ層１２の気孔数を目視で数え、ＳｉＣ多結晶層１４又は二軸配向ＳｉＣ層１２の合計断面積で除して、単位断面積１ｃｍ２当たりの気孔数を算出する。
ＳｉＣ多結晶層１４中の気孔の好ましい気孔径は０．２～６．０μｍであり、より好ましくは０．５～５．０μｍ、さらに好ましくは０．８～４．０μｍである。二軸配向ＳｉＣ層１２中にも気孔が存在する場合、二軸配向ＳｉＣ層１２中の気孔の好ましい気孔径は、０．２～８．０μｍであり、より好ましくは０．５～５．０μｍ、さらに好ましくは１．０～３．０μｍである。本明細書において、気孔数は以下の手順で決定されるものである。１）ＳｉＣ複合基板１０の任意の研磨断面をＳＥＭ観察し、二軸配向ＳｉＣ層１２及びＳｉＣ多結晶層１４を含む反射電子像を５００倍で２０視野分（１視野のサイズ：１８０μｍ×２５３μｍ）撮影する。２）２０視野分の各気孔の最長辺長さの平均値を１．５倍した数値を気孔径として採用する。
半導体デバイス用複合基板
本発明のＳｉＣ複合基板は半導体デバイス用複合基板に組み込まれるのが好ましい。したがって、本発明の好ましい態様によれば、図２に示されるように、ＳｉＣ複合基板１０と、ＳｉＣ複合基板１０の二軸配向ＳｉＣ層１２上に設けられる半導体デバイス用機能層１６とを備えた、半導体デバイス用複合基板１８が提供される。半導体デバイスの例としては、ショットキーバリアダイオード（ＳＢＤ）やＩＧＢＴ、ＭＯＳＦＥＴ等が挙げられる。半導体デバイス用機能層１６及び半導体デバイス用複合基板１８の構造や作製方法は、採用する半導体デバイスの種類に応じて、公知のものを採用すればよく、特に限定されない。
ＳｉＣ複合基板の製造方法
本発明のＳｉＣ複合基板は様々な製造方法により製造することができる。具体的には以下のとおりである。
ＳｉＣ複合基板の作製方法は特に限定されるものではないが、例えばＳｉＣ単結晶基板上に二軸配向ＳｉＣ前駆体層を成膜する又は二軸配向ＳｉＣ前駆成形体を積層させた後に、熱処理を施すことで、ＳｉＣ単結晶を種結晶として、二軸配向ＳｉＣ前駆体層又は成形体の単結晶との界面側の一部を二軸配向ＳｉＣ層として結晶成長させることができる。このとき、二軸配向ＳｉＣ層に結晶成長しなかった部分はＳｉＣ多結晶層として残存する。その後、ＳｉＣ単結晶層を研削等により除去、あるいはレーザープロセス等でＳｉＣ単結晶層と二軸配向ＳｉＣ層の界面を切り離すことで、ＳｉＣ複合基板が作製できる。例えば、特許文献３（特許第６４２９７１５号公報）には、レーザープロセスとして、パルスレーザーを用いてウェハを分離する方法が開示されている。
ＳｉＣ複合基板は、別途作製した多結晶ＳｉＣをＳｉＣ単結晶に直接接合によって貼り合わせることでも作製することができる。この直接接合の方法は特に限定されるものでは無いが、例えばアセトン及びイオン交換水等でそれぞれの表面を洗浄し、接合されるべき面同士を重ね合わせた状態で所望の温度で熱処理することにより行えばよい。この熱処理は、あらかじめ親水性又は疎水性処理することで活性化した後に行ってもよく、また更に密着性を高めるためにホットプレス等で加圧して行ってもよい。また、直接接合によって貼り合わせた後に熱処理を施し、ＳｉＣ単結晶を種結晶として二軸配向ＳｉＣ層を結晶成長させることで二軸配向ＳｉＣ層中に気孔を導入してもよい。
ＳｉＣ単結晶基板上に二軸配向ＳｉＣ前駆体層を成膜する方法は、熱処理後に気孔を有する二軸配向ＳｉＣ層が形成される限り特に限定されず、公知の手法が採用可能である。二軸配向ＳｉＣ前駆体層中に気孔が形成されていてもよいし、二軸配向ＳｉＣ前駆体層は緻密質であっても、二軸配向ＳｉＣ層の形成時に気孔を生じるものでもよいが、二軸配向ＳｉＣ前駆体層中に気孔が形成されている方が好ましい。例えば、ＡＤ（エアロゾルデポジション）法、ＨＰＰＤ（超音速プラズマ粒子堆積）法等の固相成膜法、スパッタリング法、蒸着法、昇華法、各種ＣＶＤ（化学気相成長）法等の気相成膜法、又は溶液成長法等の液相成膜法を用いて、二軸配向ＳｉＣ前駆体層を直接ＳｉＣ単結晶基板上に形成することが可能である。ＣＶＤ法としては、例えば熱ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法等を用いることができる。また、二軸配向ＳｉＣ前駆体層として、昇華法、各種ＣＶＤ法、焼結等で予め作製した多結晶体を使用し、この多結晶体をＳｉＣ単結晶基板上に載置する方法も用いることができる。この場合も多結晶体中に気孔を内包しているのが好ましい。あるいは、二軸配向ＳｉＣ前駆体の成形体を予め作製し、この成形体をＳｉＣ単結晶基板上に載置する手法であってもよい。このような二軸配向ＳｉＣ前駆体層は、テープ成形により作製されたテープ成形体であってもよいし、一軸プレス等の加圧成形により作製された圧粉体であってもよいし、テープ成形体又は圧粉体の上にＳｉＣ多結晶体を積層してもよい。
なお、ＳｉＣ単結晶基板上に二軸配向ＳｉＣ前駆体層を直接形成する手法において、各種ＣＶＤ法、昇華法、溶液成長法等を用いる場合、後述する熱処理工程を経ることなくＳｉＣ基板上にエピタキシャル成長を生じ、二軸配向ＳｉＣ層を形成する場合があることが知られている。しかし、二軸配向ＳｉＣ前駆体層はその作製時には配向していない状態、すなわち非晶質や無配向の多結晶であり、熱処理工程時にＳｉＣを種結晶として結晶の再配列を生じさせることが好ましい。こうすることで、二軸配向ＳｉＣ層表面に到達する結晶欠陥を効果的に低減することができる。この理由は定かではないが、二軸配向ＳｉＣ層下部で生じた結晶欠陥が対消滅しやすいためではないかと考えられる。したがって、各種ＣＶＤ法、昇華法、溶液成長法等を用いる場合は、二軸配向ＳｉＣ前駆体層の形成工程においてエピタキシャル成長が生じない条件を選択することが好ましい。
しかしながら、エアロゾルデポジション（ＡＤ）法、各種熱ＣＶＤ法等でＳｉＣ単結晶基板上に二軸配向ＳｉＣ前駆体層を直接形成する手法、又は昇華法、各種ＣＶＤ法、焼結等で別途作製した多結晶体をＳｉＣ単結晶基板上に載置する手法が好ましい。これらの方法を用いることで緻密な二軸配向ＳｉＣ前駆体層を比較的短時間で形成することが可能となり、熱処理によってＳｉＣ基板を種結晶としたエピタキシャル成長を生じさせることが容易になる。特に、ＡＤ法は高真空のプロセスを必要とせず、成膜速度も相対的に速いため、製造コストの面でも好ましい。二軸配向ＳｉＣ前駆体層として予め作製した多結晶体を用いる手法では、多結晶体とＳｉＣ単結晶基板の密着性を高めるため、多結晶体の表面を十分に平滑にしておく等の工夫が必要である。このため、コスト的な観点では二軸配向ＳｉＣ前駆体層を直接形成する手法が好ましい。また、予め作製した成形体をＳｉＣ上に載置する手法も簡易な手法として好ましいが、二軸配向ＳｉＣ前駆体層が粉末で構成されているため後述する熱処理工程において焼結させる緻密化するプロセスを必要とする。いずれの手法も公知の条件を用いることができるが、ＡＤ法又は熱ＣＶＤ法によりＳｉＣ単結晶基板上に直接二軸配向ＳｉＣ前駆体層を形成する方法、及び予め作製した成形体をＳｉＣ単結晶基板上に載置する手法について以下に述べる。
ＡＤ法は、微粒子や微粒子原料をガスと混合してエアロゾル化し、このエアロゾルをノズルから高速噴射して基板に衝突させ、被膜を形成する技術であり、常温で緻密化された被膜を形成できるという特徴を有している。このようなＡＤ法で用いられる成膜装置（エアロゾルデポジション（ＡＤ）装置）の一例を図３に示す。図３に示される成膜装置２０は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するＡＤ法に用いられる装置として構成されている。この成膜装置２０は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部２２と、原料粉末をＳｉＣ単結晶基板２１に噴射して原料成分を含む膜を形成する成膜部３０とを備えている。エアロゾル生成部２２は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室２３と、生成したエアロゾルを成膜部３０へ供給する原料供給管２４と、エアロゾル生成室２３及びその中のエアロゾルに１０～１００Ｈｚの振動数で振動が付与する加振器２５とを備えている。成膜部３０は、ＳｉＣ単結晶基板２１にエアロゾルを噴射する成膜チャンバ３２と、成膜チャンバ３２の内部に配設されＳｉＣ単結晶基板２１を固定する基板ホルダ３４と、基板ホルダ３４をＸ軸－Ｙ軸方向に移動するＸ－Ｙステージ３３とを備えている。また、成膜部３０は、先端にスリット３７が形成されエアロゾルをＳｉＣ単結晶基板２１へ噴射する噴射ノズル３６と、成膜チャンバ３２を減圧する真空ポンプ３８とを備えている。
ＡＤ法は、成膜条件によって膜中に気孔を生じる場合や、膜が圧粉体となることが知られている。例えば、ＡＤ膜の形態は、原料粉末の基板への衝突速度や原料粉末の粒径、エアロゾル中の原料粉末の凝集状態、単位時間当たりの噴射量等に影響を受けやすい。原料粉末の基板への衝突速度に関しては、成膜チャンバと噴射ノズル内の差圧や、噴射ノズルの開口面積等に影響を受ける。このため、二軸配向ＳｉＣ前駆体層中の気孔数を制御するには、これらのファクターを適切に制御することが必要である。
熱ＣＶＤ法は、市販の成膜装置等公知の手法を利用して行うことができる。原料ガスは特に限定されるものではないが、Ｓｉの供給源としては四塩化ケイ素（ＳｉＣｌ４）ガスやシラン（ＳｉＨ４）ガス等を、Ｃの供給源としてはメタン（ＣＨ４）ガスやプロパン（Ｃ３Ｈ８）ガス等を用いることができる。成膜時にＳｉが過剰に存在する場合、成長に寄与しないＳｉが凝集し、そのＳｉ凝集体を取り込みながら成長する。成膜温度は１０００～２２００℃が好ましく、１１００～２０００℃がさらに好ましく、１２００～１９００℃がさらに好ましい。
前述のとおり、熱ＣＶＤ法を用いてＳｉＣ単結晶上に成膜する場合、ＳｉＣ基板上にエピタキシャル成長を生じ、二軸配向ＳｉＣ層を形成する場合があることが知られている。しかし、二軸配向ＳｉＣ前駆体層はその作製時には配向していない状態、すなわち非晶質や無配向の多結晶であり、熱処理工程時にＳｉＣを種結晶として結晶の再配列を生じさせることが好ましい。熱ＣＶＤ法を用いてＳｉＣ単結晶上に非晶質や多結晶の層を形成するには、成膜温度、Ｓｉ源及びＣ源のガス流量並びにそれらの比率、成膜圧力等が影響することが知られている。成膜温度の影響は大きく、非晶質又は多結晶層を形成する観点では成膜温度は低い方が好ましく、１７００℃未満がより好ましく、１５００℃以下がさらに好ましく、１４００℃以下が特に好ましい。しかし、成膜温度が低すぎると成膜レート自体も低下するため、成膜レートの観点では成膜温度は高い方が好ましい。また、熱ＣＶＤ法はエピタキシャル膜であるか多結晶膜であるかにかかわらず、緻密膜を形成する方法として知られている。しかし、Ｓｉ源及びＣ源のガス流量比や成膜圧力を制御することで膜中に気孔を形成することができる。例えば、Ｓｉ源のＣ源に対する比率であるＳｉ／Ｃ比を高くすることで膜中にＳｉの凝集体が形成され、成膜中や後工程の熱処理時に蒸発して気孔が形成される。一方、Ｓｉ／Ｃ比を低くすることでもＳｉＣ膜中に気孔が形成される。したがって、熱ＣＶＤ法を用いて気孔を含有し、多結晶又は非晶質の二軸配向ＳｉＣ前駆体層を形成するには、成膜温度、Ｓｉ／Ｃ比、全圧等のファクターを適切に制御する必要がある。
二軸配向ＳｉＣ前駆体層を予め作製した成形体を用いる場合、二軸配向ＳｉＣ前駆体の原料粉末を成形して成形体を作製することができる。例えば、プレス成形を用いる場合、二軸配向ＳｉＣ前駆体層はプレス成形体である。プレス成形体は、二軸配向ＳｉＣ前駆体の原料粉末を公知の手法に基づきプレス成形することで作製可能であり、例えば、原料粉末を金型に入れ、好ましくは１００～４００ｋｇｆ／ｃｍ２、より好ましくは１５０～３００ｋｇｆ／ｃｍ２の圧力でプレスすることにより作製すればよい。また、成形方法は特に限定されず、プレス成形の他、テープ成形、押出し成形、鋳込み成形、ドクターブレード法、及びこれらの任意の組合せを用いることができる。例えば、テープ成形を用いる場合、原料粉末にバインダー、可塑剤、分散剤、分散媒等の添加物を適宜加えてスラリー化し、このスラリーをスリット状の細い吐出口を通過させることにより、シート状に吐出及び成形するのが好ましい。シート状に成形した成形体の厚さは限定されないが、ハンドリングの観点では５～５００μｍであるのが好ましい。また、厚い二軸配向ＳｉＣ前駆体層が必要な場合はこのシート成形体を多数枚積み重ねて、所望の厚さとして使用すればよい。
これらの成形体は、その後のＳｉＣ単結晶基板上での熱処理により、ＳｉＣ単結晶基板近くの部分が二軸配向ＳｉＣ層となるものである。上述したように、このような手法では後述する熱処理工程において成形体を焼結させる必要がある。成形体が焼結し、多結晶体としてＳｉＣ単結晶基板と一体となる工程を経た後に、二軸配向ＳｉＣ層を形成することが好ましい。成形体が焼結した状態を経ない場合、ＳｉＣ単結晶を種としたエピタキシャル成長が十分に生じない場合がある。このため、成形体はＳｉＣ原料の他に、焼結助剤等の添加物を含んでいてもよい。ただし、二軸配向ＳｉＣ層内に気孔が形成することも望まれ、それらを両立する添加物や熱処理条件を選択することが必要である。
二軸配向ＳｉＣ前駆体層は、二軸配向ＳｉＣ層の電気特性を制御する成分を含んでいてもよい。例えばｎ型の二軸配向ＳｉＣ層を形成する場合、二軸配向ＳｉＣ前駆体層は窒素を含有してもよい。ｐ型の二軸配向ＳｉＣ層を形成する場合、二軸配向ＳｉＣ前駆体層はＢ及び／又はＡｌを含有してもよい。また、二軸配向ＳｉＣ層に絶縁性を付与するため、二軸配向ＳｉＣ前駆体層は窒素と、Ｂ及びＡｌの少なくともいずれか１種とを含有してもよい。
熱処理工程では、ＳｉＣ単結晶層上に二軸配向ＳｉＣ前駆体層が積層又は載置された積層体を熱処理することにより二軸配向ＳｉＣ層を生成させる。熱処理方法は、ＳｉＣ単結晶基板を種としたエピタキシャル成長が生じるかぎり特に限定されず、管状炉、ホットプレート等、公知の熱処理炉で実施することができる。また、これらの常圧（プレスレス）での熱処理だけでなく、ホットプレスやＨＩＰ等の加圧熱処理や、常圧熱処理と加圧熱処理の組み合わせも用いることができる。熱処理の雰囲気は、真空、窒素及び不活性ガス雰囲気から選択することができる。熱処理温度は、好ましくは１７００～２７００℃である。温度を高くすることで、ＳｉＣ単結晶層の結晶成長面から、ＳｉＣ単結晶層のＳｉＣ単結晶を種結晶として、ＳｉＣ多結晶体の結晶がｃ軸及びａ軸に配向しながら成長しやすくなる。したがって、熱処理温度は、好ましくは１７００℃以上、より好ましくは１８５０℃以上、さらに好ましくは２０００℃以上、特に好ましくは２２００℃以上である。一方、温度が過度に高いと、ＳｉＣの一部が昇華により失われたり、ＳｉＣが塑性変形して反り等の不具合が生じたりする可能性がある。したがって、熱処理温度は、好ましくは２７００℃以下、より好ましくは２５００℃以下である。熱処理温度や保持時間は、エピタキシャル成長で生じる二軸配向ＳｉＣ層の厚さと関係しており、適宜調整できる。
ただし、二軸配向ＳｉＣ前駆体層に予め作製した成形体を用いる場合、熱処理中に焼結させる必要があり、高温での常圧焼成、ホットプレス、ＨＩＰ、又はそれらの組み合わせが好適である。例えばホットプレスを用いる場合、面圧は５０ｋｇｆ／ｃｍ２以上が好ましく、より好ましくは１００ｋｇｆ／ｃｍ２以上、特に好ましくは２００ｋｇｆ／ｃｍ２以上であり、特に上限はない。また、焼成温度も、焼結とエピタキシャル成長が生じる限り特に限定されず、１７００℃以上が好ましく、１８００℃以上がより好ましく、２０００℃以上がさらに好ましく、２２００℃以上が特に好ましい。焼成時の雰囲気は真空、窒素、不活性ガス雰囲気、又は窒素と不活性ガスの混合ガスから選択することができる。原料となるＳｉＣ粉末は、α－ＳｉＣ及びβ－ＳｉＣのいずれでもよい。ＳｉＣ粉末は、好ましくは０．０１～５μｍの平均粒径を有するＳｉＣ粒子で構成される。なお、平均粒径は走査型電子顕微鏡にて粉末を観察し、１次粒子１００個分の定方向最大径を計測した平均値を指す。
熱処理工程では、二軸配向ＳｉＣ前駆体層内の結晶はＳｉＣ単結晶層の結晶成長面からｃ軸及びａ軸に配向しながら成長していくため、二軸配向ＳｉＣ前駆体層は結晶成長面から徐々に二軸配向ＳｉＣ層に変わっていく。こうして生成した二軸配向ＳｉＣ層は、欠陥密度が１×１０１／ｃｍ２以下のものになる。このように欠陥密度が著しく低くなる理由は、以下のように考えられる。第一に、二軸配向ＳｉＣ層内の熱応力は転位が生じる一因となると考えられるところ、二軸配向ＳｉＣ前駆体層には気孔が存在するため、二軸配向ＳｉＣ層を形成する際の熱応力が緩和され、熱応力に起因する転位を抑制することができるものと考えられる。第二に、二軸配向ＳｉＣ層にはＳｉＣ単結晶層内の欠陥も伝搬するが、伝搬してきた欠陥は二軸配向ＳｉＣ前駆体層内の気孔に衝突して消滅するか、又は二軸配向ＳｉＣ層内の熱応力が小さいことで欠陥同士の対消滅等が生じることで、欠陥の数が減少するものと考えられる。
こうして得られた焼成体の種結晶を研削除去して二軸配向ＳｉＣ層の表面を露出させることで、本発明のＳｉＣ複合基板が得られる。露出した二軸配向ＳｉＣ層の表面はＣＭＰ（化学機械研磨）等で研磨加工を施して平滑にするのが好ましい。
本発明を以下の例によってさらに具体的に説明する。
例１
（１）ＳｉＣ複合基板の作製
（１ａ）配向前駆体の作製
原料粉体として市販の微細β－ＳｉＣ粉末（体積基準Ｄ５０：０．７μｍ）、基板として市販のＳｉＣ単結晶基板（ｎ型４Ｈ－ＳｉＣ、直径５０．８ｍｍ（２インチ）、Ｓｉ面、（０００１）面、オフ角４°、厚み０．３５ｍｍ、オリフラなし）を用いて図３に示すエアロゾルデポジション（ＡＤ）装置によりＳｉＣ単結晶基板上にＡＤ膜を形成した。
ＡＤ成膜条件は以下のとおりとした。まずキャリアガスはＮ２とし、長辺５ｍｍ×短辺０．４ｍｍのスリットが形成されたセラミックス製のノズルを用いて成膜した。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを繰り返し、スリットの長辺方向に初期位置から５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを１００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を６Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜の厚みは約１０μｍであり、この膜をＡＤ膜１とした。次に、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルに交換し、サイクル数を５００サイクルとした他はＡＤ膜１と同一の条件にて、ＡＤ膜１上にＡＤ膜２を作製した。このようにして形成したＡＤ膜２は厚み約５０μｍであり、ＡＤ膜１及び２の合計で約６０μｍのＡＤ膜を得た。
（１ｂ）二軸配向ＳｉＣ前駆体層の熱処理
ＡＤ膜を形成したＳｉＣ基板をＡＤ装置から取り出し、アルゴン雰囲気中で２４００℃にて５時間アニールした。
（１ｃ）研削及び研磨
得られたＳｉＣ基板の単結晶部を研削除去して二軸配向ＳｉＣ層１２の表面を露出させ、露出した表面に対しダイヤモンド砥粒を用いて研磨加工した後、ＣＭＰ（化学機械研磨）仕上げをした。こうしてＳｉＣ複合基板１０を得た。このとき、研削及び研磨作業による基板の層間剥離、割れ及びクラックは生じなかった。
（２）評価
こうして得られたＳｉＣ複合基板１０に対して以下の各種評価を行った。
＜断面観察＞
ＳｉＣ複合基板１０の中央部断面をダイヤモンド砥粒によって鏡面研磨した後、ＣＭＰ（化学機械研磨）仕上げとした。得られた断面を走査型電子顕微鏡（日立ハイテクノロジーズ製、ＳＵ－５０００）にて撮影した。このとき、図４に示されるように、結晶方位の違いによるチャネリングコントラスト差により二軸配向ＳｉＣ層１２とＳｉＣ多結晶層１４とを容易に見分けることができた。
＜気孔数及び気孔径＞
上記断面観察において、二軸配向ＳｉＣ層１２とＳｉＣ多結晶層１４を含む反射電子像を５００倍で２０視野分（１視野のサイズ：１７８μｍ×２５６μｍ）撮影し、各層について、気孔数及び気孔径とを測定した。各層の気孔数は、２０視野分のＳｉＣ多結晶層１４又は二軸配向ＳｉＣ層１２の気孔数を目視で数え、ＳｉＣ多結晶層１４又は二軸配向ＳｉＣ層１２の合計断面積で除することによって算出することで、単位断面積１ｃｍ２当たりの気孔数として評価した。各層の気孔径は、２０視野分の各気孔の最長辺長さの平均値を１．５倍した数値とした。結果は表１に示されるとおりであった。
＜二軸配向ＳｉＣ層の欠陥密度＞
上記（１）で作製したＳｉＣ複合基板１０を評価サンプルとした。ニッケル製のるつぼに、評価サンプルをＫＯＨ結晶と共に入れ、５００℃で１０分間、電気炉でエッチング処理を行った。エッチング処理後の評価サンプルを洗浄し、表面を光学顕微鏡にて観察し、ピットの数を数えた。具体的には、評価サンプル表面の任意の箇所の部位について、縦２．３ｍｍ×横３．６ｍｍの視野を倍率５０倍で１００枚分撮影してピットの総数を数え、数えたピットの総数をトータル面積である８．０５ｃｍ２で除することにより欠陥密度を算出した。結果は表１に示されるとおりであった。
＜二軸配向性＞
ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法を用いて、二軸配向ＳｉＣ層１２の表面（板面）、又は板面と直交する断面の逆極点図マッピングを測定したところ、傾斜角度分布は略法線方向及び略板面方向ともに０．５°以下であったため、二軸配向しているものと判断した。
例２
上記（１ａ）のＡＤ成膜条件において、ノズルの交換を行わず、長辺５ｍｍ×短辺０．４ｍｍのスリットを用いて６００サイクル分成膜を行い、約６０μｍのＡＤ膜を得たこと以外は例１と同様にして実験を行った。得られた結果を表１に示した。
例３
上記（１ａ）のＡＤ成膜条件において、ＡＤ膜１の成膜時のノズルスリットサイズを、長辺５ｍｍ×短辺０．１ｍｍに、ＡＤ膜２の成膜時のノズルスリットサイズを、長辺５ｍｍ×短辺０．２ｍｍとしたこと以外は例１と同様に実験を行った。得られた結果を表１に示した。
Figure 0007372312000001
上記結果から、ＳｉＣ多結晶層１４及び／又は二軸配向ＳｉＣ層１２に気孔が存在することで研削及び研磨時の残留応力を効果的に緩和し、接合面の剥離（層間剥離）、割れ及びクラックを抑制したと考えられる。また、ＳｉＣ多結晶層１４及び二軸配向ＳｉＣ層１２に気孔が存在し、かつ、ＳｉＣ多結晶層１４の方が二軸配向ＳｉＣ層１２よりも気孔数が多い場合が、最も欠陥密度が低くなり（例１を参照）、ＳｉＣ多結晶層１４及び二軸配向ＳｉＣ層１２に気孔が存在し、かつ、両者の気孔数が同程度である場合は、中程度の欠陥密度となった（例２を参照）。ＳｉＣ多結晶層１４のみに気孔が存在する場合が最も欠陥密度が高くなった（例３を参照）。これらの結果から、気孔数は多いほど良く、また、ＳｉＣ多結晶層１４の気孔数が二軸配向ＳｉＣ層１２の気孔数よりも多い方が成膜及び熱処理時の応力をより効果的に緩和するものと考えられる。

Claims (4)

  1. ＳｉＣがｃ軸方向及びａ軸方向ともに配向している二軸配向ＳｉＣ層と、
    前記二軸配向ＳｉＣ層の一面側に設けられるＳｉＣ多結晶層と、
    を備えた、ＳｉＣ複合基板であって、
    前記ＳｉＣ複合基板中に気孔が存在し、
    前記ＳｉＣ多結晶層中に気孔が存在し、かつ、前記ＳｉＣ多結晶層中の単位断面積１ｃｍ ２ 当たりの気孔数が１×１０４～１×１０７個／ｃｍ２であり、
    前記二軸配向ＳｉＣ層中にも気孔が存在し、かつ、前記二軸配向ＳｉＣ層中の単位断面積１ｃｍ ２ 当たりの気孔数が４．２×１０５～５．６×１０５個／ｃｍ２である、ＳｉＣ複合基板。
  2. 前記ＳｉＣ多結晶層中の単位断面積１ｃｍ２当たり気孔数が、前記二軸配向ＳｉＣ層中の単位断面積１ｃｍ２当たりの気孔数よりも多い、請求項１に記載のＳｉＣ複合基板。
  3. 前記二軸配向ＳｉＣ層が表面に１．０×１０１／ｃｍ２以下の欠陥密度を有する、請求項１又は２に記載のＳｉＣ複合基板。
  4. 請求項１～３のいずれか一項に記載のＳｉＣ複合基板と、
    前記ＳｉＣ複合基板の前記二軸配向ＳｉＣ層上に設けられる半導体デバイス用機能層と、
    を備えた、半導体デバイス用複合基板。
JP2021508184A 2019-03-27 2020-02-05 ＳｉＣ複合基板及び半導体デバイス用複合基板 Active JP7372312B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019061502 2019-03-27
JP2019061502 2019-03-27
PCT/JP2020/004320 WO2020195196A1 (ja) 2019-03-27 2020-02-05 ＳｉＣ複合基板及び半導体デバイス用複合基板

Publications (2)

Publication Number Publication Date
JPWO2020195196A1 JPWO2020195196A1 (ja) 2021-10-28
JP7372312B2 true JP7372312B2 (ja) 2023-10-31

Family

ID=72611758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021508184A Active JP7372312B2 (ja) 2019-03-27 2020-02-05 ＳｉＣ複合基板及び半導体デバイス用複合基板

Country Status (3)

Country Link
US (1) US20210384145A1 (ja)
JP (1) JP7372312B2 (ja)
WO (1) WO2020195196A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3134231A1 (fr) * 2022-04-04 2023-10-06 Soitec Substrat pour un dispositif électronique
WO2024042591A1 (ja) * 2022-08-22 2024-02-29 日本碍子株式会社 ＳｉＣ基板及びＳｉＣ複合基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000001399A (ja) 1998-06-10 2000-01-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000053500A (ja) 1998-08-06 2000-02-22 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣの育成方法及びその装置
JP2017059574A (ja) 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043689B2 (ja) * 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JP2004323293A (ja) * 2003-04-24 2004-11-18 Toyota Motor Corp ＳｉＣ単結晶の製造方法
WO2014185339A1 (ja) * 2013-05-17 2014-11-20 日本碍子株式会社 光起電力素子
CN111403265A (zh) * 2014-12-22 2020-07-10 信越化学工业株式会社 复合基板、纳米碳膜的制作方法和纳米碳膜
DE102019106124A1 (de) * 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000001399A (ja) 1998-06-10 2000-01-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000053500A (ja) 1998-08-06 2000-02-22 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣの育成方法及びその装置
JP2017059574A (ja) 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法

Also Published As

Publication number Publication date
US20210384145A1 (en) 2021-12-09
WO2020195196A1 (ja) 2020-10-01
JPWO2020195196A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
JP7282214B2 (ja) 希土類含有ＳｉＣ基板及びＳｉＣエピタキシャル層の製法
CN114761629B (zh) 双轴取向SiC复合基板以及半导体器件用复合基板
US20210384145A1 (en) SiC COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE FOR SEMICONDUCTOR DEVICE
TW200303580A (en) Production method of sic monitor wafer
JP7159449B2 (ja) 下地基板及びその製造方法
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
EP3352197A1 (en) METHOD FOR PRODUCING SiC COMPOSITE SUBSTRATE
US20210301422A1 (en) SiC COMPOSITE SUBSTRATE AND SEMICONDUCTOR DEVICE
WO2021100564A1 (ja) ＳｉＣ基板及びその製法
US20210384300A1 (en) SiC COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE FOR SEMICONDUCTOR DEVICE
JP7176099B2 (ja) 半導体膜
CN113677833A (zh) 半导体膜
JP7265624B2 (ja) 半導体膜
JP7320070B2 (ja) 下地基板及びその製造方法
WO2022168372A1 (ja) 希土類含有ＳｉＣ基板及びそれを用いたＳｉＣ複合基板
WO2023062850A1 (ja) 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
WO2023068309A1 (ja) ＳｉＣ基板及びＳｉＣ複合基板
WO2024042591A1 (ja) ＳｉＣ基板及びＳｉＣ複合基板
JP7104266B1 (ja) 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
JP2022131919A (ja) ＳｉＣ複合基板
WO2022201986A1 (ja) ＡｌＮ単結晶基板
JP7439117B2 (ja) 下地基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221110

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221121

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221124

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230203

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231019

R150 Certificate of patent or registration of utility model

Ref document number: 7372312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150