DE112015006224B4 - Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers - Google Patents

Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers Download PDF

Info

Publication number
DE112015006224B4
DE112015006224B4 DE112015006224.6T DE112015006224T DE112015006224B4 DE 112015006224 B4 DE112015006224 B4 DE 112015006224B4 DE 112015006224 T DE112015006224 T DE 112015006224T DE 112015006224 B4 DE112015006224 B4 DE 112015006224B4
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
wafer
polishing head
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015006224.6T
Other languages
English (en)
Other versions
DE112015006224T5 (de
Inventor
Tomonori Kawasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112015006224T5 publication Critical patent/DE112015006224T5/de
Application granted granted Critical
Publication of DE112015006224B4 publication Critical patent/DE112015006224B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers, umfassend:einen Polierschritt des Drückens des durch einen Polierkopf (120) gehaltenen Halbleiterwafers gegen eine Polierplatte (140), um dadurch den Halbleiterwafer zu polieren; undeinen Verschiebeschritt zum Transferieren des durch den Polierkopf (120) gehaltenen Halbleiterwafers von der Polierplatte (140) zu einer Ablage (190) außerhalb der Polierplatte (140), dann Abnehmen des Halbleiterwafers von dem Polierkopf (120), Platzieren des Halbleiterwafers auf der Ablage (190), Bewegen einer relativen Position des platzierten Halbleiterwafers und des Polierkopfs (120) in einer Drehrichtung von dem Polierkopf (120) und dann Halten des platzierten Halbleiterwafers mit dem Polierkopf (120),wobei der Polierschritt eine Mehrzahl von Malen durchgeführt wird und der Verschiebeschritt mindestens einmal zwischen der Mehrzahl von Polierschritten durchgeführt wird, wobei, wenn die Mehrzahl von Malen N Male ist, wobei N eine ganze Zahl von 2 oder mehr ist, der Verschiebeschritt (N - 1) Male durchgeführt wird,wobei die relative Position im Verschiebeschritt in Drehrichtung um (360/N) Grad bewegt wird.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft ein Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers und eine Einzelwaferverarbeitungsvorrichtung zum Polieren einer Seite eines Halbleiterwafers.
  • HINTERGRUND
  • Verfahren zum Polieren von Oberflächen von Halbleiterwafern, wie beispielsweise Siliziumwafer, die hochgradig plan sein müssen, werden grob in zwei Arten klassifiziert: einen doppelseitigen Polierprozess zum gleichzeitigen Polieren beider Seiten eines Halbleiterwafers und einen einseitigen Polierprozess zum Polieren von nur einer Seite davon. Einseitige Polierprozesses werden in einer weiten Vielfalt von Anwendungen vom Läppen unter Verwendung eines relativ steifen Poliertuchs bis zum Endpolieren unter Verwendung eines relativ weichen Poliertuchs verwendet.
  • Hier wird ein typischer einseitiger Polierprozess unter Verwendung einer herkömmlichen einseitigen Poliervorrichtung 10 mit Bezugnahme auf 1 beschrieben. Die Poliervorrichtung 10 weist einen Polierkopf 12, der einen Halbleiterwafer 1 mit einer Stützplatte 11 dazwischen hält, und eine drehbare Trägerplatte 14 auf, mit der ein Poliertuch 13 verbunden ist. Der Polierkopf 12 umfasst einen Drehmechanismus zum Drehen des Polierkopfs 12 und einen Transfermechanismus zum Bewegen des Polierkopfes 12 innerhalb und außerhalb der drehbaren Trägerplatte 14. In dieser einseitigen Poliervorrichtung 10 hält der Polierkopf 12 den Halbleiterwafer 1 und drückt zur gleichen Zeit eine Polierzieloberfläche des Halbleiterwafers 1 (d.h., die Oberfläche entgegengesetzt dem Polierkopf 12) gegen das Poliertuch 13, das mit der Oberseite der drehbaren Trägerplatte 14 verbunden ist. Sowohl der Polierkopf 12 als auch die drehbare Trägerplatte 14 werden gedreht, um eine relative Bewegung des Polierkopfs 12 und der drehbaren Trägerplatte 14 zu ermöglichen, um dadurch chemisch-mechanisches Polieren nur auf der Polierzieloberfläche des Halbleiterwafers 1 mit einem Poliermittel 16 durchzuführen, das von einer Poliermittelzufuhreinrichtung 15 zugeführt wird.
  • Einseitiges Polieren stellt eine ziemlich hohe Planheit, jedoch keine vollständig plane Oberfläche bereit. Insbesondere war eine schlechte Planheit am Umfang eines Halbleiterwafers nach dem Polieren, die als „Oberflächendurchhang“ bezeichnet wird, bisher unvermeidbar. Um sich diesem Problem zu widmen, wurden Versuche durchgeführt, einen Halbleiterwafer mit hoher Planheit zu erhalten, in dem Oberflächendurchhang aufgrund von Polieren verhindert wird.
  • Beispielsweise offenbart JP H09-174394 A ein Verfahren zum Polieren eines Halbleiterwafers, bei dem eine Polierzeit, die erforderlich ist, um das Polieren abzuschließen, in mindestens zwei Stufen unterteilt wird, und eine Unterbrechung zwischen den unterteilten Polierstufen eingeplant ist, um dadurch mehrstufiges Polieren an einem einzigen Halbleiterwafer durchzuführen. In diesem Polierverfahren wird mehrstufiges Polieren durchgeführt, wobei eine Unterbrechung zwischen Polierschritten eingeplant wird, um schlechte Planheit zu verhindern, die aufgrund möglicherweise langer Polierzeit verursacht wird, um dadurch Oberflächendurchhang der polierten Oberfläche zu hemmen.
  • Die US 2006 / 0 068 681 A1 offenbart ein Polierverfahren, bei dem zwischen Polierschritten eine relative Position zwischen einem zu polierenden Halbleiterwafer und einem Polierkopf verändert wird.
  • ZUSAMMENFASSUNG
  • (Technisches Problem)
  • Obwohl das in der JP H09-174394 A offenbarte Polierverfahren einem Halbleiterwafer ermöglicht, planer als herkömmliche Wafer durch Endpolieren angefertigt zu werden, ist der Halbleiterwafer, der durch das Verfahren poliert wurde, für die heutige fortschreitende Miniaturisierung von Einrichtungen nicht ausreichend plan. Ferner können große Abweichungen in der Planheit zwischen einer Mehrzahl von Halbleiterwafern, die poliert wurden, die Ausbeute verringern.
  • Angesichts der obigen Probleme könnte es hilfreich sein, ein Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers und eine Einzelwaferverarbeitungsvorrichtung zum Polieren einer Seite davon bereitzustellen, welche die Planheit des Halbleiterwafers, der poliert wurde, erhöhen und Abweichungen in der Planheit verhindern können.
  • (Lösung des Problems)
  • Der Erfinder untersuchte intensiv Wege, um die obigen Probleme zu lösen. Hier wird, wie oben beschrieben, ein Halbleiterwafer durch Ansaugung an einem Polierkopf mit einer Stützplatte dazwischen gehalten. Da die Stützplatte mit dem Polierkopf mit einem Klebstoff usw. verbunden ist, werden unvermeidbare geringfügige Unregelmäßigkeiten von der Größenordnung von Nanometern auf der Halteoberfläche der Stützplatte ausgebildet, die den Halbleiterwafer aufgrund des Einflusses der Elemente der Stützplatten hält. Beim Polieren verursachen derartige Unregelmäßigkeiten einen ungleichmäßigen Druck auf den Halbleiterwafer, so dass die geringfügigen Unregelmäßigkeiten auf der Oberfläche, auf welcher der Halbleiterwafer gehalten wird, auf den Halbleiterwafer reflektiert werden, der poliert wurde. Somit verändert sich die durch Polieren entfernte Form in einer Oberfläche des Halbleiterwafers. Der Erfinder konzentrierte sich darauf, da eine schlechte Planheit oder eine Planheitsabweichung verursacht wird, die in einem Umfangsabschnitt des Wafers bedeutsam ist. Daraufhin führte der Erfinder anhand eines Experiments einen Verschiebeschritt zum Bewegen der relativen Position eines Polierkopfs und eines Halbleiterwafers in der Drehrichtung des Polierkopfs ein, und dann wurde der Polierkopf dazu gebracht, den Halbleiterwafer zu halten. Somit hat der Erfinder herausgefunden, dass der Einfluss der geringfügigen Unregelmäßigkeiten ausgeglichen werden kann, so dass die Planheit des Halbleiterwafers, der poliert wurde, verbessert und eine Abweichung in der Planheit verringert werden kann. Diese Entdeckung führte zu der vorliegenden Erfindung.
  • Im Einzelnen schlagen wir die folgenden Merkmale vor.
  • Das offenbarte Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafer umfasst einen Polierschritt des Drückens des durch einen Polierkopf gehaltenen Halbleiterwafers gegen eine Polierplatte, um dadurch den Halbleiterwafer zu polieren; und ein Verschiebeschritt zum Transferieren des durch den Polierkopf gehaltenen Halbleiterwafers von der Polierplatte zu einer Ablage außerhalb der Polierplatte, dann Abnehmen der Halbleiterwafer von dem Polierkopf, Platzieren des Halbleiterwafers auf der Ablage, Bewegen einer relativen Position des platzierten Halbleiterwafers und des Polierkopfs in einer Drehrichtung des Polierkopfs und dann Halten des platzierten Halbleiterwafers mit dem Polierkopf. Der Polierschritt wird eine Mehrzahl von Malen durchgeführt und der Verschiebeschritt wird mindestens einmal zwischen der Mehrzahl von Polierschritten durchgeführt.
  • Hier wird, wenn die Mehrzahl von Malen N Male ist (wobei N eine ganze Zahl von 2 oder mehr ist), der Verschiebeschritt (N - 1) Male durchgeführt.
  • In diesem Fall wird die relative Position im Verschiebeschritt um (360/N) Grad in Drehrichtung bewegt.
  • Die offenbarte Einzelwaferverarbeitungsvorrichtung zum Polieren einer Seite eines Halbleiterwafers umfasst einen Polierkopf, der den Halbleiterwafer hält und einen Drehmechanismus und ein Transfermechanismus umfasst; eine Polierplatte, mit der ein Poliertuch zum Polieren des Halbleiterwafers verbunden ist; einen Tisch, der eine Ablage umfasst, auf der der Halbleiterwafer zu platzieren ist; und eine Steuereinheit zum Steuern einer relativen Position des Halbleiterwafers und des Polierkopfs in einer Drehrichtung von dem Polierkopf, wenn der auf der Ablage platzierte Halbleiterwafer durch den Polierkopf gehalten wird. Die Steuereinheit ist eingerichtet, die Einzelwaferverarbeitungsvorrichtung so zu steuern, dass das obige Verfahren durchgeführt wird.
  • In diesem Fall umfasst der Tisch bevorzugt ein Drehmittel.
  • (Vorteilhafte Wirkung)
  • Die relative Position des Polierkopfs und des Halbleiterwafers wird in der Drehrichtung des Polierkopfes bewegt, gefolgt durch Verschieben, wodurch der Halbleiterwafer durch den Polierkopf gehalten wird. Somit kann ein Einzelwaferverarbeitungsverfahren zum Polieren einer Seite des Halbleiterwafer und eine Einzelwaferverarbeitungsvorrichtung zum Polieren einer Seite des Halbleiterwafers, die es möglich machen, die Planheit des Halbleiterwafers nach dem Polieren zu erhöhen und eine Abweichung in der Planheit zu hemmen, bereitgestellt werden.
  • Figurenliste
  • In den beigefügten Zeichnungen:
    • 1 ist eine schematische Ansicht, die ein herkömmliches Verfahren zum Polieren einer Seite eines Halbleiterwafers veranschaulicht;
    • 2 sind schematische Ansichten, die ein Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers gemäß einer Ausführungsform veranschaulichen, die eine schematische Ansicht, die einen Polierschritt als Schritt A veranschaulicht, und eine schematische Ansicht, die einen Verschiebeschritt als Schritt B veranschaulicht, umfassen;
    • 3 ist eine graphische Darstellung, die das geometrische Profil eines Siliziumwafers veranschaulicht, der einem einseitigen Polieren in Beispiel 1-1 unterzogen wurde;
    • 4 ist eine graphische Darstellung, die das geometrische Profil eines Siliziumwafer veranschaulicht, der einem einseitigen Polieren in Beispiel 1-2 unterzogen wurde;
    • 5 ist eine graphische Darstellung, die das geometrische Profil eines Siliziumwafer veranschaulicht, der einem einseitigen Polieren im herkömmlichen Beispiel 1-1 unterzogen wurde;
    • 6 ist eine graphische Darstellung, welche die Änderung in dem ESFQR eines Siliziumwafers zwischen vor und nach einseitigem Polieren in Beispielen 2 veranschaulicht; und
    • 7 ist eine graphische Darstellung, welche die Änderung in dem ESFQR eines Siliziumwafers zwischen vor und nach einseitigem Polieren in Beispielen 2 veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen dieser Offenbarung werden nun mit Bezugnahme auf die Zeichnungen beschrieben. 2 veranschaulicht schematisch die Querschnittsstruktur der offenbarten Einzelwaferverarbeitungs-Einseitenpoliervorrichtung, die in den Schritten eines Einzelwaferverarbeitungs-Einseitenpolierverfahren verwendet werden. Schritt A in 2 stellt eine schematische Ansicht anschaulich dar, die einen Polierschritt veranschaulicht, und Schritt B in 2 stellt eine schematische Ansicht anschaulich dar, die einen Verschiebeschritt veranschaulicht. In 2 wird für eine zweckmäßige Veranschaulichung die Höhe des Halbleiterwafers und der Komponenten der Vorrichtung übertrieben, so dass das Seitenverhältnis nicht mit dem tatsächlichen Verhältnis übereinstimmt. Ferner werden der Vereinfachung der Zeichnungen halber lediglich die Hauptteile der Konfiguration schematisch veranschaulicht.
  • (Einzelwaferverarbeitungs-Einseitenpoliervorrichtung)
  • 2 stellt eine Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 anschaulich dar. Schritt A in 2 stellt eine schematische Ansicht eines Polierschritts unter Verwendung der Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 gemäß einer Ausführungsform dieser Offenbarung anschaulich dar. Diese Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 weist auf: einen Polierkopf 120, der den Halbleiterwafer 1 hält und einen Drehmechanismus und einen Transfermechanismus umfasst; eine Polierplatte 140, mit der ein Poliertuch 130 zum Polieren der Halbleiterwafer 1 verbunden ist; und einen Tisch 180, der eine Ablage 190 umfasst, auf der der Halbleiterwafer 1 platziert ist. Hier weist die Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 eine Steuereinheit 170 auf, welche die relative Position des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs 120 steuert, wenn der auf der Ablage 190 platzierte Halbleiterwafer 1 durch den Polierkopf 120 gehalten wird. Eine derartige Struktur ermöglicht das Durchführen eines Einzelwaferverarbeitungsverfahrens zum Polieren einer Seite eines Halbleiterwafers, das zu beschreiben ist. Diese Komponenten der Vorrichtung 100 werden nachstehend ausführlich beschrieben.
  • Der Polierkopf 120 hält typischerweise den Halbleiterwafer 1 mit einer Stützplatte 110 dazwischen. Der Polierkopf 120 und die Stützplatte 110 sind mit einem herkömmlichen bekannten Klebstoff oder dergleichen verbunden. Zum Halten des Halbleiterwafers 1 wird der Oberflächenspannungseffekt einer Flüssigkeit, wie beispielsweise Wasser, oder Unterdruckansaugung typischerweise verwendet; der Polierkopf 120 kann den Halbleiterwafer 1 jedoch unter Verwendung irgendeines vorgegeben Mittels halten und abnehmen. Ferner umfasst dieser Polierkopf 120 einen Transfermechanismus, der imstande ist, den Polierkopf 120 nach oben und nach unten und innerhalb und außerhalb der Polierplatte zu bewegen, und umfasst ebenfalls einen Drehmechanismus, der imstande ist, den Polierkopf 120 zu drehen.
  • Die Garnfeinheit des mit der Polierplatte 140 zu verbindenden Poliertuchs 130 hängt von den gewünschten Polierzwecken in verschiedenen Situation von Läppen bis Endpolieren ab. Beim Polieren des Halbleiterwafers 1 wird die Polierplatte 140 typischerweise unter Verwendung eines Motors oder dergleichen gedreht.
  • Obwohl nicht gezeigt, kann die Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 gemäß dieser Ausführungsform die oben erwähnte Poliermittelzufuhreinrichtung aufweisen, die in 1 anschaulich dargestellt ist. Mit der Verwendung der Poliermittelzufuhreinrichtung kann chemisch-mechanisches Polieren auf dem Halbleiterwafer 1 durchgeführt werden. Natürlich ist das Polieren dieser Ausführungsform nicht auf chemisch-mechanisches Polieren beschränkt und diese Offenbarung kann ebenfalls angewendet werden, wenn mechanisches Polieren verwendet wird.
  • Außerhalb der Polierplatte 140 wird die Ablage 190 bereitgestellt, auf der der Halbleiterwafer 1 vorübergehend platziert wird. Die Ablage 190 wird gewöhnlicherweise auf dem Tisch 180 installiert. Der Tisch 180 kann ein Drehmittel umfassen, wobei in diesem Fall die Drehung mit der Steuereinheit 170 gesteuert werden kann. Als ein spezifisches Beispiel des Tisches 180, der ein Drehmittel umfasst, kann ein Drehtisch 181 bestimmt werden. In diesem Fall kann der Drehtisch 181 auf der Ablage 190 installiert sein. Eine Ausführungsform, in der ein typischer Tisch verwendet wird, ohne mit einem Drehmittel versehen zu sein, wird nachstehend beschrieben.
  • Hier wird die Steuereinheit 170 beschrieben, die ein charakteristisches Merkmal dieser Ausführungsform ist. Wie oben angegeben, steuert die Steuereinheit 170 die relative Position des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs 120, wenn der auf der Ablage 190 platzierte Halbleiterwafer 1 durch den Polierkopf 120 gehalten wird. Im Einzelnen kann die relative Position auf die folgende Art und Weise gesteuert werden. Das heißt, beginnend von dem Zustand, wobei der Halbleiterwafer 1 durch der Polierkopf 120 gehalten wird, wie in Schritt A von 2 veranschaulicht, wird der Polierkopf 120 auf der Ablage 190 transferiert, während der Halbleiterwafer 1 gehalten wird. Als Nächstes wird der Halbleiterwafer 1 von dem Polierkopf 120 abgenommen und auf der Ablage 190 platziert, wie in Schritt B von 2 veranschaulicht. Danach wird der Polierkopf 120 gedreht. Ein typisches Mittel wie ein Motor kann für die Drehung selbst verwendet werden; wobei es jedoch wichtig ist, die relative Position des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs 120 durch Drehung um den gewünschten Drehwinkel zu bewegen.
  • In einer herkömmlichen einseitigen Poliervorrichtung wird, wenn ein Halbleiterwafer von einem Polierkopf gehalten wird, die Ausrichtung der Oberfläche des Polierkopfs, auf dem der Wafer gehalten wird, in der Drehrichtung mit Bezug auf eine Nut oder eine Orientierungsfläche gehalten, die auf dem Halbleiterwafer bereitgestellt wird, nicht durchgeführt, ganz zu schweigen von der Steuerung der oben erwähnten relativen Position. Wie oben beschrieben begrenzt, da geringfügige Unregelmäßigkeiten auf der Oberfläche der mit dem Polierkopf verbundenen Stützplatte vorhanden sind, auf dem der Halbleiterwafer gehalten wird, der Einfluss derartiger Unregelmäßigkeiten eine Verbesserung in der Planheit des Halbleiterwafer, der poliert wurden, und eine Verringerung von Abweichungen in der Planheit einer Mehrzahl der Halbleiterwafer, die poliert wurden.
  • Da die Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 gemäß dieser Ausführungsform die oben erwähnte Steuereinheit 170 aufweist, kann das zu beschreibende Verschieben des Halbleiterwafers durchgeführt werden. Dieses Verschieben erhöht die Planheit des Halbleiterwafers, der poliert wurde, und verringert Abweichungen in der Planheit.
  • Es ist ebenfalls bevorzugt, dass die Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 gemäß dieser Ausführungsform eine Erfassungseinheit aufweist, die imstande ist, den Grad der relativen positionsmäßigen Bewegung des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs 120 zu erfassen. Für eine derartige Erfassungseinheit kann eine laserbasierte Erfassungseinheit auf dem Polierkopf 120 bereitgestellt werden. Alternativ kann der Winkel, durch den der Polierkopf gedreht wurde, beispielsweise durch Steuern der an einen Servomotor für den Polierkopf 120 gesendeten Impulse erfasst werden.
  • Es sei bemerkt, dass, wenn der Drehtisch 181, der ein Drehmittel als den Tisch 180 umfasst, verwendet wird, einer oder beide von dem Polierkopf 120 und dem Drehtisch 181 in der obigen Ausführungsform gedreht werden können. Wie mit dem Polierkopf 120 kann der Drehtisch 181 beispielsweise durch Steuern der an den Servomotor gesendeten Impulse gedreht werden und der Winkel der Drehung des Drehtischs kann erfasst werden.
  • (Einzelwaferverarbeitungs-Einseitenpolierverfahren)
  • Als Nächstes wird ein Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers (Einzelwaferverarbeitungs-Einseitenpolierverfahren) gemäß einer Ausführungsform beschrieben.
  • Das Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers gemäß einer Ausführungsform umfasst einen Polierschritt eines Drückens eines Halbleiterwafers 1, der durch einen Polierkopf 120 gehalten wird, gegen eine Polierplatte 140, um dadurch den Halbleiterwafer 1 zu polieren (Schritt A in 2); und einen Verschiebeschritt zum Transferieren des durch der Polierkopf 120 gehaltenen Halbleiterwafers 1 von der Polierplatte 140 zu der Ablage 190 außerhalb der Polierplatte, dann Entfernen des Halbleiterwafers 1 von dem Polierkopf 120, Platzieren des Halbleiterwafers 1 auf der Ablage 190, Bewegen der relativen Position des platzierten Halbleiterwafers 1 und des Polierkopfes 120 in der Drehrichtung des Polierkopfs 120 und dann Halten des platzierten Halbleiterwafers 1 mit dem Polierkopf 120 (Schritt B in 2). In dieser Ausführungsform wird der Polierschritt eine Mehrzahl von Malen durchgeführt und der Verschiebeschritt mindestens einmal zwischen der Mehrzahl von Polierschritten durchgeführt. Diese Schritte erhöhen die Planheit des Halbleiterwafers, der poliert wurde, und verringern Abweichungen in der Planheit. Diese Schritte werden nachstehend beschrieben.
  • Ein charakteristisches Merkmal dieser Ausführungsform ist, dass der Polierschritt, wie durch Schritt A in 2 anschaulich dargestellt, eine Mehrzahl von Malen durchgeführt wird und jeder der Mehrzahl von Polierschritten unter Verwendung eines gewöhnlichen Verfahrens durchgeführt werden kann. Wie oben beschrieben, hält der Polierkopf 120 den Halbleiterwafer 1 und drückt zur gleichen Zeit eine Polierzieloberfläche des Halbleiterwafers 1 (d.h., die Oberfläche entgegengesetzt dem Polierkopf 120) gegen das mit der Oberseite der Polierplatte 140 verbundene Poliertuch 130. Typischerweise werden sowohl der Polierkopf 120 als auch die Polierplatte 140 gedreht, um eine relative Bewegung des Polierkopfs 120 und der Polierplatte 140 zu ermöglichen, um dadurch ein chemisch-mechanisches Polieren nur auf der Polierzieloberfläche des Halbleiterwafers 1 mit einem Poliermittel durchzuführen, das von einer Poliermittelzufuhreinrichtung zugeführt wird. Alternativ kann nur der Polierkopf 120 gedreht oder nur die Polierplatte 140 gedreht werden. Ferner kann mechanisches Polieren ohne die Zufuhr des Poliermittels durchgeführt werden.
  • Der Verschiebeschritt, wie durch Schritt B in 2 anschaulich dargestellt, wird mit der Steuereinheit 170 durchgeführt und die relative Position des Polierkopfs 120 und des Halbleiterwafers 1 in der Drehrichtung des Polierkopfs 120 sind wie oben beschrieben. Das heißt, der Halbleiterwafer 1 wird vorübergehend von dem Polierkopf 120 entfernt und auf der Ablage 190 platziert; die relative Position des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs bewegt; und dann hält der Polierkopf 120 den Halbleiterwafer erneut, um dadurch den Halbleiterwafer 1 zu verschieben.
  • Hier ist es in dieser Ausführungsform wichtig, dass der Polierschritt, wie durch Schritt A in 2 anschaulich dargestellt, eine Mehrzahl von Malen durchgeführt wird und mindestens ein Verschiebeschritt, wie durch Schritt B in 2 anschaulich dargestellt, zwischen der Mehrzahl von Polierschritten durchgeführt wird. Im Einzelnen kann das Durchführen des Verschiebeschritts zwischen der Mehrzahl von Polierschritten den Einfluss von geringfügigen Unregelmäßigkeiten in der Größenordnung von Nanometern ausgleichen, die auf der Stützplatte 110 vorhanden sind, welche die Halteoberfläche zwischen dem Polierkopf 120 und dem Halbleiterwafer 1 ist. Als Ergebnis nimmt die Planheit des Halbleiterwafers zu, der poliert wurde, und Abweichungen in der Planheit können verringert werden.
  • In dieser Ausführungsform wird, wenn die obige Mehrzahl von Malen N Male ist (wobei N eine ganze Zahl von 2 oder mehr ist), der Verschiebeschritt (N - 1) Male durchgeführt. Mit anderen Worten wird ein Verschiebeschritt bevorzugt zwischen jeweils zwei der Mehrzahl von aufeinanderfolgenden Polierschritten durchgeführt. Dieses Verschieben des Halbleiterwafers gleicht den Einfluss der Unregelmäßigkeiten aus und erhöht die Planheit des Halbleiterwafers, der poliert wurde, und verringert Abweichungen in der Planheit. Wenn die Anzahl von Verschiebeschritte größer wird, wird der Einfluss von Unregelmäßigkeiten kleiner, was bevorzugt wird. Andererseits verringert eine übermäßig große Anzahl von Verschiebeschritten die Herstellungseffizienz. Demgemäß kann die obere Grenze beispielsweise 100 Male sein, ohne irgendeine Absicht, die die Erfindung zu begrenzen. Inzwischen ist, da die vorteilhafte Wirkung sogar erhalten werden kann, wenn ein Verschieben einmal durchgeführt wird, die untere Grenze der Anzahl der Verschiebeschritte einmal. Um den Herstellungswirkungsgrad zu erhöhen, während die vorteilhafte Wirkung besser gewährleistet wird, wird das Verschieben bevorzugt einmal bis zehn Male, mehr bevorzugt zweimal bis acht Male und am meisten bevorzugt drei Male bis sechs Male durchgeführt.
  • Ferner ist in dieser Ausführungsform der Drehwinkel, um den die relative Position des Halbleiterwafers 1 und des Polierkopfs 120 in der Drehrichtung des Polierkopfs 120 bewegt wird, nicht spezifisch begrenzt, so lange wie sich die relative Position ändert. Um den Einfluss von Unregelmäßigkeiten auf der Halteoberfläche auszugleichen, die den Halbleiterwafer 1 hält, wird die relative Position jedoch durch Drehung um bevorzugt mindestens 2 Grad bewegt, mehr bevorzugt durch Drehung um 5 Grad oder mehr geändert. Um den Einfluss von Unregelmäßigkeiten auszugleichen und zu verringern, wenn die Mehrzahl von Malen N Male ist, ist der Winkel der Drehung, um den die relative Position des Halbleiterwafer 1 und der Polierkopf 120 in der Drehrichtung des Polierkopfes 120 bewegt wird, (360/N) Grad.
  • Hier ist ungeachtet dessen, ob das Verschieben, das ein charakteristisches Merkmal dieser Ausführungsform ist, durchgeführt wird oder nicht, die durch Polieren entfernte Materialmenge proportional zu der Polierzeit. Die Gesamtpolierzeit T der N Male durchgeführten Polierschritte kann ordnungsgemäß gemäß der gewünschten Abtragsmenge eingestellt werden und die Polierzeit jedes Polierschritts ist willkürlich. Wenn der Drehwinkel auf (360/N) Grad eingestellt wird, wie oben beschrieben, um den Einfluss von Unregelmäßigkeiten auszugleichen, ist die Polierzeit jedes Polierschritts jedoch bevorzugt der gleiche (d.h., T/N).
  • Diese Offenbarung ist auf jeden beliebigen Halbleiterwafer anwendbar. Beispiele umfassen einen Siliziumwafer und einen Verbundhalbleiter(GaAs, GaN, SiC)-Wafer ohne irgendeine Absicht, die Erfindung darauf zu begrenzen. Ferner ist diese Offenbarung auf einen epitaktischen Halbleiterwafer anwendbar, dessen Oberfläche eine Epitaxieschicht aufweist.
  • Wie hier verwendet, impliziert der Begriff „die gleiche“ oder „gleich“ keine strenge mathematische Gleichheit und kann natürlich Fehler beinhalten, die toleriert werden, so lange wie der Betrieb und die Wirkung der offenbarten Merkmale erreicht werden können, die unvermeidbare Fehler einschließen, die in einem Prozess zum Erzeugen eines Halbleiterwafers verursacht werden. Beispielsweise wird ein Fehler von ungefähr 2 % in dieser Offenbarung toleriert.
  • Das Einzelwaferverarbeitungs-Einseitenpolierverfahren und eine Einzelwaferverarbeitungs-Einseitenpoliervorrichtung dieser Offenbarung wird nachstehend unter Verwendung von Beispielen ausführlicher beschrieben. Diese Offenbarung ist jedoch nicht auf die folgenden Beispiele beschränkt. Beispielsweise können vorgegebene Elemente für die Stützplatte 110, den Polierkopf 120, das Poliertuch 130, die Polierplatte 140, den Tisch 180 (Drehtisch 181) und die Ablage 190 benutzt werden.
  • [Beispiel 1]
  • (Beispiel 1-1)
  • Ein Siliziumwafer, der einen Durchmesser von 300 mm und eine Dicke von 775 µm aufweist, wurde bereitet. Ein aus Velours hergestelltes Poliertuch wurde auf einer Oberfläche einer Polierplatte platziert, um dadurch ein Endpolieren auf dem Siliziumwafer unter Verwendung der in 2 veranschaulichten Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 durchzuführen. Ein Velourselement wurde für die Stützplatte 110 verwendet. Ein Verschieben des Siliziumwafers wurde zwischen einem Polieren und Polieren durchgeführt. Die Polierbedingungen waren wie folgt.
    • - Polierdruck: 135 g/cm2
    • - Anzahl von Polierschritten: sechs Mal (Anzahl von Verschiebeschritten: fünf Male)
    • - Gesamtpolierzeit: 360 Sekunden
      • - - Polierzeit jedes Polierschritts: 60 Sekunden
      • - - Drehwinkel beim Verschieben: 60 Grad
    • - Poliermittel: alkalisches Poliermittel (kolloidales Siliziumoxid enthaltend)
  • Durch das obige einseitige Polieren wurde ein Siliziumwafer gemäß Beispiel 1-1 erhalten.
  • (Beispiel 1-2)
  • Ein Siliziumwafer gemäß Beispiel 1-2 wurde auf die gleiche Art und Weise wie in Beispiel 1-1 erhalten, jedoch mit der Ausnahme, dass die Anzahl von Polierschritten, die Polierzeit und der Drehwinkel in Beispiel 1-1 in die in der nachstehenden Tabelle 1 dargestellten Bedingungen geändert wurden.
  • (Herkömmliches Beispiel 1-1)
  • Ein Siliziumwafer gemäß dem herkömmlichen Beispiel 1-1 wurde auf die gleiche Art und Weise wie in Beispiel 1-1 erhalten, jedoch mit der Ausnahme, dass die Anzahl von Polierschritten, die Anzahl von Verschiebeschritten, die Polierzeit und der Drehwinkel in Beispiel 1-1 in die in der nachstehenden Tabelle 1 dargestellten Bedingungen geändert wurden. Demgemäß wurden Verschiebeschritte im herkömmlichen Beispiel 1-1 nicht durchgeführt.
    [Tabelle 1]
    Beispiel 1-1 Beispiel 1-2 Herkömmliches Beispiel 1-1
    Anzahl von Polierschritten 6 3 1
    Anzahl von Verschiebeschritten 5 2 N/A
    Polierzeit jedes Polierschritts 60 s 120 s 360 s
    Drehwinkel beim Verschieben 60° 120° N/A
    Gesamtpolierzeit 360 s 360 s 360 s
  • (Auswertung 1: Geometrie von Siliziumwafern nach dem Polieren)
  • Die Geometrie der Siliziumwafer gemäß den Beispielen 1-1, 1-2 und dem herkömmlichen Beispiel 1-1 nach dem Polieren wurde unter Verwendung eines Planheitsmesssystems (WaferSight hergestellt von KLA-Tenor) gemessen. Die jeweiligen Ergebnisse werden in 3 bis 5 präsentiert. 3 bis 5 präsentieren das geometrische Profil der Siliziumwafer nach Polieren in den Beispielen 1-1, 1-2 und dem herkömmlichen Beispiel 1-1, die in acht Sektoren in der Umfangsrichtung (Intervall: 45 Grad) aufgeteilt sind. Die horizontale Achse jeder graphischen Darstellung stellt die Position in der radialen Richtung von der Mitte des Siliziumwafers dar. Demgemäß entspricht die Wafermitte 0 mm und der Umfangsrand jedes Wafers entspricht 150 mm. Die vertikale Achse stellt den relativen Wert der Dicke jedes Wafers ausgedrückt in willkürlichen Einheiten (w.E.) dar. Andererseits stellt der Pfeil im Diagramm in der vertikalen Richtung den Absolutwert des Dickenbereichs dar.
  • 3 bis 5 demonstrieren, dass die Dickenabweichung im Umfangsendabschnitt ungefähr 150 nm im herkömmlichen Beispiel 1-1 war, die Dickenabweichung im Umfangsendabschnitt auf 20 nm im Beispiel 1-1 verbessert wurde und die Dickenabweichung im Umfangsendabschnitt auf 50 nm im Beispiel 1-2 verbessert wurde.
  • [Beispiel 2]
  • (Beispiel 2-1)
  • Dreiundsechzig Siliziumwafer, die jeweils einen Durchmesser von 300 mm und eine Dicke von 775 µm aufweisen, wurden bereitet. Ein aus Velours hergestelltes Poliertuch wurde auf einer Oberfläche einer Polierplatte platziert, um dadurch das Endpolieren auf jedem Siliziumwafer unter Verwendung der in 2 veranschaulichten Einzelwaferverarbeitungs-Einseitenpoliervorrichtung 100 durchzuführen. Ein Verschieben jedes Siliziumwafers wurde zwischen dem Polieren und Polieren durchgeführt. Die Polierbedingungen waren wie folgt.
    • - Polierdruck: 135 g/cm2
    • - Anzahl von Polierschritten: sechs Male (Anzahl von Verschiebeschritte: fünf Male)
    • - Gesamtpolierzeit: 360 Sekunden
      • - - Polierzeit jedes Polierschritts: 60 Sekunden
      • - - Drehwinkel beim Verschieben: 60 Grad
    • - Poliermittel: alkalisches Poliermittel (kolloidales Siliziumoxid enthaltend)
  • Durch das obige einseitige Polieren wurden Siliziumwafer gemäß Beispiel 2-1 erhalten.
  • (Beispiel 2-2)
  • Siliziumwafer gemäß Beispiel 2-2 wurden auf die gleiche Art und Weise wie in Beispiel 2-1 mit der Ausnahme erhalten, dass die Anzahl von Polierschritten, die Polierzeit und der Drehwinkel in Beispiel 2-1 in die in der nachstehenden Tabelle 2 dargestellten Bedingungen geändert wurden.
  • (Beispiel 2-3)
  • Siliziumwafer gemäß Beispiel 2-3 wurden auf die gleiche Art und Weise wie in Beispiel 2-1 erhalten, jedoch mit der Ausnahme, dass die Anzahl von Polierschritten, die Polierzeit und der Drehwinkel in Beispiel 2-1 in die in der nachstehenden Tabelle 2 dargestellten Bedingungen geändert wurden.
  • (Beispiel 2-4)
  • Siliziumwafer gemäß Beispiel 2-4 wurden auf die gleiche Art und Weise wie in Beispiel 2-1 erhalten, jedoch mit der Ausnahme, dass die Anzahl von Polierschritten, die Polierzeit und der Drehwinkel in Beispiel 2-1 in die in der nachstehenden Tabelle 2 dargestellten Bedingungen geändert wurden.
  • (Herkömmliches Beispiel 2-1)
  • Siliziumwafer gemäß dem herkömmlichen Beispiel 2-1 wurden auf die gleiche Art und Weise wie in Beispiel 2-1 erhalten, jedoch mit der Ausnahme, dass die Anzahl von Polierschritten, die Anzahl von Verschiebeschritten, die Polierzeit und der Drehwinkel in Beispiel 2-1 in die in der nachstehenden Tabelle 2 dargestellten Bedingungen geändert wurden. Demgemäß wurden Verschiebeschritte nicht im herkömmlichen Beispiel 2-1 durchgeführt.
    [Tabelle 2]
    Beispiel 2-1 Beispiel 2-2 Beispiel 2-3 Beispiel 2-4 Herkömmliches Beispiel 2-1
    Anzahl von Polierschritten 6 3 2 3 1
    Anzahl von Verschiebeschritten 5 2 1 2 N/A
    Polierzeit jedes Polierschritts 60 s 120 s 180 s 120 s 360 s
    Drehwinkel beim Verschieben 60° 120° 180° 5° N/A
    Gesamtpolierzeit 360 s 360 s 360 s 360 s 360 s
  • (Auswertung 2)
  • Der Parameter ESFQR (Edge flatness metric, Sector based, Front surface referenced, least SQuares fit reference plane, Range of the data within sector) von jedem der in Beispielen 2-1 bis 2-4 und dem herkömmlichen Beispiel 2-1 erhaltenen Siliziumwafern wurden vor und nach dem Polieren unter Verwendung eines Planheitsmesssystems (WaferSight hergestellt von KLA-Tenor) gemessen. 6 veranschaulicht eine Änderung in dem ESFQR zwischen vor und nach einseitigem Polieren in Beispiel 2-1, Beispiel 2-2, Beispiel 2-3 und dem herkömmlichen Beispiel 2-1 ([ESFQR vor Polieren] - [ESFQR nach Polieren]). Ferner werden der Mittelwert und die Standardabweichung von Änderungen im ESFQR zwischen vor und nach Polieren in Beispiel 2-1, Beispiel 2-2, Beispiel 2-3 und dem herkömmlichen Beispiel 2-1 in Tabelle 3 angegeben. Auf ähnliche Weise wird die Änderung in dem ESFQR zwischen vor und nach Polieren in Beispiel 2-2 und Beispiel 2-4 in 7 präsentiert und der Mittelwert und die Standardabweichung davon werden zusätzlich in Tabelle 3 angegeben.
  • Der Parameter ESFQR ist ein Index, der die Planheit eines Wafers angibt, der in SEMI-Standards definiert ist. Der ESFQR wird durch Berechnen der Summe der Absolutwerte der maximalen Verlagerung von einer Bezugsebene bestimmt, die durch die Methode der kleinsten Quadrate für die Waferdicke von jedem der Sektoren erhalten wird, die in der gesamten Umfangsfläche des Wafers ausgebildet sind (unterteilt in 72 gleiche Teile in der Umfangsrichtung innerhalb des Bereichs von 30 mm von dem Umfangsrand des Wafers). Ein kleiner Wert von ESFQR bedeutet eine bessere Planheit eines Wafers.
    [Tabelle 1]
    Beispiel 1-1 Beispiel 1-2 Herkömmliches Beispiel 1-1
    Anzahl von Polierschritten 6 3 1
    Anzahl von Verschiebeschritten 5 2 N/A
    Polierzeit jedes Polierschritts 60 s 120 s 360 s
    Drehwinkel beim Verschieben 60° 120° N/A
    Gesamtpolierzeit 360 s 360 s 360 s
  • 6 und Tabelle 3 demonstrieren, dass der Absolutwert der Änderung im ESFQR-Wert zwischen vor und nach dem Polieren und die Abweichungen in den Beispielen 2-1 und 2-3 verglichen mit dem herkömmlichen Beispiel 2-1 kleiner wurden. Ferner demonstrieren 7 und Tabelle 3, dass sogar im Beispiel 2-4, in dem der die relative Position bestimmende Drehwinkel zwischen dem Polierkopf und jedem Siliziumwafer 5 Grad war, der Absolutwert der Änderung im ESFQR-Wert zwischen vor und nach Polieren und den Abweichungen im Vergleich mit dem herkömmlichem Beispiel 2-1 kleiner wurden. Es sei bemerkt, dass der Vergleich von Beispiel 2-2 und Beispiel 2-4 demonstriert, dass, wenn der Drehwinkel (360/[Polierschrittanzahl]) Grad war, der Absolutwert der Änderung im ESFQR-Wert und den Abweichungen kleiner wurden. Ferner wurde ebenfalls herausgefunden, dass das mehrmalige Durchführen der Polierschritte und der Verschiebeschritte besser gewährleistet, dass die vorteilhaften Wirkungen erreicht werden können.
  • INDUSTRIELLE ANWENDBARKEIT
  • Diese Offenbarung stellt ein Einzelwaferverarbeitungs-Einseitenpolierverfahren und eine Einzelwaferverarbeitungs-Einseitenpoliervorrichtung bereit, welche die Planheit des Halbleiterwafers erhöhen, der poliert wurde, und Abweichungen in Planheit verhindern.
  • Bezugszeichenliste
    • 10, 100
    Einseitige Poliervorrichtung
    11, 110
    Stützplatte
    12, 120
    Polierkopf
    13, 130
    Poliertuch
    14, 140
    Polierplatte
    170
    Steuereinheit
    180
    Tisch
    181
    Drehtisch
    190
    Ablage

Claims (3)

  1. Einzelwaferverarbeitungsverfahren zum Polieren einer Seite eines Halbleiterwafers, umfassend: einen Polierschritt des Drückens des durch einen Polierkopf (120) gehaltenen Halbleiterwafers gegen eine Polierplatte (140), um dadurch den Halbleiterwafer zu polieren; und einen Verschiebeschritt zum Transferieren des durch den Polierkopf (120) gehaltenen Halbleiterwafers von der Polierplatte (140) zu einer Ablage (190) außerhalb der Polierplatte (140), dann Abnehmen des Halbleiterwafers von dem Polierkopf (120), Platzieren des Halbleiterwafers auf der Ablage (190), Bewegen einer relativen Position des platzierten Halbleiterwafers und des Polierkopfs (120) in einer Drehrichtung von dem Polierkopf (120) und dann Halten des platzierten Halbleiterwafers mit dem Polierkopf (120), wobei der Polierschritt eine Mehrzahl von Malen durchgeführt wird und der Verschiebeschritt mindestens einmal zwischen der Mehrzahl von Polierschritten durchgeführt wird, wobei, wenn die Mehrzahl von Malen N Male ist, wobei N eine ganze Zahl von 2 oder mehr ist, der Verschiebeschritt (N - 1) Male durchgeführt wird, wobei die relative Position im Verschiebeschritt in Drehrichtung um (360/N) Grad bewegt wird.
  2. Einzelwaferverarbeitungsvorrichtung (100) zum Polieren einer Seite eines Halbleiterwafers, umfassend: einen Polierkopf (120), der den Halbleiterwafer hält und einen Drehmechanismus und einen Transfermechanismus umfasst; eine Polierplatte (140), mit dem ein Poliertuch (130) zum Polieren des Halbleiterwafers verbunden ist; einen Tisch (180), der eine Ablage (190) umfasst, auf der der Halbleiterwafer zu platzieren ist; und eine Steuereinheit (170) zum Steuern einer relativen Position des Halbleiterwafers und des Polierkopfs (120) in einer Drehrichtung des Polierkopfs (120), wenn der auf der Ablage platzierte Halbleiterwafer durch den Polierkopf (120) gehalten wird, wobei die Steuereinheit (170) eingerichtet ist, die Einzelwaferverarbeitungsvorrichtung (100) so zu steuern, dass das Verfahren nach Anspruch 1 durchgeführt wird.
  3. Einzelwaferverarbeitungsvorrichtung (100) zum Polieren einer Seite eines Halbleiterwafer gemäß Anspruch 2, wobei der Tisch ein Drehmittel (181) umfasst.
DE112015006224.6T 2015-02-25 2015-10-06 Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers Active DE112015006224B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015035650A JP6421640B2 (ja) 2015-02-25 2015-02-25 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置
JP2015-035650 2015-02-25
PCT/JP2015/005085 WO2016135787A1 (ja) 2015-02-25 2015-10-06 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Publications (2)

Publication Number Publication Date
DE112015006224T5 DE112015006224T5 (de) 2017-11-02
DE112015006224B4 true DE112015006224B4 (de) 2022-10-20

Family

ID=56788064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006224.6T Active DE112015006224B4 (de) 2015-02-25 2015-10-06 Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers

Country Status (7)

Country Link
US (1) US10391607B2 (de)
JP (1) JP6421640B2 (de)
KR (2) KR20160103912A (de)
CN (1) CN107431006B (de)
DE (1) DE112015006224B4 (de)
TW (1) TWI608897B (de)
WO (1) WO2016135787A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418174B2 (ja) * 2016-02-03 2018-11-07 株式会社Sumco シリコンウェーハの片面研磨方法
KR101952403B1 (ko) * 2016-11-16 2019-02-26 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 연마 벨트 조립체
KR101970620B1 (ko) * 2017-03-20 2019-08-13 주식회사 케이씨텍 기판 처리 장치
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
CN115338694B (zh) * 2022-07-01 2024-02-02 金华博蓝特新材料有限公司 一种双面抛光晶片的加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09174394A (ja) 1995-12-27 1997-07-08 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
US20060068681A1 (en) 2002-08-09 2006-03-30 Toshihiro Tsuchiya Wafer polishing method and apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288620A (ja) 1987-05-22 1988-11-25 Kobe Steel Ltd アルミニウムの電解複合超鏡面加工方法
JP3580936B2 (ja) * 1996-02-26 2004-10-27 株式会社荏原製作所 ポリッシング装置のプッシャー及びポリッシング装置
EP0911114B1 (de) * 1997-10-20 2007-08-01 Ebara Corporation Poliervorrichtung
JP2000077369A (ja) 1998-09-01 2000-03-14 Mitsubishi Materials Corp 半導体ウェーハの研磨装置および記録媒体
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
US7044832B2 (en) * 2003-11-17 2006-05-16 Applied Materials Load cup for chemical mechanical polishing
JP2008149408A (ja) * 2006-12-18 2008-07-03 Fujitsu Ltd ラッピング装置
CN202053163U (zh) * 2011-03-03 2011-11-30 中芯国际集成电路制造(上海)有限公司 研磨头
JP6239354B2 (ja) * 2012-12-04 2017-11-29 不二越機械工業株式会社 ウェーハ研磨装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09174394A (ja) 1995-12-27 1997-07-08 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
US20060068681A1 (en) 2002-08-09 2006-03-30 Toshihiro Tsuchiya Wafer polishing method and apparatus

Also Published As

Publication number Publication date
CN107431006B (zh) 2020-10-09
JP2016157866A (ja) 2016-09-01
TWI608897B (zh) 2017-12-21
CN107431006A (zh) 2017-12-01
KR20160103912A (ko) 2016-09-02
DE112015006224T5 (de) 2017-11-02
KR20170061653A (ko) 2017-06-05
TW201634180A (zh) 2016-10-01
US20180036864A1 (en) 2018-02-08
JP6421640B2 (ja) 2018-11-14
KR102041240B1 (ko) 2019-11-06
US10391607B2 (en) 2019-08-27
WO2016135787A1 (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
DE112015006224B4 (de) Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers
DE112012004211B4 (de) Doppelseitiges Polierverfahren
EP0916450B1 (de) Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
DE69419479T2 (de) Verfahren zum Schleifen von Halbleiterwafern und Gerät dafür
DE112016005417B4 (de) Waferpolierverfahren
DE112012001943B4 (de) Verfahren zum Einstellen der Höhenposition eines Polierkopfs und Verfahren zum Polieren eines Werkstücks
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE112010001643T5 (de) Verfahren zum Abfasen eines Wafers
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102014112190A1 (de) Vorrichtung und Verfahren zum doppelseitigen Polieren eines Werkstücks
DE112016005920T5 (de) Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
DE112012004124T5 (de) Verfahren zur Bearbeitung von Wafern
DE112014003787B4 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE112016004986T5 (de) Waferpoliervorrichtung und dafür verwendeter Polierkopf
DE112015003941T5 (de) Verfahren zum Polieren eines Silicium-Wafers
DE112015000878T5 (de) Herstellungsverfahren eines Trägers für eine Vorrichtung zum doppelseitigen Polieren, Träger für eine Vorrichtung zum doppelseitigen Polieren und Verfahren zum doppelseitigen Polieren
DE102006037267A1 (de) Halbleiterscheiben mit hochpräzisem Kantenprofil und Verfahren zu ihrer Herstellung
DE102015225663A1 (de) Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
DE102011082777A1 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE112016002162T5 (de) Vorrichtung zum Bearbeiten eines Werkstücks
DE112018001605T5 (de) Verfahren zum Polieren von Silizium- Wafern
DE112012000788T5 (de) Verfahren zum Herstellen eines Siliziumwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final