CN107431006B - 半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置 - Google Patents

半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置 Download PDF

Info

Publication number
CN107431006B
CN107431006B CN201580076898.3A CN201580076898A CN107431006B CN 107431006 B CN107431006 B CN 107431006B CN 201580076898 A CN201580076898 A CN 201580076898A CN 107431006 B CN107431006 B CN 107431006B
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
wafer
polishing head
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580076898.3A
Other languages
English (en)
Other versions
CN107431006A (zh
Inventor
川崎智宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107431006A publication Critical patent/CN107431006A/zh
Application granted granted Critical
Publication of CN107431006B publication Critical patent/CN107431006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

本发明提供一种能够提高半导体晶片的平坦度，并且抑制平坦度的偏差的单片式单面研磨方法及单片式单面研磨装置。本发明的半导体晶片的单片式单面研磨方法的特征在于，包括：研磨工序，对半导体晶片(1)进行研磨；及重新把持工序，将半导体晶片(1)从平台(140)输送至该平台外的托盘(190)上，并使半导体晶片(1)及研磨头(120)的相对位置沿研磨头(120)的旋转方向移动，然后把持半导体晶片(1)；进行多次所述研磨工序，并在这些多次的研磨工序之间的间隙，进行至少一次以上所述重新把持工序。

Description

半导体晶片的单片式单面研磨方法及半导体晶片的单片式单 面研磨装置
技术领域
本发明涉及一种半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置。
背景技术
硅晶片等要求高平坦度的半导体晶片的表面研磨方法大致分成对半导体的双面同时进行研磨的双面研磨法及仅对单面进行研磨的单面研磨法。单面研磨法从使用比较硬质的研磨布的粗研磨至使用比较软质的研磨布的精研磨，被广泛使用。
在此，使用图1，对基于以往所使用的单面研磨装置10的通常的单面研磨方法进行说明。研磨装置10具有：研磨头12，其经由垫板11把持半导体晶片1；及旋转平台14，其粘贴有研磨布13。另外，研磨头12具备旋转机构，使研磨头12旋转；及移动机构，使研磨头12移动至旋转平台14的内外。在该单面研磨装置10中，研磨头12一边把持半导体晶片1，一边对粘贴于旋转平台14的上表面的研磨布13推压半导体晶片1的被研磨面(即，与研磨头12相反的一侧的表面)，使研磨头12与旋转平台14一起旋转，由此使研磨头12与旋转平台14进行相对运动，一边从研磨液供给构件15供给研磨液16，一边仅对半导体晶片1的被研磨面进行化学机械研磨。
通过单面研磨，能够达到某种程度的高平坦度，但是无法得到完整的平坦面。尤其，目前在半导体晶片周缘部中的被称为“表面塌边”的研磨后的平坦度的恶化是不可避免的。因此，已经进行了为了防止研磨所造成的表面塌边并获得平坦度高的半导体晶片的尝试。
例如，在专利文献1中记载有一种半导体晶片的研磨方法，该方法将到研磨结束为止所需的研磨时间分割成至少2个阶段，并将休息时间设在该被分割的研磨与研磨之间，而对每一片半导体晶片进行多阶段的研磨。在该研磨方法中，将休息时间设在研磨与研磨之间，进行多阶段的研磨，以防止在研磨时间长期化时所产生的平坦度的恶化，由此能够抑制研磨面的表面塌边。
现有技术文献
专利文献
专利文献1：日本特开平成9-174394号公报
根据在专利文献1中所记载的研磨方法，能够比以往更高平坦度地对半导体晶片进行精研磨，但是在根据该方法研磨后的半导体晶片的平坦度方面，在微细化越来越进步的今天是不够充分的。进而，在对多片半导体晶片进行研磨后的各半导体晶片的平坦度存在大的偏差，也会导致产率降低。
发明内容
因此，本发明的目的在于提供一种能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差的单片式单面研磨方法及单片式单面研磨装置。
用于解决技术课题的方案
本发明人对解决上述技术问题的方法进行了深入研究。在此，通过经由垫板吸附于研磨头来把持半导体晶片，这一点如上所述。但是，垫板是通过粘接剂等粘接于研磨头，因此由于各部件的影响，在把持半导体晶片的垫板的把持面，不可避免地存在nm级的微小的凹凸。在研磨时，由于该凹凸而不均匀的压力施加于半导体晶片，因此存在于半导体晶片的把持面的微小的凹凸被转印至研磨后的半导体晶片，从而产生研磨余量形状的面内偏差。本发明人着眼于这成为平坦度的恶化、或平坦度的偏差的原因，尤其在晶片的外周部显著。因此，本发明人发现下述情况，从而完成本发明：使研磨头与半导体晶片的相对位置沿研磨头的旋转方向移动后，进行使研磨头把持半导体晶片的重新把持工序，由此能够使微小的凹凸的影响均衡，其结果，能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差。
即，本发明的主旨方案如下。
基于本发明的半导体晶片的单片式单面研磨方法的特征在于，包括：研磨工序，将研磨头所把持的半导体晶片推压至平台，并对所述半导体晶片进行研磨；及重新把持工序，将所述研磨头所把持的半导体晶片从所述平台输送至该平台外的托盘上，接着，使所述半导体晶片脱离所述研磨头，并将所述半导体晶片载置于所述托盘，使该载置的所述半导体晶片及所述研磨头的相对位置沿所述研磨头的旋转方向移动，然后由所述研磨头把持所述载置的半导体晶片，并且进行多次所述研磨工序，并在这些多次研磨工序之间的间隙，进行至少一次以上所述重新把持工序。
在此，在将所述多次设定成N次(其中，N设为2以上的整数)时，优选进行(N-1)次所述重新把持工序。
该情况下，优选将在所述重新把持工序中的所述旋转方向的移动设为(360/N)度。
此外，基于本发明的半导体晶片的单片式单面研磨装置的特征在于，具有：研磨头，把持半导体晶片，并具备旋转机构及移动机构；平台，粘贴有对所述半导体晶片进行研磨的研磨布；台架，具备载置所述半导体晶片的托盘；以及控制部，在所述研磨头把持载置于所述托盘的所述半导体晶片时，控制所述半导体晶片及所述研磨头在该研磨头的旋转方向上的相对位置。
该情况下，优选所述台架具备旋转构件。
发明效果
根据本发明，使研磨头与半导体晶片的相对位置沿研磨头的旋转方向移动后，进行使研磨头把持半导体晶片的重新把持，因此能够提供一种能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差的单片式单面研磨方法及单片式单面研磨装置。
附图说明
图1是说明以往的半导体晶片的单面研磨方法的示意图。
图2是说明根据本发明的一实施方式的单片式单面研磨方法的示意图，图2(A)是表示研磨工序的示意图，图2(B)是表示重新把持工序的示意图。
图3是表示在实施例1-1中的单面研磨后的硅晶片的形状轮廓的曲线图。
图4是表示在实施例1-2中的单面研磨后的硅晶片的形状轮廓的曲线图。
图5是表示在现有例1-1中的单面研磨后的硅晶片的形状轮廓的曲线图。
图6是表示在实施例2中的单面研磨前后的硅晶片的ESFQR变化量的曲线图。
图7是表示在实施例2中的单面研磨前后的硅晶片的ESFQR变化量的曲线图。
具体实施方式
以下，参考附图说明本发明的实施方式。图2是示意性地表示在使用根据本发明的单片式单面研磨装置的单片式单面研磨方法中的各工序的剖面构造的图，图2(A)是表示研磨工序的示意图，图2(B)是表示重新把持工序的示意图。另外，图2中为了方便说明，比实际的比率夸张地表示了半导体晶片及装置的构成要件的纵横的比率。此外，为了简化附图，示意性地仅表示结构的主要部分。
(单片式单面研磨装置)
图2(A)是根据本发明的一实施方式的半导体晶片的单片式单面研磨装置100的研磨工序中的示意图。该单片式单面研磨装置100具有：研磨头120，把持半导体晶片1，并具备旋转机构及移动机构；平台140，粘贴有对半导体晶片1进行研磨的研磨布130；以及台架180，具备载置半导体晶片1的托盘190。在此，单片式单面研磨装置100的特征在于，具有控制部170，该控制部170在研磨头120把持载置于托盘190的半导体晶片1时，控制半导体晶片1及研磨头120在研磨头120的旋转方向上的相对位置。通过具有该结构，能够进行后述的半导体晶片的单片式单面研磨方法。以下，对各结构的详细内容进行说明。
研磨头120通常是经由垫板110把持半导体晶片1。研磨头120与垫板110通过以往公知的粘接剂等相贴合。在把持半导体晶片1时，通常使用水等液体的表面张力或真空吸附，但是研磨头120能够通过任意的构件把持半导体晶片1及使其脱离。此外，该研磨头120具备能将研磨头120升降及输送至平台内外的移动机构，此外，具备能够使研磨头120旋转的旋转机构。
在平台140，粘贴有与从粗研磨至精研磨的所希望的研磨目的相对应的支数的研磨布130。此外，在对半导体晶片1进行研磨时，通常是通过马达等使平台140旋转。
另外，虽未图示，根据本实施方式的单片式单面研磨装置100也可具有利用图1已叙述的研磨液供给构件。通过使用该研磨液供给构件，能够对半导体晶片1进行化学机械研磨。当然，本实施方式中的研磨并不限定于化学机械研磨，即使是机械研磨，也可适用本发明。
在平台140的外侧，设置有用于临时载置半导体晶片1的托盘190。该托盘190通常设置于台架180上。该台架180也可具备旋转构件，该情况下，能够由控制部170控制旋转。作为具备旋转构件的台架180的一具体例，能够列举转台181。即，也可将托盘190设置于转台181上。以下，对使用不具备旋转构件的通常的台架的实施方式进行说明。
在此，对本实施方式的特征事项之一的控制部170进行说明。如上所述，控制部170在研磨头120把持载置于托盘190的半导体晶片1时，控制半导体晶片1及研磨头120在研磨头120的旋转方向上的相对位置。具体而言，能够如以下所示的方式控制该相对位置。即，如图2(A)所示，从研磨头120把持半导体晶片1的状态，一边把持半导体晶片1，一边将研磨头120输送至托盘190上。接着，使半导体晶片1脱离研磨头120，将半导体晶片1载置于托盘190。然后，使研磨头120旋转。该旋转本身能够使用马达等通常的构件，但重要的是，使旋转角度仅旋转所希望的角度，而移动半导体晶片1及研磨头120在研磨头120的旋转方向上的相对位置。
在以往的单面研磨装置中，在由研磨头把持半导体晶片时，未相对于设置于半导体晶片的凹口或定向平面进行在研磨头的旋转方向上的把持面的位置对准等，更未进行上述相对位置的控制。如上所述，在粘贴于研磨头的垫板的与半导体晶片的把持面上存在微小的凹凸，因此由于该凹凸的影响，在半导体晶片的研磨后的平坦度的提高或对多片半导体晶片进行研磨时的平坦度的偏差的改善上有局限。
根据本实施方式的单片式单面研磨装置100具有上述控制部170，因此能够进行将在后面叙述详细内容的半导体晶片的重新把持。通过该重新把持，能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差。
在此，根据本实施方式的单片式单面研磨装置100还优选具有能够检测出半导体晶片1及研磨头120在研磨头120的旋转方向上的相对位置的迁移率的检测部。作为这种检测部，能够将激光检测器等设置于研磨头120。除此以外，通过研磨头120的伺服马达的脉冲控制等，也能够检测出使研磨头旋转的角度。
另外，作为台架180使用具备旋转构件的转台181的情况下，在上述实施方式中只要使研磨头120及转台181中任一方或双方旋转即可。此外，与研磨头120同样地，能够通过伺服马达的脉冲控制等使转台181旋转，也能够检测出其旋转角度。
(单片式单面研磨方法)
接着，对根据本发明的一实施方式的半导体晶片的单片式单面研磨方法进行说明。
根据本发明的一实施方式的半导体晶片的单片式单面研磨方法，包括：研磨工序(图2(A))，将研磨头120所把持的半导体晶片1推压至平台140，并对半导体晶片1进行研磨；及重新把持工序(图2(B))，将研磨头120所把持的半导体晶片1从平台140输送至该平台外的托盘190上，接着，使半导体晶片1脱离研磨头120，并将半导体晶片1载置于托盘190，使该载置的半导体晶片1及研磨头120的相对位置沿研磨头120的旋转方向移动，然后，由研磨头120把持所述载置的半导体晶片1。本实施方式的特征在于，进行多次所述研磨工序，并在这些多次的研磨工序之间的间隙，进行至少一次以上所述重新把持工序。经过该工序，由此能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差。以下，对各工序进行说明。
本实施方式中，进行多次研磨工序(图2(A))，这是本实施方式的特征之一，但是进行多次的各研磨工序能够按照常规方法进行。如上所述，通常是，研磨头120一边把持半导体晶片1，一边对粘贴于平台140的上表面的研磨布130推压半导体晶片1的被研磨面(即，与研磨头120相反的一侧的表面)，使研磨头120与平台140一起旋转，由此使研磨头120与平台140进行相对运动，并一边从研磨液供给构件供给研磨液，一边仅对半导体晶片1的被研磨面进行化学机械研磨。然而，可仅使研磨头120旋转，也可仅使平台140旋转。此外，也可不供给研磨液而进行机械研磨。
此外，至于重新把持工序(图2(B))，由控制部170进行，研磨头120与半导体晶片1在研磨头的旋转方向上的相对位置的控制如同上述。即，暂时使半导体晶片1从研磨头120脱离至托盘190，并使半导体晶片1及研磨头120的相对位置沿研磨头120的旋转方向移动后，研磨头120再次把持半导体晶片，由此半导体晶片1被重新把持。
在此，重要的是，在本实施方式中，进行多次研磨工序(图2(A))，并在这些多次研磨工序之间的间隙，进行至少一次以上重新把持工序(图2(B))。即，在多次研磨工序之间的间隙，进行重新把持工序，由此能够使存在于研磨头120与半导体晶片1的把持面即垫板110的nm级的微小凹凸的影响均衡。其结果，能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差。
在此，在本实施方式中，在将上述多次设定成N次(其中，N设为2以上的整数)时，优选进行(N-1)次所述重新把持工序。即，优选在所进行多次的所有研磨工序的间隙进行重新把持工序。通过重新把持半导体晶片，能够使凹凸的影响均衡，能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差。重新把持次数越多，凹凸的影响越小，因此优选，但是若重新把持次数过多，则会导致生产效率降低，因此虽然不打算限定，但是能够将上限设为100次。另一方面，只要进行一次重新把持，就能够得到本发明的效果，因此重新把持次数的下限为一次。另外，为了更可靠地得到本发明的效果，并且提高生产效率，优选将重新把持次数设为1～10次，更优选为2～8次，最优选为3～6次。
此外，在本实施方式中，使半导体晶片1及研磨头120的相对位置沿研磨头120的旋转方向移动的旋转角度只要相对位置有变化即可，并无限定。然而，为了使半导体晶片1的把持面中的凹凸的影响均衡而进行抑制，优选以使其旋转至少2度以上的方式使相对位置移动，更优选以使其旋转5度以上的方式使相对位置移动。此外，为了使凹凸的影响最均衡而进行抑制，在将上述多次设定成N次时，最优选将使半导体晶片1及研磨头120的相对位置沿研磨头120的旋转方向移动的旋转角度设为(360/N)度。
在此，不依赖于本实施方式的特征即重新把持工序的实施，基于研磨的研磨余量与研磨时间成比例。进行N次研磨工序的总研磨时间T能够与所希望的余量相应地适当进行设定，各研磨工序的研磨时间为任意。但是，如上所述，在将旋转角度设为(360/N)度的情况下，为了使凹凸的影响均衡，优选将各研磨工序的研磨时间设定成相同(即，T/N)。
另外，本发明可应用于任意的半导体晶片，并没有意图进行任何限定，但是能够例示例如硅晶片、化合物半导体(GaAs、GaN、SiC)晶片，也可将本发明应用于在其表面具有外延层的半导体外延晶片。
在此，在本说明书所指的“相同”或“相等”并非指严格的数学意义上的相等，而是指包含以半导体晶片的制造工序中所产生的无法避免的误差为首的，在发挥本发明的作用效果的范围内所容许的误差，这是不言而喻的。例如，本发明包含约2％的误差。
以下，使用实施例，对本发明进行更详细的说明，但是本发明并不限定为以下实施例。例如，垫板110、研磨头120、研磨布130、平台140、台架180(转台181)以及托盘190可应用任意的构件。
[实施例1]
(实施例1-1)
准备直径300mm、厚度775μm的硅晶片，并将绒面革材料的研磨布设置于平台的表面，通过图2(A)、图2(B)所示的单片式单面研磨装置100进行了精研磨。此外，垫板110使用了绒面革材料的构件。在研磨与研磨之间每次进行了硅晶片的重新把持。研磨条件设定成如下。
·研磨压力：135g/cm2
·研磨工序次数：6次(重新把持工序次数：5次)
·总研磨时间：360秒
-在各研磨工序中的研磨时间：60秒
-重新把持时的旋转角度：60度
·研磨液：碱性研磨液(含有胶体二氧化硅)
经由以上的单面研磨，获得了实施例1-1所涉及的硅晶片。
(实施例1-2)
将在实施例1-1中的研磨工序次数、研磨时间以及旋转角度变更成下述表1中所记载的条件，除此以外，以与实施例1-1相同的方式获得了实施例1-2所涉及的硅晶片。
(现有例1-1)
将在实施例1-1中的研磨工序次数、重新把持工序次数、研磨时间以及旋转角度变更成下述表1中所记载的条件，除此以外，以与实施例1-1相同的方式获得了现有例1-1所涉及的硅晶片。即，在现有例1-1中未进行重新把持工序。
[表1]
Figure BDA0001387979000000101
(评价1：硅晶片的研磨后的形状)
使用平坦度测量装置(KLA-Tencor公司制：WaferSight)测量实施例1-1、实施例1-2以及现有例1-1所涉及的研磨后的硅晶片的形状。将结果分别示于图3～图5。图3～图5为将实施例1-1、实施例1-2以及现有例1-1的研磨后的硅晶片的形状轮廓在圆周方向划分成8个扇形(以45度为单位)的图。曲线图的横轴表示从晶片中心的径向的位置。即，晶片中心相当于0mm，晶片的外周端相当于150mm。此外，纵轴为晶片厚度的相对值，设成了任意单位(A.U.)，但是图中的纵向的箭头表示厚度范围的绝对值。
从图3～图5，得知相对于在现有例1-1中的周缘部的偏差为约150nm，在实施例1-1中能够将周缘部的偏差改善成20nm，在实施例1-2中能够将周缘部的偏差改善成50nm。
[实施例2]
(实施例2-1)
准备63片直径300mm、厚度775μm的硅晶片，并将绒面革材料的研磨布设置于平台的表面，通过图2(A)、图2(B)所示的单片式单面研磨装置100进行了精研磨。在研磨与研磨之间每次进行了硅晶片的重新把持。研磨条件设定成如下。
·研磨压力：135g/cm2
·研磨工序次数：6次(重新把持工序次数：5次)
·总研磨时间：360秒
-在各研磨工序中的研磨时间：60秒
-重新把持时的旋转角度：60度
·研磨液：碱性研磨液(含有胶体二氧化硅)
经过以上的单面研磨，获得了实施例2-1所涉及的硅晶片。
(实施例2-2)
将在实施例2-1中的研磨工序次数、研磨时间以及旋转角度变更成下述表2中所记载的条件，除此以外，以与实施例2-1相同的方式获得了实施例2-2所涉及的硅晶片。
(实施例2-3)
将在实施例2-1中的研磨工序次数、研磨时间以及旋转角度变更成下述表2中所记载的条件，除此以外，以与实施例2-1相同的方式获得了实施例2-3所涉及的硅晶片。
(实施例2-4)
将在实施例2-1中的研磨工序次数、研磨时间以及旋转角度变更成下述表2中所记载的条件，除此以外，以与实施例2-1相同的方式获得了实施例2-4所涉及的硅晶片。
(现有例2-1)
将在实施例2-1中的研磨工序次数、重新把持工序次数、研磨时间以及旋转角度变更成下述表1中所记载的条件，除此以外，以与实施例2-1相同的方式获得了现有例2-1所涉及的硅晶片。即，在现有例2-1中未进行重新把持工序。
[表2]
Figure BDA0001387979000000121
(评价2)
使用平坦度测量装置(KLA-Tencor公司制：WaferSight)测量了根据实施例2-1～实施例2-4以及现有例2-1所获得的各硅晶片的研磨前后的ESFQR(Edge flatness metric，Sector based，Front surface referenced，least sQuares fit reference plane，Rangeof the data within sector)。将实施例2-1、实施例2-2、实施例2-3以及现有例2-1中的ESFQR的研磨前后的变化量([研磨前的ESFQR]-[研磨后的ESFQR])示于图6。此外，将实施例2-1、实施例2-2、实施例2-3以及现有例2-1中的研磨前后的ESFQR的变化量的平均值及标准偏差示于表3。同样地，将实施例2-2及实施例2-4中的ESFQR的研磨前后的变化量示于图7，将其平均值及标准偏差一并示于表3。
另外，ESFQR是指由SEMI规格所规定的表示晶片的平坦度的指标，关于形成于晶片整周的周缘区域的扇形(从晶片的外周起30mm的范围内以圆周方向72等分)的各区域的晶片厚度，通过算出从根据最小二乘法所求得的基准面的最大位移量的绝对值的和而求出。另外，ESFQR的值越小，说明晶片的平坦度越良好。
[表3]
Figure BDA0001387979000000131
从图6及表3能够确认：与现有例2-1相比，在实施例2-1～实施例2-3，能够使研磨前后的ESFQR值的变化量的绝对值及偏差减小。此外，从图7及表3能够确认：在将研磨头及硅晶片的旋转角度设定成5度的实施例2-4中，与现有例2-1相比，也能够使研磨前后的ESFQR值的变化量的绝对值及偏差变小。但是，比较实施例2-2与实施例2-4能够确认：将旋转角度设定成(360/[研磨工序数])度，由此能够使ESFQR值的变化量的绝对值及偏差变得更小。此外，还能够确认：研磨工序次数及重新把持工序次数越多，可更可靠地获得本发明的效果。
产业上的可利用性
根据本发明，能够提供能够提高研磨后的半导体晶片的平坦度，并且抑制平坦度的偏差的单片式单面研磨方法及单片式单面研磨装置。
附图标记说明
10、100-单面研磨装置，11、110-垫板，12、120-研磨头，13、130-研磨布，14、140-平台，170-控制部，180-台架，181-转台，190-托盘。

Claims (3)

1.一种半导体晶片的单片式单面研磨方法，其特征在于，包括：
研磨工序，将研磨头所把持的半导体晶片推压至平台，并对所述半导体晶片进行研磨；及
重新把持工序，将所述研磨头所把持的所述半导体晶片从所述平台输送至该平台外的托盘上，接着，使所述半导体晶片脱离所述研磨头，并将所述半导体晶片载置于所述托盘，使该载置的所述半导体晶片及所述研磨头的相对位置沿所述研磨头的旋转方向移动，然后，由所述研磨头把持所述被载置的所述半导体晶片；
进行N次所述研磨工序，并在这些N次的研磨工序之间的间隙，进行（N-1）次所述重新把持工序，其中N设为2以上的整数，
将在所述重新把持工序中的所述旋转方向的移动设为（360/N）度。
2.一种用于权利要求1所述的半导体晶片的单片式单面研磨方法的半导体晶片的单片式单面研磨装置，其特征在于，具有：
所述研磨头，把持所述半导体晶片，并具备旋转机构及移动机构；
所述平台，粘贴有对所述半导体晶片进行研磨的研磨布；
台架，具备载置所述半导体晶片的所述托盘；以及
控制部，在所述研磨头把持载置于所述托盘的所述半导体晶片时，控制所述半导体晶片及所述研磨头在该研磨头的旋转方向上的相对位置，
所述控制部为，在分开进行N次所述半导体晶片的研磨的情况下的该N次的研磨间隙，使所述半导体晶片及所述研磨头的至少某一方旋转而进行（N-1）次所述旋转方向中的相对位置的移动，并且将所述旋转方向的移动设为（360/N）度，其中N设为2以上的整数。
3.根据权利要求2所述的单片式单面研磨装置，其中，
所述台架具备旋转构件。
CN201580076898.3A 2015-02-25 2015-10-06 半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置 Active CN107431006B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-035650 2015-02-25
JP2015035650A JP6421640B2 (ja) 2015-02-25 2015-02-25 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置
PCT/JP2015/005085 WO2016135787A1 (ja) 2015-02-25 2015-10-06 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Publications (2)

Publication Number Publication Date
CN107431006A CN107431006A (zh) 2017-12-01
CN107431006B true CN107431006B (zh) 2020-10-09

Family

ID=56788064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580076898.3A Active CN107431006B (zh) 2015-02-25 2015-10-06 半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置

Country Status (7)

Country Link
US (1) US10391607B2 (zh)
JP (1) JP6421640B2 (zh)
KR (2) KR20160103912A (zh)
CN (1) CN107431006B (zh)
DE (1) DE112015006224B4 (zh)
TW (1) TWI608897B (zh)
WO (1) WO2016135787A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418174B2 (ja) * 2016-02-03 2018-11-07 株式会社Sumco シリコンウェーハの片面研磨方法
KR101952403B1 (ko) * 2016-11-16 2019-02-26 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 연마 벨트 조립체
KR101970620B1 (ko) * 2017-03-20 2019-08-13 주식회사 케이씨텍 기판 처리 장치
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
CN115338694B (zh) * 2022-07-01 2024-02-02 金华博蓝特新材料有限公司 一种双面抛光晶片的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437762A (zh) * 2000-04-24 2003-08-20 三菱住友硅晶株式会社 半导体晶片的制造方法
JP2008149408A (ja) * 2006-12-18 2008-07-03 Fujitsu Ltd ラッピング装置
CN202053163U (zh) * 2011-03-03 2011-11-30 中芯国际集成电路制造(上海)有限公司 研磨头
CN103846781A (zh) * 2012-12-04 2014-06-11 不二越机械工业株式会社 晶圆研磨设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288620A (ja) 1987-05-22 1988-11-25 Kobe Steel Ltd アルミニウムの電解複合超鏡面加工方法
JP3795947B2 (ja) 1995-12-27 2006-07-12 コマツ電子金属株式会社 半導体ウェハの研磨方法
JP3580936B2 (ja) * 1996-02-26 2004-10-27 株式会社荏原製作所 ポリッシング装置のプッシャー及びポリッシング装置
EP0911114B1 (en) * 1997-10-20 2007-08-01 Ebara Corporation Polishing apparatus
JP2000077369A (ja) 1998-09-01 2000-03-14 Mitsubishi Materials Corp 半導体ウェーハの研磨装置および記録媒体
JP3978780B2 (ja) 2002-08-09 2007-09-19 信越半導体株式会社 ウエーハの研磨方法及び装置
US7044832B2 (en) * 2003-11-17 2006-05-16 Applied Materials Load cup for chemical mechanical polishing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437762A (zh) * 2000-04-24 2003-08-20 三菱住友硅晶株式会社 半导体晶片的制造方法
JP2008149408A (ja) * 2006-12-18 2008-07-03 Fujitsu Ltd ラッピング装置
CN202053163U (zh) * 2011-03-03 2011-11-30 中芯国际集成电路制造(上海)有限公司 研磨头
CN103846781A (zh) * 2012-12-04 2014-06-11 不二越机械工业株式会社 晶圆研磨设备

Also Published As

Publication number Publication date
CN107431006A (zh) 2017-12-01
DE112015006224T5 (de) 2017-11-02
US20180036864A1 (en) 2018-02-08
KR20160103912A (ko) 2016-09-02
US10391607B2 (en) 2019-08-27
TW201634180A (zh) 2016-10-01
TWI608897B (zh) 2017-12-21
WO2016135787A1 (ja) 2016-09-01
JP6421640B2 (ja) 2018-11-14
JP2016157866A (ja) 2016-09-01
KR102041240B1 (ko) 2019-11-06
DE112015006224B4 (de) 2022-10-20
KR20170061653A (ko) 2017-06-05

Similar Documents

Publication Publication Date Title
CN107431006B (zh) 半导体晶片的单片式单面研磨方法及半导体晶片的单片式单面研磨装置
US9293318B2 (en) Semiconductor wafer manufacturing method
US9333618B2 (en) Method for adjusting height position of polishing head and method for polishing workpiece
JP5847789B2 (ja) 両面研磨装置用キャリアの製造方法およびウエーハの両面研磨方法
CN110193776B (zh) 晶圆抛光的抛光压力控制方法、装置和设备
EP2762272B1 (en) Wafer polishing apparatus and method
KR20130005267A (ko) 연마 헤드 및 연마 장치
US20130059503A1 (en) Method of and apparatus for cmp pad conditioning
KR102115010B1 (ko) 화학적 기계적 연마층 사전 텍스쳐링 방법
WO2014147969A1 (ja) テンプレートアセンブリ及びテンプレートアセンブリの製造方法
TWI523096B (zh) 晶圓硏磨機台及晶圓硏磨方法
KR20160008550A (ko) 워크의 연마장치
JP6575463B2 (ja) ウェーハの研磨方法
WO2021251032A1 (ja) ウェーハ外周部の研磨装置
US20080299882A1 (en) Retainer-ring of cmp (chemical mechanical polishing) machine
JP6939752B2 (ja) シリコンウェーハのヘリカル面取り加工方法
CN108807138A (zh) 硅晶圆及其制造方法
US20140174655A1 (en) Polishing tool with diaphram for uniform polishing of a wafer
JP7046495B2 (ja) 保持具及び保持具の製造方法
JP2006175534A (ja) 研磨方法及び研磨装置
JP2016134488A (ja) 研磨装置および半導体ウェハの研磨方法
KR101285953B1 (ko) 웨이퍼 연마장비
KR20110113815A (ko) 웨이퍼의 연마장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant