JPH07201789A - 化合物半導体ウェハの両面ラッピング方法 - Google Patents
化合物半導体ウェハの両面ラッピング方法Info
- Publication number
- JPH07201789A JPH07201789A JP33534793A JP33534793A JPH07201789A JP H07201789 A JPH07201789 A JP H07201789A JP 33534793 A JP33534793 A JP 33534793A JP 33534793 A JP33534793 A JP 33534793A JP H07201789 A JPH07201789 A JP H07201789A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- surface plate
- carrier
- double
- sided lapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】両面ラッピング方法に片面ラッピングの技法を
とり入れることによって、そりの小さい量産に適した両
面ラッピング法を得る。 【構成】相対運動がゼロであれば、研磨材に転がりはな
く、ラッピングが生じない。そのために、まず、上定盤
１の回転方向とキャリア４の公転方向とを異ならせて、
上定盤１側にあるウェハ３の片面のみをラッピングす
る。この間、下定盤２はキャリア４の公転数と同じ回転
数かつ同じ方向として、下定盤２側にあるウェハ３の反
対面をラッピングしないようにする。ウェハ３の片面を
ラッピングした後、今度はその関係を逆にして、下定盤
２の回転方向とキャリア４の公転方向とを異ならせて、
下定盤２側にあるウェハ３の反対面のみをラッピングす
る。この間、上定盤１はキャリア４の公転数と同じ回転
数かつ同じ方向として、既にラッピング済のウェハ片面
をラッピングしないようにする。
とり入れることによって、そりの小さい量産に適した両
面ラッピング法を得る。 【構成】相対運動がゼロであれば、研磨材に転がりはな
く、ラッピングが生じない。そのために、まず、上定盤
１の回転方向とキャリア４の公転方向とを異ならせて、
上定盤１側にあるウェハ３の片面のみをラッピングす
る。この間、下定盤２はキャリア４の公転数と同じ回転
数かつ同じ方向として、下定盤２側にあるウェハ３の反
対面をラッピングしないようにする。ウェハ３の片面を
ラッピングした後、今度はその関係を逆にして、下定盤
２の回転方向とキャリア４の公転方向とを異ならせて、
下定盤２側にあるウェハ３の反対面のみをラッピングす
る。この間、上定盤１はキャリア４の公転数と同じ回転
数かつ同じ方向として、既にラッピング済のウェハ片面
をラッピングしないようにする。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体ウェハの両
面ラッピング方法に係り、特に一連のラッピング加工中
に片面ずつ交互にラッピングを行うものに関する。
面ラッピング方法に係り、特に一連のラッピング加工中
に片面ずつ交互にラッピングを行うものに関する。
【０００２】
【従来の技術】化合物半導体はその特長を生かして受発
光素子、高速・高周波素子等のデバイスに用いられる
が、そのデバイスには平坦性の高いウェハが使われる。
光素子、高速・高周波素子等のデバイスに用いられる
が、そのデバイスには平坦性の高いウェハが使われる。
【０００３】ウェハの製造工程としては、単結晶成長、
スライス、面取りを経て円形ウェハ状態とした後、スラ
イス歪の除去、厚さの均一化を目的とした両面ラッピン
グ、ラップ歪除去を目的としたエッチング、研磨プレー
トへのウェハ貼付、鏡面仕上げを目的とした（片面）ポ
リシングを経て鏡面ウェハが製造される。
スライス、面取りを経て円形ウェハ状態とした後、スラ
イス歪の除去、厚さの均一化を目的とした両面ラッピン
グ、ラップ歪除去を目的としたエッチング、研磨プレー
トへのウェハ貼付、鏡面仕上げを目的とした（片面）ポ
リシングを経て鏡面ウェハが製造される。
【０００４】このように製造されるウェハのうち、特に
高速素子としてのＩＣ・ＬＳＩ用ウェハには高い平坦度
が要求されている。平坦度で重要な仕様には、裏面を全
面真空吸着して厚みばらつきを測定するＴＴＶ(Total T
hickness Variation) 、ＬＶＴ(Local Thickness Varia
tion) 、裏面を吸着しない状態での表面の変形量を測定
するそり等がある。
高速素子としてのＩＣ・ＬＳＩ用ウェハには高い平坦度
が要求されている。平坦度で重要な仕様には、裏面を全
面真空吸着して厚みばらつきを測定するＴＴＶ(Total T
hickness Variation) 、ＬＶＴ(Local Thickness Varia
tion) 、裏面を吸着しない状態での表面の変形量を測定
するそり等がある。
【０００５】
【発明が解決しようとする課題】先に述べた平坦度のう
ち、ＴＴＶ、ＬＴＶについては両面ラッピング、貼付、
ポリシングの技術向上により高いレベルが得られる様に
なっているが、そりについては依然、ウェハ寸法精度向
上の隘路として残っていた。主因は両面ラッピングによ
る。
ち、ＴＴＶ、ＬＴＶについては両面ラッピング、貼付、
ポリシングの技術向上により高いレベルが得られる様に
なっているが、そりについては依然、ウェハ寸法精度向
上の隘路として残っていた。主因は両面ラッピングによ
る。
【０００６】両面ラッピング加工方法を図２に示す。上
下定盤１、２の間にウェハ３を保持するキャリア４が挟
まれている。上下定盤１、２は互いに逆回転し、キャリ
ア４は太陽ギア５とインターナルギア６との回転数の違
いにより自公転を行う。研磨材は上定盤１に設けた研磨
材供給口７から供給される。
下定盤１、２の間にウェハ３を保持するキャリア４が挟
まれている。上下定盤１、２は互いに逆回転し、キャリ
ア４は太陽ギア５とインターナルギア６との回転数の違
いにより自公転を行う。研磨材は上定盤１に設けた研磨
材供給口７から供給される。
【０００７】通常、各部の回転方向及び回転速度は、上
定盤１が反時計方向で１０rpm 、下定盤２が時計方向で
３０rpm 、キャリア４の公転は時計方向で１０rpm とな
っている。したがって、ウェハ上下面に対する上下定盤
１、２の相対速度は２０rpmと同じで、ウェハ上下面の
ラッピング量はほぼ同じとなる。
定盤１が反時計方向で１０rpm 、下定盤２が時計方向で
３０rpm 、キャリア４の公転は時計方向で１０rpm とな
っている。したがって、ウェハ上下面に対する上下定盤
１、２の相対速度は２０rpmと同じで、ウェハ上下面の
ラッピング量はほぼ同じとなる。
【０００８】したがって、研磨材を上下定盤１、２とウ
ェハ３の間に入れ、両者に圧力を加えながら相対運動さ
せると、研磨材の転がりでウェハの両面が同時にラッピ
ングされる。
ェハ３の間に入れ、両者に圧力を加えながら相対運動さ
せると、研磨材の転がりでウェハの両面が同時にラッピ
ングされる。
【０００９】ところで、化合物半導体ウェハの場合、Ｓ
ｉと機械的特性がかなり相違しているため加工によりそ
りが発生する。その理由は次の通りである。
ｉと機械的特性がかなり相違しているため加工によりそ
りが発生する。その理由は次の通りである。
【００１０】化合物半導体は、その名の通り２つ以上の
元素から構成されており、結晶が異方性をもっている。
このため、スライス等で加工歪が形成されると、図３に
示すように、ウェハ８に面方位により方向の異なるくら
型のそりが発生する（ａ）。このそりは、両面ラッピン
グ工程を通ると増大する。つまり、そりの発生したウェ
ハ８はラッピング初期で上下定盤９、１０により押えつ
けられ、見掛け上そりは矯正される（ｂ）。
元素から構成されており、結晶が異方性をもっている。
このため、スライス等で加工歪が形成されると、図３に
示すように、ウェハ８に面方位により方向の異なるくら
型のそりが発生する（ａ）。このそりは、両面ラッピン
グ工程を通ると増大する。つまり、そりの発生したウェ
ハ８はラッピング初期で上下定盤９、１０により押えつ
けられ、見掛け上そりは矯正される（ｂ）。
【００１１】しかし、実際はウェハ面内の圧力分布がウ
ェハ中央と周囲では異なる。したがって、ラッピングに
よる加工量がウェハ上面側では中央が多く、下面側では
ウェハ周辺部が多くなる（ｃ）。このためラッピング
後、ウェハ表面の結晶格子面に対する変形（そり）が生
じることになる（ｄ）。図３（ｄ）では上に凸のそりが
発生している場合を示しているが、前述した様に結晶異
方性があるため９０°回転した方向では上に凹のそりが
発生していることになる。この様に両面ラッピング後に
は、くら型のそりが発生することになる。なお、その後
のエッチングによって、そりの方向は反対になる
（ｅ）。
ェハ中央と周囲では異なる。したがって、ラッピングに
よる加工量がウェハ上面側では中央が多く、下面側では
ウェハ周辺部が多くなる（ｃ）。このためラッピング
後、ウェハ表面の結晶格子面に対する変形（そり）が生
じることになる（ｄ）。図３（ｄ）では上に凸のそりが
発生している場合を示しているが、前述した様に結晶異
方性があるため９０°回転した方向では上に凹のそりが
発生していることになる。この様に両面ラッピング後に
は、くら型のそりが発生することになる。なお、その後
のエッチングによって、そりの方向は反対になる
（ｅ）。
【００１２】そりの発生を抑えるという目的のみであれ
ば、片面ラッピングの方が好ましい。これは図４に示す
様に、スライス後のウェハ８の片面を研磨プレート１１
にワックス１３で固定し（ａ、ｂ）、片面のみを定盤１
２でラッピングする方法である（ｃ）。
ば、片面ラッピングの方が好ましい。これは図４に示す
様に、スライス後のウェハ８の片面を研磨プレート１１
にワックス１３で固定し（ａ、ｂ）、片面のみを定盤１
２でラッピングする方法である（ｃ）。
【００１３】片面が固定されているため、他方の加工面
を、そりを発生させることなく均一に加工することがで
き（ｄ）、加工歪を取り除くその後の片面エッチングに
より平坦になる（ｅ）。
を、そりを発生させることなく均一に加工することがで
き（ｄ）、加工歪を取り除くその後の片面エッチングに
より平坦になる（ｅ）。
【００１４】しかし片面ラッピングでは、片面ずつの加
工となるため工程が増えるという欠点がある。また、そ
りは抑えられるものの、ワックス厚不均一等の原因によ
るＴＴＶ、ＬＴＶの悪化があり、量産には向かない。
工となるため工程が増えるという欠点がある。また、そ
りは抑えられるものの、ワックス厚不均一等の原因によ
るＴＴＶ、ＬＴＶの悪化があり、量産には向かない。
【００１５】本発明の目的は、量産に適した両面ラッピ
ング方法に片面ラッピングの技法をとり込むことによっ
て、前記した従来技術の欠点を解消し、両面ラッピング
でありながらそりの小さな化合物半導体ウェハの両面ラ
ッピング方法を提供することにある。
ング方法に片面ラッピングの技法をとり込むことによっ
て、前記した従来技術の欠点を解消し、両面ラッピング
でありながらそりの小さな化合物半導体ウェハの両面ラ
ッピング方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、上下定盤の間
でウェハを相対運動させながらウェハ表面を加工する化
合物半導体ウェハの両面ラッピング方法において、ま
ず、一方の定盤とウェハ間に相対速度を形成し、他方の
定盤との間では相対速度が形成されないようにしてウェ
ハの片面のみをラッピングし、次に、他方の定盤とウェ
ハ間に相対速度を形成し、一方の定盤とウェハ間では相
対速度が形成されないようにしてウェハの反対面のみを
ラッピングするようにしたものである。
でウェハを相対運動させながらウェハ表面を加工する化
合物半導体ウェハの両面ラッピング方法において、ま
ず、一方の定盤とウェハ間に相対速度を形成し、他方の
定盤との間では相対速度が形成されないようにしてウェ
ハの片面のみをラッピングし、次に、他方の定盤とウェ
ハ間に相対速度を形成し、一方の定盤とウェハ間では相
対速度が形成されないようにしてウェハの反対面のみを
ラッピングするようにしたものである。
【００１７】また、本発明は、回転する上下定盤の間を
自転しながら公転するキャリアにウェハを保持して、上
下定盤とキャリアとに圧力を加えながら相対運動させ、
研磨材の転がりでウェハ表面を加工する化合物半導体ウ
ェハの両面ラッピング方法において、まず、上・下定盤
のいずれか一方の定盤と公転するキャリアとの間に相対
速度を形成するが、他方の定盤と公転キャリアとの間に
は相対速度を形成しないようにしてウェハの片面のみを
所定量ラッピングする。次に、他方の定盤と公転キャリ
アとの間に相対速度を形成するが、一方の定盤と公転キ
ャリアとの間には相対速度を形成しないようにして上記
ウェハの反対面のみを所定量ラッピングするようにした
ものである。
自転しながら公転するキャリアにウェハを保持して、上
下定盤とキャリアとに圧力を加えながら相対運動させ、
研磨材の転がりでウェハ表面を加工する化合物半導体ウ
ェハの両面ラッピング方法において、まず、上・下定盤
のいずれか一方の定盤と公転するキャリアとの間に相対
速度を形成するが、他方の定盤と公転キャリアとの間に
は相対速度を形成しないようにしてウェハの片面のみを
所定量ラッピングする。次に、他方の定盤と公転キャリ
アとの間に相対速度を形成するが、一方の定盤と公転キ
ャリアとの間には相対速度を形成しないようにして上記
ウェハの反対面のみを所定量ラッピングするようにした
ものである。
【００１８】これらの発明でラッピング対象となる化合
物半導体ウェハの代表的なものにＧａＡｓウェハがある
が、同じく結晶の異方性があるＩｎＰウェハ等にも適用
できる。
物半導体ウェハの代表的なものにＧａＡｓウェハがある
が、同じく結晶の異方性があるＩｎＰウェハ等にも適用
できる。
【００１９】
【作用】本発明は、両面ラッピング方法でありながら、
一連のラッピング加工中、片面ずつ交互にラッピングを
行うことによって、そりの発生を大きく抑えている。
一連のラッピング加工中、片面ずつ交互にラッピングを
行うことによって、そりの発生を大きく抑えている。
【００２０】上下定盤とキャリアとに圧力を加えながら
相対運動させ、研磨材の転がりでウェハ表面を仕上げる
化合物半導体ウェハの両面ラッピング方法にあっては、
相対運動がゼロであれば、研磨材に転がりはなく、ラッ
ピングが生じない。
相対運動させ、研磨材の転がりでウェハ表面を仕上げる
化合物半導体ウェハの両面ラッピング方法にあっては、
相対運動がゼロであれば、研磨材に転がりはなく、ラッ
ピングが生じない。
【００２１】本発明はこの原理に着目し、まず、上・下
定盤の一方の定盤と公転するキャリア間に相対速度が形
成されるようにして、この一方の定盤側にあるウェハの
片面のみをラッピングする。この間、他方の定盤と公転
キャリア間の相対速度はほぼゼロとし、この他方の定盤
側にあるウェハの反対面をラッピングしないようにす
る。
定盤の一方の定盤と公転するキャリア間に相対速度が形
成されるようにして、この一方の定盤側にあるウェハの
片面のみをラッピングする。この間、他方の定盤と公転
キャリア間の相対速度はほぼゼロとし、この他方の定盤
側にあるウェハの反対面をラッピングしないようにす
る。
【００２２】ウェハの反対面をラッピングした後、今度
はその関係を逆にして、他方の定盤と公転キャリア間に
相対速度が形成されるようにして、この他方の定盤側に
あるウェハの反対面のみをラッピングする。この間、一
方の定盤と公転キャリア間の相対速度はほぼゼロとし、
この一方の定盤側にあるウェハの片面をラッピングしな
いようにする。
はその関係を逆にして、他方の定盤と公転キャリア間に
相対速度が形成されるようにして、この他方の定盤側に
あるウェハの反対面のみをラッピングする。この間、一
方の定盤と公転キャリア間の相対速度はほぼゼロとし、
この一方の定盤側にあるウェハの片面をラッピングしな
いようにする。
【００２３】これにより両面ラッピングでありながら、
片面がラッピングされているとき反対面は固定されてい
るため、両面ともそりを発生させることなく均一に加工
されることになる。
片面がラッピングされているとき反対面は固定されてい
るため、両面ともそりを発生させることなく均一に加工
されることになる。
【００２４】また、固定用のワックスを用いて両面を全
く関連なくラッピングする片面ラッピング方法と異な
り、一連のラッピング加工中に両面が交互にラッピング
されるため、加工工程が増えたり、ワックス厚不均一等
によるＴＴＶ、ＬＴＶの悪化が生じたりすることもな
く、量産にも適する。
く関連なくラッピングする片面ラッピング方法と異な
り、一連のラッピング加工中に両面が交互にラッピング
されるため、加工工程が増えたり、ワックス厚不均一等
によるＴＴＶ、ＬＴＶの悪化が生じたりすることもな
く、量産にも適する。
【００２５】
【実施例】以下、本発明の半導体ウェハの両面ラッピン
グ方法を、化合物半導体ウェハに適用した実施例につい
て説明する。
グ方法を、化合物半導体ウェハに適用した実施例につい
て説明する。
【００２６】両面ラッピング装置は、基本的には従来例
で説明した図２と同じ構成のものを使用した。キャリア
サイズは９Ｂであり、これでφ３″ＧａＡｓウェハ２０
枚をラッピングした。既述したように、本装置は通常、
上定盤１が１０rpm （反時計方向）、下定盤２が３０rp
m （時計方向）、キャリア４の公転が１０rpm （時計方
向）に設定されて使われる。しかし、本実施例では、こ
の通常の設定とは異なる使い方を、一連のラッピング加
工中に行なう。
で説明した図２と同じ構成のものを使用した。キャリア
サイズは９Ｂであり、これでφ３″ＧａＡｓウェハ２０
枚をラッピングした。既述したように、本装置は通常、
上定盤１が１０rpm （反時計方向）、下定盤２が３０rp
m （時計方向）、キャリア４の公転が１０rpm （時計方
向）に設定されて使われる。しかし、本実施例では、こ
の通常の設定とは異なる使い方を、一連のラッピング加
工中に行なう。
【００２７】まず、図１（ａ）に示すように、上定盤１
とキャリア４の設定は従来例と同じで、下定盤２の回転
速度を異ならせる。すなわち、上定盤１が１０rpm （反
時計方向で）、キャリア４の公転が１０rpm （時計方
向）である点は変らないが、下定盤２を３０rpm から１
０rpm に減速変更している。これによりウェハ３の上面
に対する上定盤１の相対速度は通常と同じ２０rpm とな
るが、ウェハ３の下面については下定盤２の相対速度が
ゼロとなる。この設定でウェハ３の上面のみを２５μm
ラッピングした。この間、下面はほとんどラッピングさ
れなかった。
とキャリア４の設定は従来例と同じで、下定盤２の回転
速度を異ならせる。すなわち、上定盤１が１０rpm （反
時計方向で）、キャリア４の公転が１０rpm （時計方
向）である点は変らないが、下定盤２を３０rpm から１
０rpm に減速変更している。これによりウェハ３の上面
に対する上定盤１の相対速度は通常と同じ２０rpm とな
るが、ウェハ３の下面については下定盤２の相対速度が
ゼロとなる。この設定でウェハ３の上面のみを２５μm
ラッピングした。この間、下面はほとんどラッピングさ
れなかった。
【００２８】次に、図１（ｂ）に示すように、上下定盤
１、２については回転数、回転方向ともそのままとする
が、キャリア４については公転方向を切り替えた。すな
わち、公転数は１０rpm のままであるが、反時計方向に
逆転した。これによりウェハ下面に対する下定盤２の相
対速度は通常と同じ２０rpm となるが、ウェハ３の上面
については上定盤１の相対速度がゼロとなる。この設定
で下面のみを２５μmラッピングした。この間、上面は
ほとんどラッピングされなかった。このキャリア公転方
向の切り替えと下面ラッピングは、上面ラッピング後に
連続して行なった。
１、２については回転数、回転方向ともそのままとする
が、キャリア４については公転方向を切り替えた。すな
わち、公転数は１０rpm のままであるが、反時計方向に
逆転した。これによりウェハ下面に対する下定盤２の相
対速度は通常と同じ２０rpm となるが、ウェハ３の上面
については上定盤１の相対速度がゼロとなる。この設定
で下面のみを２５μmラッピングした。この間、上面は
ほとんどラッピングされなかった。このキャリア公転方
向の切り替えと下面ラッピングは、上面ラッピング後に
連続して行なった。
【００２９】さて、上下面合計で５０μm ラッピングし
た後、加工歪を取り除くエッチングをし、そりを測定し
たところ、従来、平均８μm あったものが、平均で４μ
m と抑えることができた。このように本実施例を適用す
ることによって、そりのない寸法精度のきわめて高いＧ
ａＡｓウェハを得ることができた。
た後、加工歪を取り除くエッチングをし、そりを測定し
たところ、従来、平均８μm あったものが、平均で４μ
m と抑えることができた。このように本実施例を適用す
ることによって、そりのない寸法精度のきわめて高いＧ
ａＡｓウェハを得ることができた。
【００３０】なお、上述した実施例では、キャリア公転
の向きを逆にするだけで反対面のラッピングができるの
でモータ等の回転制御が極めて容易となるが、キャリア
公転の向きは変えず上下定盤の向きを同時に逆にするこ
とによっても、あるいはキャリア公転といずれか一方の
定盤の向きを変えてやることによっても、さらには向き
ではなく各定盤あるいはキャリアの回転数を変えること
によっても反対面のラッピングをすることが可能であ
り、いずれのやり方を採用するかは任意である。
の向きを逆にするだけで反対面のラッピングができるの
でモータ等の回転制御が極めて容易となるが、キャリア
公転の向きは変えず上下定盤の向きを同時に逆にするこ
とによっても、あるいはキャリア公転といずれか一方の
定盤の向きを変えてやることによっても、さらには向き
ではなく各定盤あるいはキャリアの回転数を変えること
によっても反対面のラッピングをすることが可能であ
り、いずれのやり方を採用するかは任意である。
【００３１】
(1) 請求項１に記載の発明によれば、両面ラッピング法
に片面ラッピングの技法をとり込んだので、両面ラッピ
ング後のウェハのそりを大幅に低減できる。また、一連
のラッピング加工中に行なうため片面づつ不連続でラッ
ピングする場合に比して量産に適する。さらに、ワック
スを使わないのでワックス厚不均一等に起因するＴＴ
Ｖ、ＬＴＶの悪化がなく寸法精度の高いウェハが得られ
る。
に片面ラッピングの技法をとり込んだので、両面ラッピ
ング後のウェハのそりを大幅に低減できる。また、一連
のラッピング加工中に行なうため片面づつ不連続でラッ
ピングする場合に比して量産に適する。さらに、ワック
スを使わないのでワックス厚不均一等に起因するＴＴ
Ｖ、ＬＴＶの悪化がなく寸法精度の高いウェハが得られ
る。
【００３２】(2) 請求項２に記載の発明によれば、既存
設備がそのまま使えるので、両面ラッピング方法の価値
を高めることができる。
設備がそのまま使えるので、両面ラッピング方法の価値
を高めることができる。
【００３３】(3) 請求項３に記載の発明によれば、特に
ＧａＡｓに適用したので、そりをほぼ半分に抑えること
ができる。
ＧａＡｓに適用したので、そりをほぼ半分に抑えること
ができる。
【図１】本発明の化合物半導体ウェハの両面ラッピング
方法を説明する概念図。
方法を説明する概念図。
【図２】従来の両面ラッピング方法を説明する斜視図、
断面図、概念図。
断面図、概念図。
【図３】両面ラッピングにおけるそり発生機構を説明す
る工程図。
る工程図。
【図４】片面ラッピングにおけるそり発生抑止機構を説
明する工程図。
明する工程図。
１ 上定盤 ２ 下定盤 ３ ウェハ ４ キャリア
Claims (3)
- 【請求項１】上下定盤の間でウェハを相対運動させなが
らウェハ表面を加工する化合物半導体ウェハの両面ラッ
ピング方法において、まず、一方の定盤とウェハ間に相
対速度を形成し、他方の定盤との間では相対速度が形成
されないようにしてウェハの片面のみをラッピングし、
次に、他方の定盤とウェハ間に相対速度を形成し、一方
の定盤とウェハ間では相対速度が形成されないようにし
てウェハの反対面のみをラッピングするようにしたこと
を特徴とする化合物半導体ウェハの両面ラッピング方
法。 - 【請求項２】回転する上下定盤の間を自転しながら公転
するキャリアにウェハを保持して、上下定盤とキャリア
とに圧力を加えながら相対運動させ、研磨材の転がりで
ウェハ表面を加工する化合物半導体ウェハの両面ラッピ
ング方法において、まず、上・下定盤のいずれか一方の
定盤と公転するキャリアとの間に相対速度を形成する
が、他方の定盤と公転キャリアとの間には相対速度を形
成しないようにしてウェハの片面のみを所定量ラッピン
グし、次に、他方の定盤と公転キャリアとの間に相対速
度を形成するが、一方の定盤と公転キャリアとの間には
相対速度を形成しないようにして上記ウェハの反対面の
みを所定量ラッピングするようにしたことを特徴とする
化合物半導体ウェハの両面ラッピング方法。 - 【請求項３】上記化合物半導体ウェハがＧａＡｓウェハ
である請求項１または２に記載の化合物半導体ウェハの
両面ラッピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33534793A JPH07201789A (ja) | 1993-12-28 | 1993-12-28 | 化合物半導体ウェハの両面ラッピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33534793A JPH07201789A (ja) | 1993-12-28 | 1993-12-28 | 化合物半導体ウェハの両面ラッピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201789A true JPH07201789A (ja) | 1995-08-04 |
Family
ID=18287513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33534793A Pending JPH07201789A (ja) | 1993-12-28 | 1993-12-28 | 化合物半導体ウェハの両面ラッピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201789A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182135A (ja) * | 2008-01-30 | 2009-08-13 | Sumitomo Electric Ind Ltd | 化合物半導体基板の製造方法および化合物半導体基板 |
| JP2011062774A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Epson Corp | 定盤セット、研磨装置および研磨方法 |
| WO2013121718A1 (ja) * | 2012-02-15 | 2013-08-22 | 信越半導体株式会社 | ウェーハの両面研磨方法 |
| CN113199392A (zh) * | 2021-04-12 | 2021-08-03 | 中环领先半导体材料有限公司 | 一种提升8寸磨片参数的加工工艺 |
| CN116175397A (zh) * | 2022-12-13 | 2023-05-30 | 西安奕斯伟材料科技有限公司 | 一种用于研磨硅片的设备和方法 |
-
1993
- 1993-12-28 JP JP33534793A patent/JPH07201789A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182135A (ja) * | 2008-01-30 | 2009-08-13 | Sumitomo Electric Ind Ltd | 化合物半導体基板の製造方法および化合物半導体基板 |
| JP2011062774A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Epson Corp | 定盤セット、研磨装置および研磨方法 |
| WO2013121718A1 (ja) * | 2012-02-15 | 2013-08-22 | 信越半導体株式会社 | ウェーハの両面研磨方法 |
| JP2013188860A (ja) * | 2012-02-15 | 2013-09-26 | Shin Etsu Handotai Co Ltd | ウェーハの両面研磨方法 |
| US9266215B2 (en) | 2012-02-15 | 2016-02-23 | Shin-Etsu Handotai Co., Ltd. | Method of double-side polishing wafer |
| DE112013000613B4 (de) | 2012-02-15 | 2024-01-11 | Shin-Etsu Handotai Co., Ltd. | Verfahren zum doppelseitigen Polieren eines Wafers |
| CN113199392A (zh) * | 2021-04-12 | 2021-08-03 | 中环领先半导体材料有限公司 | 一种提升8寸磨片参数的加工工艺 |
| CN116175397A (zh) * | 2022-12-13 | 2023-05-30 | 西安奕斯伟材料科技有限公司 | 一种用于研磨硅片的设备和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846706B2 (ja) | ウエーハ外周面取部の研磨方法及び研磨装置 | |
| JP5614397B2 (ja) | 両面研磨方法 | |
| KR100206094B1 (ko) | 반도체 유리면웨이퍼의 제조방법 | |
| JP3925580B2 (ja) | ウェーハ加工装置および加工方法 | |
| US7648890B2 (en) | Process for producing silicon wafer | |
| JP3271658B2 (ja) | 半導体シリコン単結晶ウェーハのラップ又は研磨方法 | |
| JP6187579B2 (ja) | 半導体ウェーハの加工方法 | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| JPH09270401A (ja) | 半導体ウェーハの研磨方法 | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| WO2015037188A1 (ja) | 鏡面研磨ウェーハの製造方法 | |
| JPH10180624A (ja) | ラッピング装置及び方法 | |
| JP2009182135A (ja) | 化合物半導体基板の製造方法および化合物半導体基板 | |
| JP2000114216A (ja) | 半導体ウェーハの製造方法 | |
| JPH07201789A (ja) | 化合物半導体ウェハの両面ラッピング方法 | |
| WO2010128671A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH02139163A (ja) | ウェーハの加工方法 | |
| JP5007791B2 (ja) | ウエハーの研磨方法 | |
| JP5282440B2 (ja) | 評価用ウェーハ及び両面研磨の研磨代の評価方法 | |
| WO2023228787A1 (ja) | 研削ウェーハの製造方法及びウェーハの製造方法 | |
| WO2010119833A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2608757B2 (ja) | 水晶振動子用水晶ウエハ | |
| JPH02303127A (ja) | 半導体ウェハの両面同時ラッピング方法 | |
| JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
| JP2010023167A (ja) | 砥粒加工装置およびそれを用いた砥粒加工方法 |