JP2014103398A - 半導体ウェハを研磨するためのプロセス - Google Patents
半導体ウェハを研磨するためのプロセス Download PDFInfo
- Publication number
- JP2014103398A JP2014103398A JP2013238822A JP2013238822A JP2014103398A JP 2014103398 A JP2014103398 A JP 2014103398A JP 2013238822 A JP2013238822 A JP 2013238822A JP 2013238822 A JP2013238822 A JP 2013238822A JP 2014103398 A JP2014103398 A JP 2014103398A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor wafer
- polishing slurry
- material removal
- slurry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000002002 slurry Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000000654 additive Substances 0.000 claims abstract description 9
- 230000000996 additive effect Effects 0.000 claims abstract description 8
- 229920000642 polymer Polymers 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 41
- -1 polyoxyethylene Polymers 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000004480 active ingredient Substances 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229910000027 potassium carbonate Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920003169 water-soluble polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【課題】半導体ウェハを研磨するためのプロセスである。
【解決手段】当該プロセスは、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する基板ウェハの表側および裏側の同時研磨を含み、同時研磨は第１および第２のステップに分割されており、第１のステップにおける材料除去の速度は第２のステップにおいてよりも高く、第１のステップでは研磨媒体として第１の研磨スラリーが用いられ、第２のステップでは研磨媒体として第２の研磨スラリーが用いられており、第２の研磨スラリーは、少なくとも第２の研磨スラリーが高分子添加剤を含む点において第１の研磨スラリーと異なる。
【選択図】図１
【解決手段】当該プロセスは、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する基板ウェハの表側および裏側の同時研磨を含み、同時研磨は第１および第２のステップに分割されており、第１のステップにおける材料除去の速度は第２のステップにおいてよりも高く、第１のステップでは研磨媒体として第１の研磨スラリーが用いられ、第２のステップでは研磨媒体として第２の研磨スラリーが用いられており、第２の研磨スラリーは、少なくとも第２の研磨スラリーが高分子添加剤を含む点において第１の研磨スラリーと異なる。
【選択図】図１
Description
発明の詳細な説明
本発明は、基板ウェハの表側および裏側の同時研磨を含む、半導体ウェハを研磨するためのプロセスを提供する。
本発明は、基板ウェハの表側および裏側の同時研磨を含む、半導体ウェハを研磨するためのプロセスを提供する。
基板ウェハの両側面の同時研磨は、両面研磨（double-sided polishing）とも称されており、以下「ＤＳＰ」と略記する。
半導体ウェハ、特に単結晶シリコンから形成される半導体ウェハは、結晶から切り出され、しばしば少なくとも１つのＤＳＰも含む一連の加工ステップに晒される。半導体ウェハは、ＤＳＰが用いられる前に、特に洗浄ステップと、成形ステップと、表面改善ステップとを含んでもよい予備的な加工作業を経る。このようなステップはたとえば、側面のラッピングおよび／または研削と、半導体ウェハのエッチングと、半導体ウェハのエッジの丸み付けおよび研磨を含む。ＤＳＰの対象になるとともにこのような予備的な加工を受ける半導体ウェハを以下、「基板ウェハ」と称する。
ＤＳＰの目的は典型的には、研磨された表側および裏側を有する状態に半導体ウェハを変換することであり、その意図は、当該２つの側面が最大の平坦さを有するとともに最大程度まで互いに平行となることである。「エッジロールオフ」とは、半導体ウェハの丸み付けおよび研磨されたエッジの直前の領域において、研磨された半導体ウェハの厚さが著しく減少する場合を指す。定量的な点でエッジロールオフの形状を示すパラメータは、特定的にはＥＳＦＱＲおよびＺＤＤである。ＤＳＰによる研磨の後、エッジロールオフがしばしば観察され得る。エッジロールオフは、比較的大きな大きさを有するＥＳＦＱＲの値およびＺＤＤの値によって表される。
ＵＳ２０１１／０１３００７３Ａ１には、半導体ウェハのＤＳＰを２つのステップに分け、第１のステップにおいて比較的高い材料除去を作り出す研磨スラリーを用いるとともに、第２のステップにおいて比較的低い材料除去を作り出す研磨スラリーに切り替えることに利点があることが述べられている。この手順は、半導体ウェハの平坦さおよび表面粗さに影響を与えることなくＤＳＰの期間を短縮する。
本発明の目的は、ＤＳＰの完了時の下側エッジロールオフがさらにこれらの利点を上回って達成され得るプロセスを示すことである。
この目的は半導体ウェハを研磨するためのプロセスによって達成される。当該プロセスは、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する基板ウェハの表側および裏側の同時研磨を含み、同時研磨は第１および第２のステップに分割されており、第１のステップにおける材料除去の速度は第２のステップよりも高く、第１のステップでは研磨媒体として第１の研磨スラリーが用いられ、第２のステップでは研磨媒体として第２の研磨スラリーが用いられており、第２の研磨スラリーは、少なくとも第２の研磨スラリーが高分子添加剤を含む点において第１の研磨スラリーと異なる。
第１および第２の研磨スラリーは、高分子添加剤の存在に関連して異なるだけでなく、他の成分に関して異なってもよい。一致する成分の場合、濃度において差異が存在してもよい。ｐＨのような化学的および物理的特性は同じであっても異なってもよい。
第１および第２のステップは、研磨機を変更することなく、直接的に連続して行われる。
研磨機は、各々が研磨パッドで覆われた２つの研磨板を含んでおり、かつ上記研磨パッド同士の間に配されるとともに研磨のための基板ウェハが配置される凹部を有する少なくとも１つのキャリアを含む。好適な研磨機は商業的に入手可能である。
第１のステップにおける材料除去の速度は好ましくは０．４μｍ／分以上１．０μｍ／分以下であり、第２のステップにおける材料除去の速度は好ましくは０．１５μｍ／分以上０．５μｍ／分以下である。
第１のステップにおける単位面積当たりの材料除去は好ましくは４μｍ以上１５μｍ以下であり、第２のステップにおける単位面積当たりの材料除去は好ましくは０．５μｍ以上２μｍ以下である。
好ましくは、本発明に従ったプロセスの実行後、研磨された半導体ウェハの平均化された厚さとキャリアの平均化された厚さとの差が負または正となる効果がある材料除去が行われる。
第１および第２のステップの間、研磨は同じ研磨圧力または異なる研磨圧力で行われ得る。
第１のステップとは対照的に、第２のステップにおいて用いられる第２の研磨スラリーは高分子添加剤を含む。有用な高分子添加剤は好ましくは、ＵＳ２０１１／０２１７８４５Ａ１において非イオン活性剤または水溶性高分子として名前が挙げられている１つ以上の化合物を含む。
その例は、ポリオキシエチレン、ポリエチレングリコール、ポリオキシプロピレン、ポリオキシブチレン、ポリオキシエチレン・ポリオキシプロピレングリコール、ポリオキシエチレン・ポリオキシブチレングリコール、および水溶性セルロース誘導体といった化合物のうちの１つ以上である。
第２の研磨スラリーにおける高分子添加剤の濃度は、好ましくは０．００１重量％以上０．１重量％以下である。
第２のステップは、第１の研磨スラリーの代替物として、高分子添加剤を含む研磨スラリーを供給することによって開始され得る。代替的には、供給される第２の研磨スラリーは、第１の研磨スラリーと高分子添加剤との混合物を含む。
第１および第２の研磨スラリーは、少なくとも１つの研磨剤活性成分、好ましくはコロイド状に分散した二酸化珪素を含む。研磨剤活性成分の濃度は同じであってもよいし、または異なってもよい。
第１および第２の研磨スラリーは好ましくは、ｐＨが１０以上１３以下であり、炭酸ナトリウム、炭酸カリウム、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム、および水酸化テトラメチルアンモニウムといったアルカリ性化合物のうちの少なくとも１つを含む。当該アルカリ性化合物の濃度および性質は同じであってもよいし、または異なってもよい。
研磨されるべき基板ウェハは好ましくは、本質的に単結晶シリコンからなる半導体ウェハである。このような基板ウェハの本発明に従ったＤＳＰの後、ＥＳＦＱＲｍａｘで表される研磨された半導体ウェハのエッジ形状は好ましくは４０ｎｍ以下である。ＥＳＦＱＲｍａｘは、もっとも高いエッジロールオフが測定される半導体ウェハのエッジセクタのＥＳＦＱＲである。
基板ウェハは好ましくは少なくとも２００ｍｍの直径を有し、より好ましくは３００ｍｍまたは４５０ｍｍの直径を有する。
本発明に従って研磨された半導体ウェハは、少なくとも１つのさらに別の研磨作業、好ましくは表側の単面研磨に晒され得る。表側は、電子部品の形成のための基板として意図される側面である。
本特許出願は図１から図３の３つの図面を含む。
実施例および比較例
３００ｍｍの直径を有する単結晶シリコンの基板ウェハが、本発明に従ったプロセスに晒された。当該半導体ウェハは、Ｗｏｌｔｅｒｓ ＡＣ２０００ ＤＳＰマシン上で研磨された。研磨圧力Ｐは図１に示されるように、ＤＳＰの間、変更された。研磨圧力を上昇する開始段階の後、基板ウェハは、さらに別の基板ウェハと一緒に一定の研磨圧力で研磨された。その後、研磨圧力が下げられ、研磨を停止した。一定の研磨圧力の段階は、第１の段階Ｉと第２の段階ＩＩとに細分された。第１の段階Ｉの間、第１の研磨スラリーの特性を有する研磨媒体が供給された。第２の段階ＩＩの間、第１の研磨媒体の代わりに、第２の研磨スラリーの特性を有する研磨媒体が供給された。
３００ｍｍの直径を有する単結晶シリコンの基板ウェハが、本発明に従ったプロセスに晒された。当該半導体ウェハは、Ｗｏｌｔｅｒｓ ＡＣ２０００ ＤＳＰマシン上で研磨された。研磨圧力Ｐは図１に示されるように、ＤＳＰの間、変更された。研磨圧力を上昇する開始段階の後、基板ウェハは、さらに別の基板ウェハと一緒に一定の研磨圧力で研磨された。その後、研磨圧力が下げられ、研磨を停止した。一定の研磨圧力の段階は、第１の段階Ｉと第２の段階ＩＩとに細分された。第１の段階Ｉの間、第１の研磨スラリーの特性を有する研磨媒体が供給された。第２の段階ＩＩの間、第１の研磨媒体の代わりに、第２の研磨スラリーの特性を有する研磨媒体が供給された。
比較のために、同等な基板ウェハが、この一定の研磨圧力の段階の細分を除いて、同じ態様で研磨された。この段階の間、第１の研磨スラリーのみが用いられた。
以下の表は、本発明に従って研磨された半導体ウェハＢと本発明に従わないで研磨された半導体ウェハＶとについての、研磨された半導体ウェハのエッジ形状の典型的な値を示す。
測定された最も高いエッジロールオフの大きさ（ＥＳＦＱＲmax）と、エッジロールオフ曲線の二次導関数の大きさ（ＺＤＤ）は、本発明に従って研磨された半導体ウェハの場合のほうがはるかに小さい。
本発明に従ったプロセスの利点はさらに、図２と図３との比較によって示される。エッジ領域における相対的な厚さｔｈは、本発明に従わずに研磨された半導体ウェハＶの場合よりも本発明に従って研磨された半導体ウェハＢの場合のほうが変化がはるかに少ない。
Claims (4)
- 半導体ウェハを研磨するためのプロセスであって、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する前記基板ウェハの表側および裏側の同時研磨を含み、前記同時研磨は第１および第２のステップに分割されており、前記第１のステップにおける材料除去の速度は前記第２のステップよりも高く、前記第１のステップでは前記研磨媒体として第１の研磨スラリーが用いられ、前記第２のステップでは前記研磨媒体として第２の研磨スラリーが用いられており、前記第２の研磨スラリーは、少なくとも前記第２の研磨スラリーが高分子添加剤を含む点において前記第１の研磨スラリーと異なる、プロセス。
- 前記第１のステップにおける材料除去の速度は０．４μｍ／分以上１．０μｍ／分以下であり、前記第２のステップにおける材料除去の速度は０．１５μｍ／分以上０．５μｍ／分以下である、請求項１に記載のプロセス。
- 前記第１のステップにおける単位面積当たりの材料除去は４μｍ以上１５μｍ以下であり、前記第２のステップにおける単位面積当たりの材料除去は０．５μｍ以上２．０μｍ以下である、請求項１または２に記載のプロセス。
- ＥＳＦＱＲmaxとして表される、研磨された前記半導体ウェハのエッジロールオフは４０ｎｍ以下である、請求項１〜３のいずれか１項に記載のプロセス。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012221217.5 | 2012-11-20 | ||
| DE102012221217 | 2012-11-20 | ||
| DE102013218880.3A DE102013218880A1 (de) | 2012-11-20 | 2013-09-19 | Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe |
| DE102013218880.3 | 2013-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014103398A true JP2014103398A (ja) | 2014-06-05 |
Family
ID=50625764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013238822A Withdrawn JP2014103398A (ja) | 2012-11-20 | 2013-11-19 | 半導体ウェハを研磨するためのプロセス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20140141613A1 (ja) |
| JP (1) | JP2014103398A (ja) |
| KR (1) | KR20140064635A (ja) |
| CN (1) | CN103839798A (ja) |
| DE (1) | DE102013218880A1 (ja) |
| SG (1) | SG2013084256A (ja) |
| TW (1) | TW201421561A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017150158A1 (ja) * | 2016-03-01 | 2017-09-08 | 株式会社フジミインコーポレーテッド | シリコン基板の研磨方法および研磨用組成物セット |
| KR20180121481A (ko) | 2016-02-29 | 2018-11-07 | 가부시키가이샤 후지미인코퍼레이티드 | 실리콘 기판의 연마 방법 및 연마용 조성물 세트 |
| WO2019017407A1 (ja) | 2017-07-21 | 2019-01-24 | 株式会社フジミインコーポレーテッド | 基板の研磨方法および研磨用組成物セット |
| US10679842B2 (en) | 2017-04-28 | 2020-06-09 | Jx Nippon Mining & Metals Corporation | Semiconductor wafer, and method for polishing semiconductor wafer |
| WO2023218812A1 (ja) * | 2022-05-11 | 2023-11-16 | 信越半導体株式会社 | 両面研磨方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015220924B4 (de) * | 2015-10-27 | 2018-09-27 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe |
| DE102015224933A1 (de) * | 2015-12-11 | 2017-06-14 | Siltronic Ag | Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe |
| DE102018200415A1 (de) * | 2018-01-11 | 2019-07-11 | Siltronic Ag | Halbleiterscheibe mit epitaktischer Schicht |
| DE102018202059A1 (de) * | 2018-02-09 | 2019-08-14 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709981B2 (en) * | 2000-08-16 | 2004-03-23 | Memc Electronic Materials, Inc. | Method and apparatus for processing a semiconductor wafer using novel final polishing method |
| DE10058305A1 (de) * | 2000-11-24 | 2002-06-06 | Wacker Siltronic Halbleitermat | Verfahren zur Oberflächenpolitur von Siliciumscheiben |
| DE102005034119B3 (de) * | 2005-07-21 | 2006-12-07 | Siltronic Ag | Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird |
| DE102007049811B4 (de) * | 2007-10-17 | 2016-07-28 | Peter Wolters Gmbh | Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben |
| DE112009001875B4 (de) | 2008-07-31 | 2023-06-22 | Shin-Etsu Handotai Co., Ltd. | Waferpolierverfahren und Doppelseitenpoliervorrichtung |
| JP5168358B2 (ja) * | 2008-10-01 | 2013-03-21 | 旭硝子株式会社 | 研磨液及び研磨方法 |
| JP5492603B2 (ja) | 2010-03-02 | 2014-05-14 | 株式会社フジミインコーポレーテッド | 研磨用組成物及びそれを用いた研磨方法 |
| DE112011101518B4 (de) * | 2010-04-30 | 2019-05-09 | Sumco Corporation | Verfahren zum Polieren von Siliziumwafern |
-
2013
- 2013-09-19 DE DE102013218880.3A patent/DE102013218880A1/de not_active Withdrawn
- 2013-11-12 KR KR1020130136927A patent/KR20140064635A/ko not_active Application Discontinuation
- 2013-11-14 SG SG2013084256A patent/SG2013084256A/en unknown
- 2013-11-18 TW TW102141860A patent/TW201421561A/zh unknown
- 2013-11-19 JP JP2013238822A patent/JP2014103398A/ja not_active Withdrawn
- 2013-11-19 CN CN201310585234.2A patent/CN103839798A/zh active Pending
- 2013-11-19 US US14/083,486 patent/US20140141613A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180121481A (ko) | 2016-02-29 | 2018-11-07 | 가부시키가이샤 후지미인코퍼레이티드 | 실리콘 기판의 연마 방법 및 연마용 조성물 세트 |
| US11648641B2 (en) | 2016-02-29 | 2023-05-16 | Fujimi Incorporated | Method for polishing silicon substrate and polishing composition set |
| WO2017150158A1 (ja) * | 2016-03-01 | 2017-09-08 | 株式会社フジミインコーポレーテッド | シリコン基板の研磨方法および研磨用組成物セット |
| JPWO2017150158A1 (ja) * | 2016-03-01 | 2018-12-20 | 株式会社フジミインコーポレーテッド | シリコン基板の研磨方法および研磨用組成物セット |
| US11897081B2 (en) | 2016-03-01 | 2024-02-13 | Fujimi Incorporated | Method for polishing silicon substrate and polishing composition set |
| US10679842B2 (en) | 2017-04-28 | 2020-06-09 | Jx Nippon Mining & Metals Corporation | Semiconductor wafer, and method for polishing semiconductor wafer |
| WO2019017407A1 (ja) | 2017-07-21 | 2019-01-24 | 株式会社フジミインコーポレーテッド | 基板の研磨方法および研磨用組成物セット |
| KR20200029568A (ko) | 2017-07-21 | 2020-03-18 | 가부시키가이샤 후지미인코퍼레이티드 | 기판의 연마 방법 및 연마용 조성물 세트 |
| US11124675B2 (en) | 2017-07-21 | 2021-09-21 | Fujimi Incorporated | Method of polishing substrate and polishing composition set |
| WO2023218812A1 (ja) * | 2022-05-11 | 2023-11-16 | 信越半導体株式会社 | 両面研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102013218880A1 (de) | 2014-05-22 |
| CN103839798A (zh) | 2014-06-04 |
| US20140141613A1 (en) | 2014-05-22 |
| KR20140064635A (ko) | 2014-05-28 |
| TW201421561A (zh) | 2014-06-01 |
| SG2013084256A (en) | 2014-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014103398A (ja) | 半導体ウェハを研磨するためのプロセス | |
| EP2957613B1 (en) | Polishing composition, method for producing polishing composition and method for producing polished article | |
| US9991110B2 (en) | Method for manufacturing semiconductor wafer | |
| US20090130960A1 (en) | Method For Producing A Semiconductor Wafer With A Polished Edge | |
| TW201618897A (zh) | 矽晶圓之硏磨方法 | |
| JP6228032B2 (ja) | 半導体基板を連続的に製造する方法 | |
| JP5493956B2 (ja) | 半導体ウェーハの製造方法 | |
| TW201101378A (en) | Method for polishing the edge of a semiconductor wafer | |
| JP2008078660A (ja) | 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ | |
| JP6649828B2 (ja) | シリコン基板の研磨方法および研磨用組成物セット | |
| JP2014180753A (ja) | 半導体材料ウェハを研磨するための方法 | |
| KR102617007B1 (ko) | 기판의 연마 방법 및 연마용 조성물 세트 | |
| CN108966673B (zh) | 硅基板的研磨方法和研磨用组合物套组 | |
| TW201921472A (zh) | 半導體晶圓的製造方法 | |
| JP2004327614A (ja) | Ｉｉｉ−ｖ族化合物半導体ウェハ用の研磨液及びそれを用いたｉｉｉ−ｖ族化合物半導体ウェハの研磨方法 | |
| JPWO2013021946A1 (ja) | 化合物半導体研磨用組成物 | |
| JP5286381B2 (ja) | 半導体ウエハの研磨方法 | |
| TW201940759A (zh) | 矽晶圓的製造方法 | |
| JP2010056530A (ja) | 半導体ウェハの製造方法 | |
| US11939491B2 (en) | Method of polishing object to be polished containing material having silicon-silicon bond | |
| TW201229165A (en) | Semiconductor substrate edge polishing composition and semiconductor substrate edge polishing method using the same | |
| TW201706075A (zh) | 基板之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20141205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141217 |