CN103839798A - 包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法 - Google Patents

包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法 Download PDF

Info

Publication number
CN103839798A
CN103839798A CN201310585234.2A CN201310585234A CN103839798A CN 103839798 A CN103839798 A CN 103839798A CN 201310585234 A CN201310585234 A CN 201310585234A CN 103839798 A CN103839798 A CN 103839798A
Authority
CN
China
Prior art keywords
polishing
substrate wafer
semiconductor wafer
slurries
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310585234.2A
Other languages
English (en)
Inventor
A·海尔迈尔
L·米斯图尔
K·勒特格
田畑诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN103839798A publication Critical patent/CN103839798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

用于抛光半导体晶片的方法,其包括在抛光介质的存在下同时抛光衬底晶片的正面和反面,并实现从衬底晶片的正面和反面去除材料,所述方法分为第一和第二步骤,第一步骤中的材料去除速度高于第二步骤,其中将第一抛光浆液用作第一步骤中的抛光介质,并将第二抛光浆液用作第二步骤中的抛光介质,并且第二抛光浆液与第一抛光浆液的区别至少在于第二抛光浆液包含聚合物添加剂。

Description

包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法
本发明提供用于抛光半导体晶片的方法,其包括同时抛光衬底晶片的正面和反面。
衬底晶片的两个侧面的同时抛光也被称为双面抛光,下文简称为DSP。
从晶体切割半导体晶片,尤其由单晶硅制成的半导体晶片,并且施加一系列加工步骤,所述加工步骤经常还包括至少一次DSP。在采用DSP之前,半导体晶片通过初步加工操作,其尤其可以包括清洁步骤、成形步骤和表面改善步骤。这些步骤包括例如侧面的磨合(lapping)和/或研磨、半导体晶片的蚀刻和半导体晶片的边缘的磨圆和抛光。意图用于DSP并已接受该初步加工的半导体晶片在下文中被称为衬底晶片。
DSP的目的通常为将半导体晶片转变为具有经抛光的正面和反面的状态,其意图在于使两个侧面具有最大平坦度,并且彼此最大程度地平行。“塌边(edge roll-off)”是指抛光半导体晶片的厚度在紧随半导体晶片的磨圆和抛光边缘的前方区域中显著降低时的情况。以定量术语描述塌边的几何形状的参数具体是ESFQR和ZDD。在通过DSP的抛光之后,可以经常观察到塌边,其由相对大量级的ESFQR和ZDD值表示。
US2011/0130073A1表明,将半导体晶片的DSP分为两步骤,在第一步骤中使用产生相对高的材料去除的抛光浆液,并且在第二步骤中切换为产生相对低的材料去除的抛光浆液具有益处。该过程可缩短DSP的持续时间,而不影响半导体晶片的平坦度和表面粗糙度。
本发明的目的是描述一种方法,通过该方法可以在完成DSP时仍可实现较低的塌边,其优于并高于这些益处。
可通过用于抛光半导体晶片的以下方法实现该目的,所述方法包括在抛光介质的存在下同时抛光衬底晶片的正面和反面,实现从衬底晶片的正面和反面去除材料,所述方法分为第一和第二步骤,第一步骤中的材料去除速度高于第二步骤,其中将第一抛光浆液用作第一步骤中的抛光介质,并将第二抛光浆液用作第二步骤中的抛光介质,并且第二抛光浆液与第一抛光浆液的区别至少在于第二抛光浆液包含聚合物添加剂。
第一和第二抛光浆液的区别可能不仅与聚合物添加剂的存在有关,而且还与其他成分有关。关于匹配性组分(matching component),浓度上可存在差异。化学和物理性质,例如pH可以相同或不同。
第一和第二步骤立即连续进行,不用更换抛光机。
该抛光机包括两个抛光板,所述抛光板均由抛光垫覆盖,并且包括至少一个载体,所述载体布置在抛光垫之间并具有凹陷,所述凹陷中放置用于抛光的衬底晶片。合适的抛光机在市场上可购得。
材料的去除速度在第一步骤中优选不小于0.4μm/min且不大于1.0μm/min,并且在第二步骤中优选不小于0.15μm/min且不大于0.5μm/min。
每单位侧面面积在第一步骤中的材料去除优选不小于4μm且不大于15μm,并且在第二步骤优选不小于0.5μm且不大于2μm。
优选地,材料去除产生的效果在于,在实施根据本发明的方法之后,抛光半导体晶片的平均厚度和载体的平均厚度之间的差值或负或正。
在第一和第二步骤期间,可以用相同的抛光压力或不同的抛光压力来进行抛光。
相比第一步骤,第二步骤中所用的第二抛光浆液包含聚合物添加剂。可用的聚合物添加剂优选包含一种或多种化合物,所述化合物在US2011/0217845A1中作为非离子物活性剂或水溶性聚合物提及其名称。
实例为一种或多种以下的化合物:聚氧乙烯、聚乙二醇、聚氧丙烯、聚氧丁烯、聚氧乙烯-聚氧化亚丙基二醇、聚氧乙烯-聚氧化亚丁基二醇和水溶性纤维素衍生物。
第二抛光浆液中的聚合物添加剂的浓度优选不小于0.001重量%且不大于0.1重量%。
可以通过提供包含聚合物添加剂的抛光浆液作为第一抛光浆液的替代物而开始第二步骤。或者,提供的第二抛光浆液包含第一抛光浆液和聚合物添加剂的混合物。
第一和第二抛光浆液包含至少一种磨料活性成分,优选胶体分散的二氧化硅。磨料活性成分的浓度可以相同或不同。
第一和第二抛光浆液优选具有不小于10且不大于13的pH,并且包含至少一种以下碱性化合物:碳酸钠、碳酸钾、氢氧化钠、氢氧化钾、氢氧化铵和四甲基氢氧化铵。碱性化合物的浓度和性质可以相同或不同。
待抛光的衬底晶片优选为基本上由单晶硅组成的半导体晶片。在衬底晶片根据本发明进行DSP之后,以ESFQRmax表示的经抛光的半导体晶片的边缘几何形状优选不大于40nm。ESFQRmax为半导体晶片的边缘段的ESFQR,其中测量最高的塌边。
衬底晶片优选具有至少200mm的直径,更优选为300mm或450mm的直径。
对根据本发明的抛光半导体晶片可以实施至少一个另外的抛光操作,优选实施正面的单侧抛光。正面是意图作为用于形成电子元件的衬底的侧面。
本专利申请包括3个附图,图1-3。
图1为抛光压力P对时间t绘制的图。
图2显示在完成DSP之后根据本发明的抛光半导体晶片B对于半导体晶片的直径d的相对厚度th。
图3显示在完成DSP之后未根据本发明的抛光半导体晶片V对半导体晶片的直径d的相对厚度th。
实施例和对比例:
对直径300mm的单晶硅的衬底晶片实施根据本发明的方法。将半导体晶片在Wolters AC2000 DSP机上抛光。如图1所示,在DSP期间改变抛光压力P。在抛光压力升高的开始阶段之后,以恒定的抛光压力抛光衬底晶片和其它衬底晶片。随后,降低抛光压力至停止抛光。恒定抛光压力下的阶段细分为第一阶段I和第二阶段II。在第一阶段I期间,提供具有第一抛光浆液性质的抛光介质。在第二阶段II期间,替换第一抛光介质,提供具有第二抛光浆液性质的抛光介质。
为了对比,以相同方式抛光等同的衬底晶片,不同的是该阶段的细分阶段在恒定的抛光压力下。在此阶段期间,仅使用第一抛光浆液。
下表显示用于根据本发明而进行抛光的半导体晶片B和未根据本发明而进行抛光的半导体晶片V的抛光半导体晶片边缘的几何形状的典型值。
表:
Figure BDA0000417676350000041
测得的最高塌边(ESFQRmax)和塌边曲线的二阶导数(the secondderivative)(ZDD)的量级在根据本发明的抛光半导体晶片的情况下小得多。
通过对比图2和图3也表明根据本发明的方法的优点。边缘区域中的相对厚度th在根据本发明的抛光半导体晶片B的情况中的变化远小于未根据本发明的抛光半导体晶片V的情况。

Claims (4)

1.一种用于抛光半导体晶片的方法,其包括在抛光介质的存在下同时抛光衬底晶片的正面和反面,以实现从所述衬底晶片的正面和反面去除材料,所述方法分为第一和第二步骤,第一步骤中的材料去除速度高于第二步骤中的材料去除速度,其中第一抛光浆液被用作第一步骤中的抛光介质,第二抛光浆液被用作第二步骤中的抛光介质,并且第二抛光浆液与第一抛光浆液的区别至少在于第二抛光浆液包含聚合物添加剂。
2.权利要求1的方法,其中材料去除速度在第一步骤中为不小于0.4μm/min且不大于1.0μm/min,并且在第二步骤中为不小于0.15μm/min且不大于0.5μm/min。
3.权利要求1或2的方法,其中每单位侧面面积的材料去除在第一步骤中为不小于4μm且不大于15μm,并且在第二步骤中为不小于0.5μm且不大于2.0μm。
4.权利要求1-3中任一项所述的方法,其中以ESFQRmax表示的抛光半导体晶片的塌边不大于40nm。
CN201310585234.2A 2012-11-20 2013-11-19 包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法 Pending CN103839798A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102012221217.5 2012-11-20
DE102012221217 2012-11-20
DE102013218880.3 2013-09-19
DE102013218880.3A DE102013218880A1 (de) 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe

Publications (1)

Publication Number Publication Date
CN103839798A true CN103839798A (zh) 2014-06-04

Family

ID=50625764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310585234.2A Pending CN103839798A (zh) 2012-11-20 2013-11-19 包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法

Country Status (7)

Country Link
US (1) US20140141613A1 (zh)
JP (1) JP2014103398A (zh)
KR (1) KR20140064635A (zh)
CN (1) CN103839798A (zh)
DE (1) DE102013218880A1 (zh)
SG (1) SG2013084256A (zh)
TW (1) TW201421561A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP6377656B2 (ja) 2016-02-29 2018-08-22 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
JP6989488B2 (ja) * 2016-03-01 2022-01-05 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
WO2018198718A1 (ja) 2017-04-28 2018-11-01 Jx金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
CN110914958B (zh) 2017-07-21 2023-08-11 福吉米株式会社 基板的研磨方法及研磨用组合物套组
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP2023167038A (ja) * 2022-05-11 2023-11-24 信越半導体株式会社 両面研磨方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
CN100511598C (zh) * 2005-07-21 2009-07-08 硅电子股份公司 机加工半导体晶片的方法
CN102089121A (zh) * 2008-07-31 2011-06-08 信越半导体股份有限公司 芯片的研磨方法及双面研磨装置
TW201137100A (en) * 2010-04-30 2011-11-01 Sumco Corp Polishing method and slurry for silicon wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
WO2010038706A1 (ja) * 2008-10-01 2010-04-08 旭硝子株式会社 研磨液及び研磨方法
JP5492603B2 (ja) 2010-03-02 2014-05-14 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いた研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020077039A1 (en) * 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
CN100511598C (zh) * 2005-07-21 2009-07-08 硅电子股份公司 机加工半导体晶片的方法
CN102089121A (zh) * 2008-07-31 2011-06-08 信越半导体股份有限公司 芯片的研磨方法及双面研磨装置
TW201137100A (en) * 2010-04-30 2011-11-01 Sumco Corp Polishing method and slurry for silicon wafer

Also Published As

Publication number Publication date
TW201421561A (zh) 2014-06-01
KR20140064635A (ko) 2014-05-28
SG2013084256A (en) 2014-06-27
DE102013218880A1 (de) 2014-05-22
JP2014103398A (ja) 2014-06-05
US20140141613A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103839798A (zh) 包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法
US9991110B2 (en) Method for manufacturing semiconductor wafer
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
US20090130960A1 (en) Method For Producing A Semiconductor Wafer With A Polished Edge
CN102528597B (zh) 一种大直径硅片制造工艺
TWI515783B (zh) Processing method of semiconductor wafers
SG170662A1 (en) Method for producing a semiconductor wafer
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
JP2008078660A (ja) 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ
JP6228032B2 (ja) 半導体基板を連続的に製造する方法
JP2017079249A (ja) 半導体ウェーハの加工方法
TW201936315A (zh) 晶圓的製造方法
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
KR102287116B1 (ko) 실리콘 웨이퍼의 양면 연마 방법
CN106736881A (zh) 晶片表面加工处理方法
JP2002231665A (ja) エピタキシャル膜付き半導体ウエーハの製造方法
CN113192823B (zh) 一种soi键合工艺后衬底片的再生加工方法
KR102264085B1 (ko) 반도체 웨이퍼의 래핑 방법
TW201921472A (zh) 半導體晶圓的製造方法
TW201935548A (zh) 用於拋光半導體晶圓的方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2010153844A (ja) 活性層用ウェーハの製造方法
TW200401405A (en) Process for machining a wafer-like workpiece
KR20110046356A (ko) 반도체 웨이퍼의 연마 방법
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604