JP2002324773A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002324773A JP2002324773A JP2001127528A JP2001127528A JP2002324773A JP 2002324773 A JP2002324773 A JP 2002324773A JP 2001127528 A JP2001127528 A JP 2001127528A JP 2001127528 A JP2001127528 A JP 2001127528A JP 2002324773 A JP2002324773 A JP 2002324773A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- insulating film
- back surface
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 30
- 238000000227 grinding Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000000428 dust Substances 0.000 abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 181
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
成された裏面膜を除去することに起因するゴミの発生を
抑制し、十分な歩留まり及び生産性を実現する。 【解決手段】半導体基板301に多結晶シリコン膜30
3を両面形成し、半導体基板301の表面側のみにシリ
サイド膜304を形成し、多結晶シリコン膜303及び
シリサイド膜304を加工してゲート電極303aを形
成し、半導体基板301にゲート電極303aを覆うサ
イドウォール形成用の絶縁膜を両面形成し、半導体基板
301の表面側に形成されたサイドウォール形成用の絶
縁膜をエッチングしてサイドウォール膜を形成し、半導
体基板301の表面側のみにゲート電極303aを覆う
層間絶縁膜を形成し、半導体基板301の裏面側に形成
された多結晶シリコン膜303及びサイドウォール形成
用絶縁膜と、半導体基板301の裏面とを研削して半導
体装置を製造する。
Description
法に関し、より詳しくは半導体基板の両面に膜を成長す
ることにより形成された裏面膜に関する。
方法、製造工程フロー、使用する装置などの相違によ
り、半導体基板の表面および裏面の両面で膜が成長(両
面成長)する場合と、表面のみの片面で膜が成長(片面
成長)する場合がある。
結晶シリコン膜、サイドウォール膜形成用の絶縁膜、層
間絶縁膜などは、一般に減圧CVD法(LP−CVD)
により形成されるため、半導体基板の表面側のみならず
裏面側においても成膜が進行する。
より除去される。
り更に膜を形成する際に裏面膜が除去されていないと、
半導体基板をCVD装置に十分固定できない場合があ
る。第2に、製造工程において半導体基板を搬送する
際、裏面膜が存在していると、半導体基板を搬送機に十
分密着できない場合がある。第3に、フォトリソグラフ
ィ工程において裏面膜が除去されていないと、露光時の
フォーカスずれが生じる恐れがある。
いては、半導体基板に薄膜を両面成長させた場合、裏面
膜を除去してから次の工程を行う。そして、全ての工程
が終了した時点で、半導体基板の裏面を研削して所定の
厚さとする。
長する方法で薄膜を形成し、裏面膜を除去して半導体装
置を製造した場合、除去以降の工程でゴミが発生する場
合があった。
板501上に素子分離領域502を形成し、ゲート酸化
膜503bを成膜する。その後、図4(b)に示す様
に、ゲート電極を作製するための多結晶シリコン膜50
3を膜厚200nm程度で形成する。形成方法としては
一般にLP−CVDを用いるため、半導体基板501の
表面側および裏面側の両面で多結晶シリコン膜503が
成長する。このため、半導体基板501の裏面側に形成
された多結晶シリコン膜503をエッチングにより除去
して、図4(c)に示す構造を得る。この際、半導体基
板501の表面側のエッジ部に存在する多結晶シリコン
膜503の一部も除去される。なお、必要に応じて、裏
面側のゲート酸化膜503bも除去する。
0nm程度のシリサイド膜504を、スパッタリング法
により半導体基板501の表面側のみに形成する。
膜503及びシリサイド膜504はエッチングされ、図
4(e)に示す様にゲート電極503aに加工される。
しかしながら、ゲート電極503aを形成するためにエ
ッチングを行うと、図4(e)に示す様に残渣505が
残り、ゴミの原因となる場合があった。
側壁にサイドウォール膜を形成するため、膜厚250n
m程度の絶縁膜506を、LP−CVDにより両面成長
する(図5(f))。次に、図5(g)に示す様に、表
面側の絶縁膜506をエッチングして、ゲート電極50
3aの側面にサイドウォール膜506を形成する。その
後、図5(h)に示す様に、半導体基板の裏面側に形成
された絶縁膜506を、エッチングにより除去するが、
この際にも、図5(g)に示す様に残渣507が残り、
ゴミの原因となる場合があった。
ゴミが発生すると、十分な歩留まりを実現できず、ま
た、ゴミを除去するには追加のエッチング工程が必要と
なり、生産性が低下する場合があった。
体基板の裏面を研削する工程と独立して行われるため、
製造方法が煩雑となり十分な生産性を確保できない場合
もあった。
は、ウエーハ表面および裏面に膜を形成した後に、前記
ウエーハ表面の前記膜をエッチングすると共にウエーハ
裏面にも前記膜が残存するようにすることが記載されて
いる。また、同公報の方法では、プロセスを繰り返す間
に、半導体基板の裏面にはポリシリコンやその他の材料
の層が積層させることになってしまうが、これは最後の
熱工程、つまり熱ストレスを受ける800〜850℃の
高温処理の後に、一括して剥離することが記載されてい
る。
および裏面に異なる数の膜が形成されている半導体基板
を熱処理すると、半導体基板に熱ストレスが生じること
が主な課題として認識されている。そして、表面および
裏面の両面に成膜し、両面の膜の材質および厚さを同一
とすることで課題を解決しており、ゴミを低減させるこ
とは記載されていない。
は、熱工程後に一括して剥離されるが、半導体基板の裏
面を研削することは記載されておらず、当該公報の方法
においては、裏面膜を剥離した後に、更に熱のかからな
い方法により成膜が行われ、裏面膜が形成される場合も
あり得る。
された裏面膜を除去することに起因するゴミは、従来、
あまり問題視されていなかった。この様な状況におい
て、本発明者らは、この種のゴミが半導体装置の歩留ま
り及び生産性を低下させるものと認識し、更に進んで、
ゴミの発生を抑制し、十分な歩留まり及び生産性を実現
することを本発明の目的とした。また、裏面膜の除去工
程を、半導体基板の裏面研削工程と同時に行うことによ
り、生産性を向上することを本発明の目的とした。
の本発明によれば、半導体基板の表面側および裏面側の
両面に第1膜を形成する工程と、前記半導体基板の裏面
側に形成された前記第1膜および前記半導体基板の裏面
を研削により除去する工程とを備えることを特徴とする
半導体装置の製造方法が提供される。
び裏面側の両面に膜厚50nm以上150nm以下の多
結晶シリコン膜を形成する工程と、前記多結晶シリコン
膜上の前記半導体基板の表面側のみに膜厚50nm以上
200nm以下のシリサイド膜を形成する工程と、前記
多結晶シリコン膜および前記シリサイド膜を加工してゲ
ート電極を形成する工程と、前記半導体基板の表面側お
よび裏面側の両側に前記ゲート電極を覆う膜厚50nm
以上200nm以下のサイドウォール形成用の絶縁膜を
形成する工程と、前記半導体基板の表面側に形成された
前記サイドウォール形成用の絶縁膜をエッチングして前
記ゲート電極の側面にサイドウォール膜を形成する工程
と、前記半導体基板の表面側のみに前記ゲート電極を覆
う膜厚500nm以上1.5μm以下の層間絶縁膜を形
成する工程と、前記半導体基板の裏面側に形成された多
結晶シリコン膜および前記サイドウォール形成用絶縁膜
と、前記半導体基板の裏面とを研削により除去する工程
とを備えることを特徴とする半導体装置の製造方法が提
供される。
り形成された裏面膜は半導体基板の表面加工が終了する
まで除去されず、表面加工終了後に半導体基板の裏面研
削と同工程で裏面膜を研削除去する。また、可能な限り
片面成長、即ち、半導体基板の裏面側に膜が形成されな
い成膜方法を採用する。これらの結果、ゴミの発生を抑
制することができ、十分な歩留まりを実現できる。ま
た、ゴミを除去するための追加のエッチングを行う必要
がないため、製造方法を簡素化でき十分な生産性を実現
できる。更に、裏面膜の除去は、最終的に半導体基板の
裏面を研削する際に行うため、製造方法を簡素化でき生
産性を向上できる。
明者らは、ゴミの発生する原因を鋭意解明した。先ず、
ゴミの成分を分析した結果、シリサイド膜、絶縁膜、A
l及びCu等のメタル配線膜などにゴミが由来している
ことが分った。
するかを解明するため、製造工程中で裏面膜が除去され
た半導体基板を詳細に観察したところ、ウェハのエッジ
部にゴミが付着していることが分った。
た裏面膜を除去する際に、表面側のエッジ部に存在する
膜の一部も除去されるため段差が生じ、エッチング工程
時に当該箇所でエッチング残りが発生し、このエッチン
グ残りが以降の工程でウェハから剥離することにより、
ゴミが発生するものと考えられる。
(a)はウェハエッジ部断面の拡大図であり、ゲート酸
化膜702b形成後に、ゲート電極を作製するために形
成された多結晶シリコン膜702の裏面膜が除去され、
シリサイド膜703が表面側のみに形成されたのち(図
4(d)に対応)、ゲート電極をパターニングするため
のホトレジスト704が配置された状態を示している。
コン膜702の裏面膜を除去すると、図6(a)中の円
で示した様に、ウェハのエッジ部において表面側の一部
の多結晶シリコン膜702も剥離する。このため、多結
晶シリコン膜の端部において、側壁を有する段差が形成
される。
ングすると、図6(b)に示す様に、多結晶シリコン膜
702の端部側壁でシリサイド膜703が十分エッチン
グされず、残存シリサイド705が発生する。続いて、
多結晶シリコン膜702をエッチングしても残存シリサ
イド705は除去されず、図6(c)に示す様に、エッ
チング終了後も残存する。
05が、以降の工程で半導体基板701から剥離すると
ゴミとなる。一方、残存シリサイド705が剥離しない
場合も、図7に示す機構によりゴミが発生すると考えら
れる。
サイド膜703からなるゲート電極702aにサイドウ
ォール膜を形成する手順を示している。図7(a)はゲ
ート電極702a形成直後の状態(図4(e)に対応)
を示しており、残存シリサイド705は半導体基板70
1から剥離せず残存している。
るための絶縁膜706が成膜された状態(図5(f)に
対応)を示しており、サイドウォール絶縁膜706をエ
ッチングすることにより、図7(c)に示す様にサイド
ウォール膜707が形成される(図5(g)に対応)。
この際、ゲート電極702aの側面のみならず、残存シ
リサイド705の側壁にもサイドウォール膜708が形
成され、残存シリサイド705及びサイドウォール膜7
08が、以降の工程で半導体基板701から剥離し、ゴ
ミとなる。
示す様に、素子分離領域709が形成されていない所定
の部分にイオン注入法などにより不図示のソース・ドレ
イン領域等を形成して下地のトランジスタ層を完成す
る。その後、膜厚900nm程度の層間絶縁膜710
を、LP−CVDにより両面成長する。そして、層間絶
縁膜710の裏面膜のみをエッチングにより除去し、コ
ンタクトプラグ711等を形成して、図8(e)に示す
構造を得る。
712を形成し、これをパターニングして図9(g)に
示す構造を得る。しかしながら、図8(d)に示す様に
両面成長により形成された層間絶縁膜710の裏面膜を
除去すると、図8(e)中の円で示した様に、ウェハの
エッジ部において表面側の周辺一部の層間絶縁膜710
も除去される。このため、層間絶縁膜710の端部にお
いて、側壁を有する段差が形成される。この状態で、図
9(f)に示す様にメタル配線膜712を形成し、これ
をパターニングすると、層間絶縁膜710の端部側壁で
メタル配線膜712が十分エッチングされないため、図
9(g)に示す様に残存メタル713が発生する。この
残存メタル713が剥離すると、ゴミとなり、メタル配
線膜712間のショートを引起こす場合がある。
は、図9(h)に示す様に、半導体基板701の裏面を
研削する。
によれば、半導体基板の裏面側には、多結晶シリコン
膜、サイドウォール形成用の絶縁膜、層間絶縁膜などが
形成され、これらを除去しなければ、裏面側の総膜厚は
1.4μm程度に達する。このため、半導体基板をCV
D装置および搬送機に十分固定し、露光時のフォーカス
ずれを抑制する理由から、これらの裏面膜は成膜以降の
工程に先立ちエッチング等により除去される。
き、両面成長により形成された裏面膜を製造工程の途中
で除去することなく半導体基板の裏面研削時に裏面膜を
除去することにより、ゴミを著しく低減でき、加えて製
造工程を簡素化できて、本発明を完成したものである。
図1〜3を用いて説明する。
301上に形成されたトレンチに二酸化シリコン等の絶
縁物質を充填することにより素子分離領域302を形成
する。その後、ゲート酸化膜303bを成膜する。
を作製するため、第1の膜として多結晶シリコン膜30
3を半導体基板301の表面側および裏面側に両面成長
する。ここで、裏面膜は半導体基板の裏面を研削するま
で除去しない。
より両面形成され、好ましくは150nm以下の薄膜と
する。なぜなら、多結晶シリコン膜が薄膜であれば、裏
面膜を除去しなくとも以降の工程において、半導体基板
をCVD装置および搬送機に十分固定することができ、
露光時のフォーカスずれを抑制できるからである。一
方、十分な性能を有するゲート電極を作製するために、
多結晶シリコン膜の膜厚は50nm以上が好ましく、例
えば100nm程度とする。
ゲート電極をポリサイドより形成する場合、図1(c)
に示す様に、第2の膜としてシリサイド膜304を多結
晶シリコン膜303上の半導体基板301の表面側のみ
に形成する。シリサイド膜は一般にスパッタリング法に
より片面形成され、膜厚としては50nm以上が好まし
く、また200nm以下が好ましく、150nm以下が
より好ましい。膜厚が50nm以上であれば得られるゲ
ート電極は十分な性能を有し、200nm以下であれば
良好な生産性を実現でき、例えば100nm程度とす
る。
シリサイド、チタンシリサイド、コバルトシリサイド、
モリブデンシリサイド、タンタルシリサイド、白金シリ
サイド等を使用する。
膜303及びシリサイド膜304を加工して、図1
(d)に示す様にゲート電極303aを形成する。この
際、図4(e)に示す様な残渣505は生じない。なぜ
なら、半導体基板301の裏面側に形成された多結晶シ
リコン膜303を除去しないため、図4(d)に示す様
な側壁を有する多結晶シリコン膜503の端部が形成さ
れず、残存シリサイドが発生しないからである。
ed Drain)構造および自己整合型コンタクトプ
ラグ等を形成する場合は、ゲート電極の側壁にサイドウ
ォール膜を形成する。この場合、図2(e)に示す様
に、半導体基板301の表面側および裏面側の両側にゲ
ート電極303aを覆う第1の絶縁膜306を、二酸化
シリコン等より形成する。そして、半導体基板301の
表面側に形成された第1絶縁膜306をエッチングして
ゲート電極303aの側面にサイドウォール膜306を
形成する。図2(f)に示す様に、半導体基板の裏面側
に形成された第1絶縁膜306は残存しており、第1絶
縁膜306は半導体基板301の裏面を研削する際に除
去される。
縁膜は、一般にLP−CVDにより両面形成され、好ま
しくは200nm以下の薄膜とする。第1絶縁膜が薄膜
であれば、裏面膜を除去しなくとも以降の工程におい
て、半導体基板をCVD装置および搬送機に十分固定す
ることができ、また、露光時のフォーカスずれを抑制で
きる。一方、サイドウォール膜が十分に機能するため
に、第1絶縁膜の膜厚は50nm以上が好ましく、例え
ば130nm程度とする。
形成後の状態において、図5(g)に示す様な残渣50
7は生じない。なぜなら、半導体基板301の表面側に
残存シリサイドが存在していないため、余分なサイドウ
ォール膜が形成されないからである。
ソース・ドレイン領域等を形成し下地のトランジスタ層
を完成する。
板301の表面側のみにゲート電極303aを覆う層間
絶縁膜308として第2絶縁膜を形成する。層間絶縁膜
は二酸化シリコン等から形成され、プラズマCVD法
(P−CVD)、必要に応じて高密度プラズマCVD法
(HDP−CVD)により片面成長される。膜厚として
は、一般に500nm以上1.5μm以下、例えば90
0nm程度とする。
板の裏面側には形成されていないので、以降の工程にお
いて、半導体基板をCVD装置および搬送機に十分固定
することができ、露光時のフォーカスずれを抑制でき
る。
は、多結晶シリコン膜303と、サイドウォール膜形成
用の絶縁膜306とが形成されているが、これらの膜の
総膜厚は、上記の様に十分な固定性とフォーカスの観点
から、350nm以下が好ましく、300nm以下がよ
り好ましい。また、得られる半導体装置の性能を確保す
るためには、100nm以上が好ましく、200nm以
上がより好ましく、例えば230nm程度とされる。
プラグ309を作製し、図3(i)に示す様にメタル配
線層310を形成し、これをパターニングして図3
(j)に示す構造を得る。なお一般に、コンタクトプラ
グは、タングステン、タングステンシリサイド等のWを
含んでなる材料等より作製され、メタル配線層は、主に
Alよりなる配線材料、又は主にCuよりなる配線材料
等より作製される。
残存メタル713は生じない。なぜなら、半導体基板3
01の裏面側に層間絶縁膜308を形成しないため、こ
れを除去する必要がなく、図9(g)に示す様な側壁を
有する層間絶縁膜710の端部は形成されないからであ
る。
パシベーション膜などを形成し、半導体基板の表面側の
加工を完了する。半導体基板301は製造中の変形およ
び破損を抑制するために800μm程度の厚さを有して
いるが、表面側の加工完了後に半導体基板の裏面を研削
することにより、200〜300μm程度の厚さまで薄
くされる。この際、図3(k)に示す様に、裏面側に形
成された多結晶シリコン膜303及び絶縁膜306は除
去される。特に、裏面側に複数の膜が形成される場合、
表面側の加工が終了するまで何れの裏面膜も除去せず、
半導体基板の裏面研削時に一括して除去することが、ゴ
ミをより低減でき生産性をより向上できるため好まし
い。
れ、得られたチップはフレームにマウントされる。
程を含む方法によって製造される全ての半導体装置にお
いて有用である。
により形成された裏面膜は半導体基板の表面加工が終了
するまで除去されず、表面加工終了後の裏面研削時に研
削除去される。この結果、薄膜が両面成長する手順が製
造方法に含まれていても、表面加工中にウェハエッジ部
で膜の一部がゴミとして残存することが防止され、十分
な歩留まり及び生産性を実現できる。
の模式的工程断面図である。
の模式的工程断面図である。
の模式的工程断面図である。
模式的工程断面図である。
模式的工程断面図である。
模式的工程断面図である。
模式的工程断面図である。
模式的工程断面図である。
模式的工程断面図である。
Claims (10)
- 【請求項1】 半導体基板の表面側および裏面側の両面
に第1膜を形成する工程と、前記半導体基板の裏面側に
形成された前記第1膜および前記半導体基板の裏面を研
削により除去する工程とを備えることを特徴とする半導
体装置の製造方法。 - 【請求項2】 前記第1膜の膜厚は50nm以上150
nm以下であることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項3】 前記第1膜上の前記半導体基板の表面側
のみに第2膜を形成する工程を更に備えることを特徴と
する請求項1又は2記載の半導体装置の製造方法。 - 【請求項4】 前記第1膜は多結晶シリコン膜であり、
前記第2膜はシリサイド膜であり、前記多結晶シリコン
膜および前記シリサイド膜を加工してゲート電極を形成
する工程を更に備えることを特徴とする請求項1乃至3
何れかに記載の半導体装置の製造方法。 - 【請求項5】 前記半導体基板の表面側および裏面側の
両側に前記ゲート電極を覆う第1絶縁膜を形成する工程
と、前記半導体基板の表面側に形成された前記第1絶縁
膜をエッチングして前記ゲート電極の側面にサイドウォ
ール膜を形成する工程とを更に備え、前記半導体基板の
裏面側に形成された前記第1絶縁膜は前記研削除去工程
において除去されることを特徴とする請求項4記載の半
導体装置の製造方法。 - 【請求項6】 前記第1絶縁膜の膜厚は50nm以上2
00nm以下であることを特徴とする請求項5記載の半
導体装置の製造方法。 - 【請求項7】 前記第1膜および前記第1絶縁膜の総膜
厚は100nm以上350nm以下であることを特徴と
する請求項6記載の半導体装置の製造方法。 - 【請求項8】 前記半導体基板の表面側のみに前記ゲー
ト電極を覆う第2絶縁膜を形成する工程を更に備えるこ
とを特徴とする請求項4乃至7何れかに記載の半導体装
置の製造方法。 - 【請求項9】 前記第2絶縁膜は層間絶縁膜であり、膜
厚は500nm以上1.5μm以下であることを特徴と
する請求項8記載の半導体装置の製造方法。 - 【請求項10】 半導体基板の表面側および裏面側の両
面に膜厚50nm以上150nm以下の多結晶シリコン
膜を形成する工程と、前記多結晶シリコン膜上の前記半
導体基板の表面側のみに膜厚50nm以上200nm以
下のシリサイド膜を形成する工程と、前記多結晶シリコ
ン膜および前記シリサイド膜を加工してゲート電極を形
成する工程と、前記半導体基板の表面側および裏面側の
両側に前記ゲート電極を覆う膜厚50nm以上200n
m以下のサイドウォール形成用の絶縁膜を形成する工程
と、前記半導体基板の表面側に形成された前記サイドウ
ォール形成用の絶縁膜をエッチングして前記ゲート電極
の側面にサイドウォール膜を形成する工程と、前記半導
体基板の表面側のみに前記ゲート電極を覆う膜厚500
nm以上1.5μm以下の層間絶縁膜を形成する工程
と、前記半導体基板の裏面側に形成された多結晶シリコ
ン膜および前記サイドウォール形成用絶縁膜と、前記半
導体基板の裏面とを研削により除去する工程とを備える
ことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001127528A JP2002324773A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
US10/121,542 US6555445B2 (en) | 2001-04-25 | 2002-04-12 | Manufacturing method of semiconductor device |
KR1020020021464A KR20020083132A (ko) | 2001-04-25 | 2002-04-19 | 반도체 장치의 제조 방법 |
TW091108504A TW538440B (en) | 2001-04-25 | 2002-04-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001127528A JP2002324773A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002324773A true JP2002324773A (ja) | 2002-11-08 |
Family
ID=18976382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001127528A Pending JP2002324773A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6555445B2 (ja) |
JP (1) | JP2002324773A (ja) |
KR (1) | KR20020083132A (ja) |
TW (1) | TW538440B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028204A (ja) * | 2006-07-21 | 2008-02-07 | M Setek Co Ltd | ウェハーの裏面研削方法とその装置 |
JP2017117855A (ja) * | 2015-12-21 | 2017-06-29 | キヤノン株式会社 | 撮像装置の製造方法 |
JP2021518053A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | 反り低減トレンチコンデンサ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7364953B2 (en) * | 2004-10-22 | 2008-04-29 | Freescale Semiconductor, Inc. | Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers |
CN114121665B (zh) * | 2021-11-08 | 2024-02-23 | 长江存储科技有限责任公司 | 半导体器件的制作方法、半导体器件、存储器及存储系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224397A (ja) * | 1993-01-26 | 1994-08-12 | Sony Corp | 固体撮像装置の製造方法 |
JPH07312360A (ja) * | 1994-05-17 | 1995-11-28 | Nippon Steel Corp | 半導体基板材料およびその製造方法 |
US5498570A (en) * | 1994-09-15 | 1996-03-12 | Micron Technology Inc. | Method of reducing overetch during the formation of a semiconductor device |
JPH09266192A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 半導体装置製造方法 |
JP2699468B2 (ja) * | 1988-10-14 | 1998-01-19 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000124144A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法 |
JP2000223674A (ja) * | 1998-11-27 | 2000-08-11 | Nec Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5354695A (en) * | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
JPH06267848A (ja) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
JP3828176B2 (ja) * | 1995-02-28 | 2006-10-04 | コマツ電子金属株式会社 | 半導体ウェハの製造方法 |
US6413436B1 (en) * | 1999-01-27 | 2002-07-02 | Semitool, Inc. | Selective treatment of the surface of a microelectronic workpiece |
JP3055471B2 (ja) * | 1996-10-03 | 2000-06-26 | 日本電気株式会社 | 半導体基板の製造方法及びその製造装置 |
KR100245096B1 (ko) * | 1996-12-31 | 2000-03-02 | 김영환 | 반도체소자의 필드 산화막 제조방법 |
US6153536A (en) * | 1999-03-04 | 2000-11-28 | International Business Machines Corporation | Method for mounting wafer frame at back side grinding (BSG) tool |
-
2001
- 2001-04-25 JP JP2001127528A patent/JP2002324773A/ja active Pending
-
2002
- 2002-04-12 US US10/121,542 patent/US6555445B2/en not_active Expired - Fee Related
- 2002-04-19 KR KR1020020021464A patent/KR20020083132A/ko not_active Application Discontinuation
- 2002-04-24 TW TW091108504A patent/TW538440B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2699468B2 (ja) * | 1988-10-14 | 1998-01-19 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH06224397A (ja) * | 1993-01-26 | 1994-08-12 | Sony Corp | 固体撮像装置の製造方法 |
JPH07312360A (ja) * | 1994-05-17 | 1995-11-28 | Nippon Steel Corp | 半導体基板材料およびその製造方法 |
US5498570A (en) * | 1994-09-15 | 1996-03-12 | Micron Technology Inc. | Method of reducing overetch during the formation of a semiconductor device |
JPH09266192A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 半導体装置製造方法 |
JP2000124144A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法 |
JP2000223674A (ja) * | 1998-11-27 | 2000-08-11 | Nec Corp | 半導体集積回路装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028204A (ja) * | 2006-07-21 | 2008-02-07 | M Setek Co Ltd | ウェハーの裏面研削方法とその装置 |
JP4690263B2 (ja) * | 2006-07-21 | 2011-06-01 | エム・セテック株式会社 | ウェハーの裏面研削方法とその装置 |
JP2017117855A (ja) * | 2015-12-21 | 2017-06-29 | キヤノン株式会社 | 撮像装置の製造方法 |
JP2021518053A (ja) * | 2018-01-23 | 2021-07-29 | テキサス インスツルメンツ インコーポレイテッド | 反り低減トレンチコンデンサ |
JP7298852B2 (ja) | 2018-01-23 | 2023-06-27 | テキサス インスツルメンツ インコーポレイテッド | 反り低減トレンチコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
TW538440B (en) | 2003-06-21 |
US6555445B2 (en) | 2003-04-29 |
US20020160594A1 (en) | 2002-10-31 |
KR20020083132A (ko) | 2002-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6103610A (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
CN101496172A (zh) | 镍硅化方法及其结构 | |
JP2001144175A (ja) | 半導体装置及びその製造方法 | |
EP1298722A2 (en) | Method of forming dual work function gate electrodes in a semiconductor device | |
KR100871920B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP3060979B2 (ja) | 半導体装置およびその製造方法 | |
US6750108B2 (en) | Method for manufacturing a semiconductor device | |
JP2002324773A (ja) | 半導体装置の製造方法 | |
JP2970620B2 (ja) | 半導体装置の製造方法 | |
JPH10270380A (ja) | 半導体装置 | |
EP1772899A1 (en) | Method for forming a silicide gate | |
US6828236B2 (en) | Method for forming silicide wires in a semiconductor device | |
KR100992631B1 (ko) | 반도체 소자의 제조방법 | |
JPH11102877A (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
JP3387518B2 (ja) | 半導体装置 | |
US7550372B2 (en) | Method of fabricating conductive lines with silicide layer | |
JP2001102583A (ja) | Mosfetの製造を目的とした置き換えゲートとしてシリコンゲルマニウムおよびその他の合金の使用 | |
JP2002246486A (ja) | 半導体装置の製造方法 | |
JP2973984B2 (ja) | 半導体装置の製造方法 | |
JPH08162541A (ja) | 半導体装置の製造方法 | |
JP2004103768A (ja) | 半導体装置の製造方法 | |
JPH02170436A (ja) | 半導体装置の製造方法 | |
JP2007180196A (ja) | 半導体装置及びその製造方法 | |
JPH0536628A (ja) | 半導体装置およびその製造方法 | |
JPH09293722A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |