TW538440B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW538440B
TW538440B TW091108504A TW91108504A TW538440B TW 538440 B TW538440 B TW 538440B TW 091108504 A TW091108504 A TW 091108504A TW 91108504 A TW91108504 A TW 91108504A TW 538440 B TW538440 B TW 538440B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor substrate
insulating film
polycrystalline silicon
manufacturing
Prior art date
Application number
TW091108504A
Other languages
English (en)
Inventor
Tetsuya Hayashi
Toshifumi Takahashi
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW538440B publication Critical patent/TW538440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

538440 五、發明說明（1) 【發明之背景】 發明之領谈 本發明係關於一種半導體裝置之製造方法， 一 種藉由在半導體基板之兩個表面侧上成長薄膜i ^關 面薄膜。 、。小成之牙 1知技術之描沭 :薄於半導體基板上時’薄膜係依據成長薄膜 之方法、Iw方法中之步驟的流程、於其中所使 等等，而成長在半導體基板之表面與背面兩者上（面又 長）’或者只成長在其表面上（單面成長）。 舉例而言，在用以製造閘極電極等等之多晶矽膜、用 以形成侧壁膜之絕緣膜、以及所欲形成層間絕緣膜等等之 情況下，因為薄膜通常係藉由“ —CVD(低壓化學氣相、、冗積） 方=成長，所以薄膜之沈積不僅發生於半導體基板之表 面側上，而且發生在其背面侧上。 ，著’适種背面薄膜係因下述理由而被移除。 I先’當在上述薄膜形成以後要藉由CVD方法而形成 /膜日守，除非移除背面薄膜，否則無法令人滿意地將 =基板固定至㈣設備之上。第二，在製造方法之步 半導體基板時，任何背面薄膜之存在都可防止半 全附著至運輸車輛之上。第三，在執行光刻之 二，如果任何背面薄膜殘留在後方，則曝光時之焦點 可能改變。 土於上述理由’當溥膜係在習知之製造方法中成長於
$ 6頁 538440 五、發明說明（2) 半導體基板之兩個表面侧時，係在進行其他步驟之 移除背面薄膜之步驟。在完成所有其他步驟之後， 二 基板係藉由從背面研磨而形成為指定厚度。 等體 然而，在經由雙面成長而形成薄膜，且接著移除t 面薄膜部分之半導體裝置之盤# f^ 的步驟中存在有產生殘渣與灰塵的狀況。 後 j如，如圖4U)所示，在元件分離區域5〇2形成於 導體基板501上之後，閘極氧化膜5〇3b會成長。之 圖:⑴所示，用以製造閑極電極之多晶石夕膜5〇3係形成為 nm左右之厚度。當通常使用Lp —CVD法作為形成方法… 時，多晶矽膜50 3係成長於半導體基板5〇1 執行_以移除形成在半導體基板川之背 =上：多夕膜5。3之一部份，藉以獲得圖4(c)所示： 2下，位於半導體基板501之表面侧之邊緣 ^勺夕曰曰石夕膜之-部份可能同時被部分移除。此時，如 二情況需要的話’背面側上之閘極氧化膜漏亦可被移 膜504然V/Λ4(田。戶斤示，具有2〇°⑽左右之厚度的石夕化 = 4。，係藉由使用濺鍍法而僅形成於半導體基板之表面 -為，著制：上述所製出的多晶矽膜503與矽化膜5 04會進 :下ΐϋΐ電極，如圖4(C)所示。然而，在某些情 後士岡aT 1所:極電極之敍刻會使殘留物505遺留在 後’如圖4(e)所不，而導致殘遣與灰塵之產生。
第7頁 538440
又，在形成閘極電極之後，為了在閘極電極之側壁上 形成側壁膜的目的，具有25 0 nm左右之厚度的絕緣膜5〇6 會藉由LP-一CVD法經由雙面成長而形成（圖5(f))。接著，如 圖5(g)所不，位於表面側上的絕緣膜5〇6係被蝕刻，而側 壁膜50 6/系形成於閘極電極5〇3a之侧面上。然後，如圖· 5 (h)所示开^成於半導體基板之背面側上的絕緣膜5 〇 6係 利用蝕刻而被移除，但是，亦在這時候，殘留物5〇7可能 殘留，如圖5(g)所示，藉以導致殘渣與灰塵之產生。
如果如上述在半導體裝置之製造步驟中產生殘渣與灰 塵，則無法獲得足夠良率。此外，可能需要移除殘潰 塵之額外蝕刻步驟而降低生產力。 又，因為移除背面薄膜之步驟係獨立於最後研磨半導 體基板之背面之步驟而執行，所以製造方法可能變得太過 複雜’且在某些情況下’甚至無法達成令人滿意的生產 力0 又，在日本特開平9 -26 6 1 92號公報中，揭露一種方 法，其中薄膜係形成於晶圓之表面與背面上，然後對位於 上述晶圓之表面上的上述薄膜進行蝕刻，而使位於晶圓之 背：上的上述薄膜殘留下來。又，在上述公報所說明之方 法中丄當方法步驟繼續進行時，多晶矽層與其他材料層變 成覆盍在半導體基板之背面上，而其說明了這些層會在完 成可能施加熱應力之最後加熱處理之步驟（換言之，於800 °C-8 5 0 °c下高溫度處理）之後一起被剝離。 而，上述公報主要關心的是當半導體基板具有不同
538440 五、發明說明（4) 數目之形成於表 熱處理所產生的 均成長薄膜於表 薄膜之品質與厚 減少殘渣與灰塵 此外，雖然 成加熱步驟之後 置之背面的研磨 離背面薄膜之後 法而成長，其可 面與背面 熱應力。 面與背面 度相同而 之數量。 形成於半導體裝置之背面上的薄膜係在完 一起被剝離，但並未說明應用至半導體裝 ’在此公報之方法中，即使在剝 膜亦可能藉由不需要熱施加之方 面薄膜之形成。 上之薄膜時，半導體基板中藉由 因此，這個熱應力問題係藉^平 兩者上並使得兩個表面上的這些 得以獲得解決，而其中並未提及 。事實上 ，另一薄 能導致背 【發明 如 所造成 問題。 與灰塵 一個主 之產生 另一個 磨半導 依 法，其 在 第一薄 概要】 上所述 之殘渣 在這種 可能是 要因素 ，以獲 目的係 體基板 據上述 包含以 一半導 膜；以 ’藉由移除 與灰塵，到 情況之下， 降低半導體 。因此，本 得令人滿意 藉由執行移 之背面之步 問題’本發 下步驟： 體基板之一 及 經由雙 目前為 本案發 裝置製 發明之 的良率 除背面 驟而達 明提供 面成長而形成 止並未被視為 明人認定這種 造之良率與生 一個目的係用 與生產力。又 薄膜之步驟， 成生產力之增 一種半導體裝 之背面薄膜 是一項嚴重 種類之殘清 產力之其中 以抑制殘渣 ，本發明之 同時藉由研 進。 置之製造方 表面側與一背面側兩者上形成一
538440 五、發明說明（5) 利用研磨以移除形成於該半導體基板之背面侧上之該 第一薄膜，以及該半導體基板之一背面。 具體而言，本發明提供一種半導體裝置之製造方法； 其包含以下步驟： / ’ 在一個半導體基板之一表面側與一背面侧兩者上，形 成厚度為50 nm以上1 50 nm以下之一多晶矽臈； 只在該半導體基板之表面側上，形成在該多晶石夕膜上 面之厚度為50 nm以上200 nm以下之一石夕化膜； ,將該多晶矽膜與該矽化膜加工成型，藉以形成一閘極 電極； rnn以ί2:半導體基板之表面與背面兩侧上’形成厚度為5° :^ 之供侧壁形成用之一絕緣膜以覆蓋該閘 之，=成：該Ϊ導體基板之表面侧上之供侧壁形成用 ^絕、4膜，藉以在該間極電極之―侧面上形成一侧壁 只在=導體J板之表面侧上，形成厚度為5〇一
利二：之：：間絕緣膜以覆蓋該閘極電極；以及 膜，這兩者你ϊ IH亥多日日日石夕膜與供侧壁形成用之該絕1 板之一背面;礒半導體基板之背面側與該半導體』 在上述製造方法φ , ^ Μ诰以义紅/广山中’在直到完成半導體基板之表面έ 移除，而在完成表面製=而二成=面薄膜並不會， 衣w之後，在研磨半導體基板之背ί
第10頁 咖440 五、發明說明（6) 之步驟中，又别用 成長薄膜之方、二J:移除全部之背面薄膜。又，關於 法（換言之，要情況允許，應可採用單面成長之方 上之方、、不許任何薄膜成長在半導體基板之背面侧 人滿意的良率因此又可因充/抑制殘渣之產生，並可獲得令 ί因C造方法並提供令人滿意的生產力。再 =行’所以能簡化製造方法並提高生產力。研 面的ίί;:之L造方法中’在直到完成半導體基板之表 會被ίί 由雙面成長而形成之背面薄膜都不 完ί表面製造之後，在研磨背面之步驟 膜之移除。因此，即使製造方法包含薄 部ί 2 ί長之步驛…亦可在製造出表面時避免薄膜之-與二為晶圓邊緣部上之殘渣，其有助於獲得優越良率 【較佳實施例之說明】 1 了完成本發明，纟案發明人進行各種不同 =地發現產生殘潰與灰塵之主要原因。首《，從殘清 ϋίΠί析，㈣了它們是由石夕化膜、絕緣膜以 及銘、銅等之金屬互連膜所引起的。 j著’為了清楚說明殘渣與灰塵會產生在晶圓之哪個 ^二分上，吾人仔細地觀察半導體基板(背面 中間之製造步驟中從半導體基板上被移除），且
ΙΗ 第11頁 538440 五、發明說明（7) 殘逢容易附著至晶圓之邊緣部之上。 基於上述分析，吾人可認定殘渣與灰塵是以下述方式 產生。當移除經由雙面成長而形成之背面薄臈時，位於表 面侧之邊緣部上的薄膜之一部份，係部分一起被移除以產 生段差，且蝕刻殘留物係在後來步驟中的蝕刻步驟中產生 於那個位置，ϋ從晶圓上被剝離，藉以產生殘渔盥灰塵。 參見圖6 ’上述說明係詳述如下。圖6(〇係為晶圓邊 緣4 ^剖面之放大視圖，其顯示—種狀態，其中，在形成 閘極氧化膜7 〇2b之後，移除在多晶矽膜7〇2(形成以製造閘 極電極）内的背面薄膜，且只在表面側上（對應於圖4(d)) 形成矽化膜7 03，接著，配置用以圖案化閘極電極之光阻 704 〇 當移除經由雙面成長而形成之多晶矽膜内的背面薄膜 時，表面側上之多晶矽膜7〇2之一部份係在晶圓之邊緣部 上被部分剝離，如圖6(a)之圓圈所顯示。因此，具有侧壁 之段差係形成於多晶矽膜之邊緣部上。
§石夕化膜7 0 3係於此情況下受到餘刻時，由於多晶石夕 膜702之邊緣部上的側壁之存在，矽化膜7〇3無法被充分蝕 刻，且殘留矽化物7〇5會產生，如圖6(b)所示。當多晶矽 膜7 0 2接著受到餘刻時，即使在飯刻完成之後，殘留矽化 物705亦無法被移除而遺留在後，如圖6(c)所示。 當殘留矽化物7 0 5在後來的步驟中從半導體基板7 〇 1被 剝離時，如上述所形成之殘留矽化物7〇5會變成殘渣與灰 塵。再者，即使殘留矽化物70 5並未從該處被剝離，殘渣
第12頁 538440 五、發明說明（8) 與灰塵亦可能經由圖7所示之機制而產生。 - 圖7顯示在由多晶矽膜7 02與矽化膜703所構成之閘極 ^ 電極70 2a周圍形成側壁膜之一連串步驟。圖7(a)說明緊接 著在形成閘極電極702a後的狀態（對應於圖4(e))。於此， 殘留矽化物7 05不僅未從半導體基板701剝離而且仍然保留 於其上。 I . 圖7(b)顯示在側壁膜形成之絕緣膜705之沈積後的狀 態（對應於圖5 ( f ))，且侧壁膜70 7係藉由蝕刻侧壁絕緣膜 706而形成，如圖7(c)所示（對應於圖5(g))。此時，不僅 形成閘極電極70 2a之側面上的側壁膜707，而且形成殘留 _ 矽化物7 0 5之側壁上的側壁膜7 〇 8。而且當侧壁膜7 0 8與殘 留石夕化物705在後來步驟中從半導體基板7〇1上被剝離時，‘ 這個侧壁膜7 08與殘留矽化物705會變成殘渣與灰塵。 . 在形成側壁膜之後，附圖所省略之源極—汲極區域等 等係藉由離子植入法等而形成在未形成元件分離區域7 〇9 的區域中，如圖8 ( d)所示，藉以完成下層電晶體層。然 後’層間絕緣膜71 0係形成為9 〇 〇 n m左右之厚度，或藉由 LP-CVD方法而雙面成長。接著，只有層間絕緣膜71 〇之背 面薄膜係藉由蝕刻而移除，而形成接觸插塞7 u等等以獲 得圖8 ( e)所示之構造。 又，如圖9(f)所示，形成金屬互連層712，且圖9(g) 所示之構造係藉由對金屬互連層7丨2刻以圖案而獲得。然 而’备移除在經由雙面成長而形成之層間絕緣膜7 1 〇 (如圖 8(d)所示）内的背面薄膜時，表面側上之層間絕緣膜71〇之 -
第13頁 538440
周邊。卩係在晶圓之邊緣部上又被部分移除，如圖8 ㊀ 圈2示。因此，具有侧壁之段差係形成於層間絕緣膜 之邊緣部上。當金屬互連膜712係於此情、 m私一、^ * 1月〆儿Γ〜成^ (如圖q (f)所不）且接著被刻以圖案時，金屬互連膜712由於圆 絕緣膜71 0之邊緣部上的側壁之存在而無法充分受到曰 刻，^殘留金屬713會產生，如圖9(g)所示。當被剝離 時，這種殘留金屬會變成殘渣與灰塵，而在某些情況， 甚至會引起金屬互連膜7 1 2之兩點間的短路。 在完成丰導體基板之表面的製造後，對半導 7〇1之背面進行研磨，如圖9(h)所示。 體基板 *事貫上，在如上所述之這樣的習知製造方法中，多曰 矽膜、用以形成侧壁之絕緣膜、層間絕緣二二 千导體基板之责面側上，且除非這些薄膜被移除， 面側上之總薄膜厚度共計14am左右。因此，為了將半^ 體基板充分固定至CVD設備與運輸車輛之上並防止曝光時 的焦點變動，在繼續進行任何薄膜形成後的步驟之前， 利用餘刻等等來全部移除這些背面薄膜。 本發明係基於殘渣與灰塵係藉由上述機構而產生之理 解’並藉由採用下述方法而得以發展：此方法為不僅在 間的製造步驟中，而且在研磨半導體基板之背面時，移除 任何經由雙面成長而形成之背面薄膜。已經成功完成之^ 發明，係可幫助減少大量的殘渣，並可大幅簡化 之步驟。 乃电 現在’參見圖1-3，依據本發明之具體製造方法之步
538440 五、發明說明（ίο) 驟之一例係詳細說明如下 、/首先’如圖1(a)所示，形成於半導體基板3 〇1上之渠 溝係填滿例如二氧化矽之絕緣材料，藉以形成元件分離區 域3 02 °然後，閘極氧化膜3 〇3b會成長。 接著’如圖1 (b)所示，用以製造閘極電極之多晶矽膜 30 3會^成長’以作為半導體基板3〇1之表面與背面兩側上的 第一薄膜。於此之背面薄膜在直到半導體基板之背面受到 研磨才會被移除。 多晶f膜通常係藉由LP-CVD方法且經由雙面成長而形 成最好疋像1 5 0 nm以下一樣薄。這可從下述事實說明 之，如果多晶矽膜係為一薄膜，則半導體基板可在不需要 移除背面薄膜的情況下，在後來步驟中被良好地固定至 設備與運輸車輛之上，因此，可抑制曝光時之焦點改 =。，一方面，為了製造出具有極好的運作能力之閘極電 链i/If矽膜之薄膜厚度應被設定成最好是50 nm以上， >#如100 nm左右。 當閘極電極係由用以改善閘極電極之導電性 形成時，矽化膜304只會在半導體基板301之 表面侧上形成，以作為在多晶矽膜3 〇3上 般而…化膜係藉由濺鑛法 ==其薄膜厚度係設定成最好是5 0-以上 i晟声路播π更好是1 5〇 nm以下。利用50 nm以上的薄 閘極電極係能夠證明優越性能，而· 下的薄膜厚度可提供良好生產力。因此，可將薄膜厚
538440 五、發明說明（li) --- ---一 度設定成譬如100 nm左右。 此時’可能利用矽化鎢、矽化鈦、矽化鈷、矽化鉬、 矽化鈕、矽化鉑等等以作為矽化物。 如上述所製造之多晶矽膜30 3與矽化膜304係被製成閘 極電極30 3a，如圖1 (d)所示。在此狀況下，並未產生像圖 4 (e)所示之殘留物5 〇 5的這樣一種殘留物。此說明係基於 下述事實：像圖4(d)所示之具有侧壁之其中一個多晶矽膜 503的這樣一個邊緣部無法形成，其乃因為形成於半導體 基板301之背面侧上之多晶矽膜3〇3並未被移除，因此沒有 殘留矽化物可產生。 當L D D (輕微掺雜沒極）構造、自對準型接觸插塞等等 必須接續形成時，側壁膜會形成於閘極電極之側壁上。於 此情況下’在半導體基板3 〇 1之表面與背面兩侧上，第一 絕緣膜30 6係由二氧化矽等所形成以覆蓋閘極電極3 〇3a， 如圖2(e)所示。然後，形成於半導體基板之表面側上的第 一絕緣膜30 6會受到蝕刻，以形成閘極電極3〇3a之侧面上 的側壁膜30 6。如圖2(f)所示，形成於半導體基板之背面 侧上的第一絕緣膜3 0 6此時會殘留，且只有在將對半導體 基板3 0 1之背面進行研磨時才會移除第一絕緣膜3 〇 6。 用以形成侧壁膜之第一絕緣膜通常係藉由Lp — CVD方法 且經由雙面成長而形成，▲最好是像2 0 0 nm以下一樣薄。此 乃起因於下述事實··如果第一絕緣膜係為一薄膜，則可在 不需要移除背面薄膜的情況下，於後來步驟中將半導體基 板穩定地固定至CVD設備與運輸車輛之上，因而可抑制曝
第16頁 538440 五、發明說明（12) 光時之焦點改變。另一方面，為了使側壁膜之功能令人滿 意’第一絕緣膜之薄膜厚度會被設定成最好是5〇 nm以 上，譬如130 nm左右。 在完成侧壁膜306之形成後的狀態（其乃顯示於圖 2(f))下，不會產生諸如圖5(g)所示之殘留物5〇7之這樣的 殘留物’其乃因為在缺乏半導體基板3 〇 1之表面侧上的殘 留矽化物下，不會形成有多餘的側壁膜。
接著，附圖所省略之源極-汲極區域等等係藉由離子 植入法方法等而形成，藉以完成下層電晶體層。 然後，如圖2(g)所示，第二絕緣膜只形成在半導體基 板301之表面侧上以作為層間絕緣膜3〇8，俾能覆蓋間極$ 極3 0 3a。層間絕緣膜係藉由電漿CVD (P-CVD)法或者是高 密度電漿CVD (HDP-CVD)法（如果情況需要的話），經由單 面成長而由二氧化矽等所形成。其薄膜厚度一般係被設定 為500 nm以上1.5/zm以下，譬如900 nm左右。
在圖2(g)的情況下，沒有層間絕緣膜會形成於半導體 基板之背面側上，俾能在於後來步驟中將半導體基板穩固 定固定至CVD設備與運輸車輛之上，因而可抑制曝"光時&之 焦點改變。 + ’ 於此階段下’有多晶石夕膜30 3與供侧壁膜形成用的絕 緣膜30 6會形成於半導體基板301之背面側上。從提供如上 述之這種令人滿意的固定與良好聚焦之能力的觀點看來， 這些薄膜之總薄膜厚度係被設定成最好是3 5〇 nm以下，更 好是3 0 0 nm以下。另一方面，為了確保所欲獲得之半導體
第17頁 538440 五、發明說明（13) 一" 裝置的高品質之性能，總薄膜厚度最好是丨〇 〇 nm以上且更 好是200 nm以上’譬如230nm左右。 接著’如圖2(h)所示，製造出接觸插塞3〇9，並如圖 3(i)所示，形成金屬互連層31〇然後對其刻以圖案，藉以 獲得圖3( j )所示之構造。此時，接觸插塞通常係由包9含例 如鶴、石夕化鶴等等之W的材料所製造出，而金屬互連層係 由主成分為鋁之互連材料、主成分為銅之互連材料等"等所 製造出。 一在圖3( j )的情況下，因為層間絕緣膜3〇8並未形成於 半導體基板301之背面側上（其使此種薄膜之移除變成不必 要的），所以無法產生諸如圖9(g)所示之殘留金屬713之這 =一種殘留金屬。因此，無法形成如圖9(g)所示之具有 壁之層間絕緣膜71 0之邊緣部。 此都t i 形成上層互連、層間絕緣膜、範化膜等等（這 在附圖中），藉以完成半導體基板之表面侧 為了在製造期間保護半導體基板301以防變形 厚^貝展在^人將半導體基板301設定成具有800 _左右的 ίΐ研ΪΓ則ΐ的製造完成之後，，導體基板之背面會 圖3⑴所示，將形成於背面侧上之多 成於背面侧、上絕Ί膜306予以移除。特別在複數個薄膜係形 造以：口 ::ί直=成表面侧上的製 背面進行研磨時，上被::對 538440 五、發明說明（14) 方式可減少殘渣之數量並改善生產力。 接著將上述所獲得之半導體基板進行切割，並將獲得 的每個晶片安裝至框架之上。 上述之方法係可應用至任何藉由一種包含薄膜之雙面 成長之步驟的方法而製造的半導體裝置上。
第19頁 538440 圖式簡單說明 圖 1 (a) 造方法的步 圖 2(e) 造方法之更 圖 3(i) 造方法之更 圖 4 ( a ) 步驟之一系 圖 5(f) 更進一步的 圖 6 (a) 步驟之另一 圖 7 ( a ) 更進一步的 圖 8(d) 更進.一步的 圖 9(f) 更進一步的 至（d)係為顯示依據本發明之半導體裝置之製 驟之一系列的概要剖面圖。 至（h)係為顯示依據本發明之半導體裝置之製 進一步的步驟之一系列的概要剖面圖。 至（k)係為顯示依據本發明之半導體裝置之製 進一步的步驟之一系列的概要剖面圖。 至（e )係為顯示習知半導體裝置之製造方法的 列的概要剖面圖。 至（h)係為顯示習知半導體裝置之製造方法之 步驟之一系列的概要剖面圖。 至（c)係為顯示習知半導體裝置之製造方法的 系列的概要剖面圖。 至（c )係為顯示習知半導體裝置之製造方法之 步驟之另一系列之概要剖面圖。 至（e )係為顯示習知半導體裝置之製造方法之 步驟之一系列的概要剖面圖。 至（h )係為顯示習知半導體裝置之製造方法之 步驟之一系列的概要剖面圖。 符號說明】 301〜半導體基板 3 0 2〜元件分離區域 30 3〜多晶矽膜 3 0 3 a〜閘極電極
第20頁 538440 圖式簡單說明
3 0 3 b〜閘極氧化膜 3 0 4〜矽化膜 30 6〜第一絕緣膜 3 0 8〜層間絕緣膜 3 0 9〜接觸插塞 310〜金屬互連層 501〜半導體基板 5 0 2〜元件分離區域 5 0 3〜多晶矽膜 5 0 3 a〜閘極電極 50 3b〜閘極氧化膜 5 0 4〜秒化膜 5 0 5〜殘留物 5 0 6〜絕緣膜 5 0 7〜殘留物 701〜半導體基板 70 2〜多晶矽膜 7 0 2 a〜閘極電極 70 2b〜閘極氧化膜 70 3〜矽化膜 7 0 4〜光阻 70 5〜絕緣膜 70 6〜側壁絕緣膜 70 7〜側壁膜
第21頁 538440
第22頁

Claims (1)

  1. ⑽440 六、申請專利範圍 1 · 一種半 在一半導 薄膜；以 利用研磨 薄膜，以 2·如申請 其中該第 3·如申請 更包含： 第 第 法 法 薄膜上面之— 4·如申請 法，其中： 導體裝置之製造方法，其包含以下步驟： 體基板之一表面側與一背面侧兩者上形成〆 及 以移除形成於該半導體基板之背面側上之該 及該半導體基板之一背面。 專利範圍第1項所述之半導體裝置之製造方 一薄膜之厚度為50 nm以上150 nm以下。 專利範圍第1項所述之半導體裝置之製造方 只在該半導體基板之表面侧上形成於該第— 第二薄膜之步驟。 專利範圍第3項所述之半導體裝置之製造方 而 該第一薄膜係為一多晶矽膜； 其更包含 閘極電極 5·如申請 更包含以 在該半導 膜以覆蓋該閘 對形成於 行蝕刻，藉以 其中形成 膜，係在研磨 成 法 膜係為一矽化膜； 將該多晶矽膜與該矽化膜加工成型並藉以 之步驟。 專利範圍第4項所述之半導體裝置之製造 下步驟： 體基板之表面與背面兩側上形成一第一 極電極；以及 緣 該半導體基板之表面侧1的該第 '絕緣 在該閘極電極之一側面上形成一侧壁膜； ^該半導體基板之背面側上的該第一絕緣 移除之該步驛中被移除。
    第23頁 538440 六、申請專利範圍 —— 6·如申請專利範圍第5項所述之半導體裝置之製造方 - 法，其中該第一絕緣膜之厚度為50 nm以上、20 0 rim以 下。. · 、7·如，清專利範圍第6項所述之半導體裝置之製造方 法’其中該第一薄膜與該第一絕緣膜之總厚度為丨〇 〇㈣以 上、35 0 nm以下。 、8·如申請專利範圍第4項所述之半導體裝置之製造方 法更^ 3八在該半導體基板之表面侧上形成一第二絕緣 膜以覆蓋該閘極電極之步驟。
    、9·如申请專利範圍第8項所述之半導體裝置之製造方 法，其中該第二絕緣膜係為一層間絕緣膜，且其厚度為 5〇〇nm 以上、1.5/zm以下。 10·種半導體裝置之製造方法，其包含以下步驟： 在一個半導體基板之一表面側與一背面側兩者上，形 成厚度為50 nm以上、15〇 nm以下之一多晶矽膜； 只在該半導體基板之表面侧±，形成在該多晶石夕膜上 面之厚度為50 nm以上、2〇〇 nm以下之一矽化膜； 將該多晶石夕膜與該石夕化膜加工成型，並藉以 極電極； 在該半導體基板之表面與背面兩侧上’形成厚度為5〇 上、200 run以下之供侧壁形成用之一絕緣膜以覆蓋該 該 對形成於該半導 絕緣膜進行蝕刻， 體基板之表面侧上之供側壁形成用之 藉以在該閘極電極之一側面上形成一
    第24頁 538440 六、申請專利範圍 側壁膜； 只在該半導體基板之表面側上，形成厚度為5 0 0 nm以 上、1. 5 // m以下之一層間絕緣膜以覆蓋該閘極電極；以及 利用研磨以移除形成於該半導體基板之背面侧上的該 多晶矽膜與供側壁形成用之該絕緣膜、以及該半導體基板 之一背面。
    第25頁
TW091108504A 2001-04-25 2002-04-24 Manufacturing method of semiconductor device TW538440B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001127528A JP2002324773A (ja) 2001-04-25 2001-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW538440B true TW538440B (en) 2003-06-21

Family

ID=18976382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108504A TW538440B (en) 2001-04-25 2002-04-24 Manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US6555445B2 (zh)
JP (1) JP2002324773A (zh)
KR (1) KR20020083132A (zh)
TW (1) TW538440B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364953B2 (en) * 2004-10-22 2008-04-29 Freescale Semiconductor, Inc. Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers
JP4690263B2 (ja) * 2006-07-21 2011-06-01 エム・セテック株式会社 ウェハーの裏面研削方法とその装置
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
CN114121665B (zh) * 2021-11-08 2024-02-23 长江存储科技有限责任公司 半导体器件的制作方法、半导体器件、存储器及存储系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JP2699468B2 (ja) * 1988-10-14 1998-01-19 日本電気株式会社 半導体装置の製造方法
JP3291805B2 (ja) * 1993-01-26 2002-06-17 ソニー株式会社 固体撮像装置の製造方法
JPH06267848A (ja) * 1993-03-10 1994-09-22 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法
JPH07312360A (ja) * 1994-05-17 1995-11-28 Nippon Steel Corp 半導体基板材料およびその製造方法
US5498570A (en) * 1994-09-15 1996-03-12 Micron Technology Inc. Method of reducing overetch during the formation of a semiconductor device
JP3828176B2 (ja) * 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
JPH09266192A (ja) * 1996-03-29 1997-10-07 Toshiba Corp 半導体装置製造方法
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
JP3055471B2 (ja) * 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
KR100245096B1 (ko) * 1996-12-31 2000-03-02 김영환 반도체소자의 필드 산화막 제조방법
JP2000124144A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法
JP2000223674A (ja) * 1998-11-27 2000-08-11 Nec Corp 半導体集積回路装置の製造方法
US6153536A (en) * 1999-03-04 2000-11-28 International Business Machines Corporation Method for mounting wafer frame at back side grinding (BSG) tool

Also Published As

Publication number Publication date
KR20020083132A (ko) 2002-11-01
US20020160594A1 (en) 2002-10-31
US6555445B2 (en) 2003-04-29
JP2002324773A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
JP3249524B2 (ja) 局部相互接続によるｃｍｏｓ技術の半導体装置製造方法
JPH11224949A (ja) サブミクロン金属ゲートｍｏｓトランジスタおよびその形成方法
CN101496172A (zh) 镍硅化方法及其结构
TW200407947A (en) Method of manufacturing semiconductor device
TW538440B (en) Manufacturing method of semiconductor device
TWI308779B (zh)
TW200939359A (en) Semiconductor device and method of producing the same
TW411507B (en) Double sidewall raised silicided source/drain CMOS transistor
JP3420104B2 (ja) 抵抗素子の製造方法
JPH09260647A (ja) 半導体装置およびその製造方法
TWI236042B (en) Semiconductor device and manufacturing method thereof
KR100992631B1 (ko) 반도체 소자의 제조방법
JPS62154784A (ja) 半導体装置
KR100431294B1 (ko) 반도체소자 제조방법
JP3387518B2 (ja) 半導体装置
US7399669B2 (en) Semiconductor devices and methods for fabricating the same including forming an amorphous region in an interface between a device isolation layer and a source/drain diffusion layer
JPH09181077A (ja) 半導体装置およびその製造方法
TW410384B (en) Method of reducing the surface roughness of the poly silicon gate
JPS63299377A (ja) 半導体装置の製造方法
JP2005183407A (ja) 半導体装置とその製造方法
TW396428B (en) A manufacturing method of MOS transistors with the epitaxial layer being as the pull-up source/drain and the compatible manufacturing method of BJT transistor suited for BiCMOS process
JPH0320908B2 (zh)
JP2004103768A (ja) 半導体装置の製造方法
KR20030090116A (ko) 반도체장치의 제조 방법
JPH04188832A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees