JP3060979B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3060979B2 JP3060979B2 JP9026765A JP2676597A JP3060979B2 JP 3060979 B2 JP3060979 B2 JP 3060979B2 JP 9026765 A JP9026765 A JP 9026765A JP 2676597 A JP2676597 A JP 2676597A JP 3060979 B2 JP3060979 B2 JP 3060979B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- forming
- silicon electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 123
- 239000002184 metal Substances 0.000 claims description 123
- 239000010410 layer Substances 0.000 claims description 119
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 112
- 229910052710 silicon Inorganic materials 0.000 claims description 112
- 239000010703 silicon Substances 0.000 claims description 112
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 84
- 229920005591 polysilicon Polymers 0.000 claims description 82
- 230000004888 barrier function Effects 0.000 claims description 69
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 47
- 239000010936 titanium Substances 0.000 claims description 47
- 229910052719 titanium Inorganic materials 0.000 claims description 47
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 27
- 229910021332 silicide Inorganic materials 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 7
- 239000002365 multiple layer Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 15
- 238000003384 imaging method Methods 0.000 description 14
- 238000000059 patterning Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten silicide Chemical compound 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にゲート領域上でポリシリコン
電極と金属電極とのコンタクトをとった半導体装置およ
びその製造方法に関する。
その製造方法に関し、特にゲート領域上でポリシリコン
電極と金属電極とのコンタクトをとった半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】図１３は、従来のＭＯＳトランジスタの
平面図である。
平面図である。
【０００３】この従来のＭＯＳトランジスタは、ポリシ
リコンからなるゲート電極９７と、ドレイン領域９４
と、ソース領域９５とにより形成され、それぞれ金属配
線９１とコンタクト９９により接続されている。ここ
で、コンタクト９９はフィールド領域を覆う厚いシリコ
ン酸化膜で形成された素子分離領域９３の上で形成され
ている。しかし、トランジスタのゲート長はリソグラフ
ィー等の加工精度の限界近くで作られるためゲート領域
直上でのコンタクト９９の形成は難しく、ゲート領域以
外の素子分離領域９３上にコンタクト９９は設けられて
いる。
リコンからなるゲート電極９７と、ドレイン領域９４
と、ソース領域９５とにより形成され、それぞれ金属配
線９１とコンタクト９９により接続されている。ここ
で、コンタクト９９はフィールド領域を覆う厚いシリコ
ン酸化膜で形成された素子分離領域９３の上で形成され
ている。しかし、トランジスタのゲート長はリソグラフ
ィー等の加工精度の限界近くで作られるためゲート領域
直上でのコンタクト９９の形成は難しく、ゲート領域以
外の素子分離領域９３上にコンタクト９９は設けられて
いる。
【０００４】しかし、ポリシリコンにより形成された電
極が広範囲にわたって設けられる半導体装置、例えばＣ
ＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
型固体撮像素子では、ポリシリコン電極が２０〜５０Ω
／□程度の層抵抗を有するため、その層抵抗を低減させ
るために金属電極による裏打ちを行い、ポリシリコン電
極の直上でその金属電極と接続するためのコンタクトを
設けている。
極が広範囲にわたって設けられる半導体装置、例えばＣ
ＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
型固体撮像素子では、ポリシリコン電極が２０〜５０Ω
／□程度の層抵抗を有するため、その層抵抗を低減させ
るために金属電極による裏打ちを行い、ポリシリコン電
極の直上でその金属電極と接続するためのコンタクトを
設けている。
【０００５】図１４はこのような従来の固体撮像素子の
断面摸式図である。
断面摸式図である。
【０００６】この従来の固体撮像素子では、拡散領域１
００上に電荷転送電極１０８、１１０が設けられ、電荷
転送電極１０８または１１０に対して一旦ポリシリコン
配線１０１をコンタクト１０１aにより接続し、このポ
リシリコン配線１０１に対してアルミ層１０３をコンタ
クト１０３aにより接続することにより層抵抗の低抵抗
化をしていた。
００上に電荷転送電極１０８、１１０が設けられ、電荷
転送電極１０８または１１０に対して一旦ポリシリコン
配線１０１をコンタクト１０１aにより接続し、このポ
リシリコン配線１０１に対してアルミ層１０３をコンタ
クト１０３aにより接続することにより層抵抗の低抵抗
化をしていた。
【０００７】ここで、電荷伝送電極１０８または１１０
とアルミ層１０３をコンタクト１０３aにより接続する
方法も考えられるが、アルミ層１０３はポリシリコン電
極中を拡散しやすく、ゲート絶縁膜表面に偏積し、シリ
コン表面電位を変化させたり酸化膜の耐圧を低下させた
りする不具合を生じるため、この方法を用いることがで
きないでいた。
とアルミ層１０３をコンタクト１０３aにより接続する
方法も考えられるが、アルミ層１０３はポリシリコン電
極中を拡散しやすく、ゲート絶縁膜表面に偏積し、シリ
コン表面電位を変化させたり酸化膜の耐圧を低下させた
りする不具合を生じるため、この方法を用いることがで
きないでいた。
【０００８】図１５は、上記の問題を改善するための従
来の固体撮像素子の断面摸式図である。
来の固体撮像素子の断面摸式図である。
【０００９】この従来の固体撮像素子は、ＩＥＤＭ（イ
ンターナショナル エレクトロンデバイス ミーティン
グ）１９９２年に、予稿集１０５〜１０８ページに記載
されたものである。
ンターナショナル エレクトロンデバイス ミーティン
グ）１９９２年に、予稿集１０５〜１０８ページに記載
されたものである。
【００１０】この従来の固体撮像素子は、遮光膜にタン
グスステン層１０５が使用され、このタングステン層１
０５が電荷転送電極１０８および電荷転送電極１１０
と、コンタクト１０５aを介して接続されている。ま
た、タングステン層１０５は、遮光膜であると同時に配
線としても使用されている。
グスステン層１０５が使用され、このタングステン層１
０５が電荷転送電極１０８および電荷転送電極１１０
と、コンタクト１０５aを介して接続されている。ま
た、タングステン層１０５は、遮光膜であると同時に配
線としても使用されている。
【００１１】タングステンはアルミニウムよりもポリシ
リコン電極中を拡散し難いため、タングステン層１０５
を配線として用いると、電荷転送電極１０８、１１０と
コンタクト１０５aを介して直接接続することができ
る。
リコン電極中を拡散し難いため、タングステン層１０５
を配線として用いると、電荷転送電極１０８、１１０と
コンタクト１０５aを介して直接接続することができ
る。
【００１２】この従来の固体撮像素子では、配線をアル
ミ層の代りにタングステン層１０５を用いることによ
り、図１４の固体撮像素子よりも層抵抗をさらに下げる
ことができるほか、電荷転送電極１０８、１１０の電源
の直列寄生抵抗を大幅に低減させていた。また、前記の
ＩＥＤＭの予稿集には、図１５の固体撮像素子を応用し
たＣＣＤイメージセンサが記載されている。
ミ層の代りにタングステン層１０５を用いることによ
り、図１４の固体撮像素子よりも層抵抗をさらに下げる
ことができるほか、電荷転送電極１０８、１１０の電源
の直列寄生抵抗を大幅に低減させていた。また、前記の
ＩＥＤＭの予稿集には、図１５の固体撮像素子を応用し
たＣＣＤイメージセンサが記載されている。
【００１３】
【発明が解決しようとする課題】上述した従来の半導体
装置では、タングステンなどの導電膜がポリシリコンま
たは単結晶シリコンからなるシリコン電極と直接接して
いたため、この構造でＣＣＤ型固体撮像素子を構成する
と、しきい値やチャネル電位に変化を生じ、電荷転送効
率が低下するという問題があった。
装置では、タングステンなどの導電膜がポリシリコンま
たは単結晶シリコンからなるシリコン電極と直接接して
いたため、この構造でＣＣＤ型固体撮像素子を構成する
と、しきい値やチャネル電位に変化を生じ、電荷転送効
率が低下するという問題があった。
【００１４】本発明の目的は、金属膜からなる導電膜と
シリコン電極との間で直接コンタクトを取ってもチャネ
ル電位やしきい値電圧が変化せずに安定して動作する半
導体装置を提供することである。
シリコン電極との間で直接コンタクトを取ってもチャネ
ル電位やしきい値電圧が変化せずに安定して動作する半
導体装置を提供することである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、半導体基板上に形成された
第１の絶縁膜と、前記第１の絶縁膜上に形成されたポリ
シリコンまたは単結晶シリコンからなるシリコン電極
と、前記シリコン電極を被って形成され、前記シリコン
電極上に開口部を有する第２の絶縁膜と、前記開口部内
の前記シリコン電極表面に形成され金属シリサイドから
なるバリアメタル層と、前記開口部および前記第２の絶
縁膜上に形成された導電膜とを有する。
に、本発明の半導体装置は、半導体基板上に形成された
第１の絶縁膜と、前記第１の絶縁膜上に形成されたポリ
シリコンまたは単結晶シリコンからなるシリコン電極
と、前記シリコン電極を被って形成され、前記シリコン
電極上に開口部を有する第２の絶縁膜と、前記開口部内
の前記シリコン電極表面に形成され金属シリサイドから
なるバリアメタル層と、前記開口部および前記第２の絶
縁膜上に形成された導電膜とを有する。
【００１６】本発明は、シリコン電極と導電膜との間に
金属シリサイドからなるバリアメタル層を設けたもので
ある。
金属シリサイドからなるバリアメタル層を設けたもので
ある。
【００１７】したがって、シリコン電極の上で導電膜と
コンタクトをとってもチャネル電位やしきい値電圧が変
化せずに安定した特性の半導体装置を得ることができ
る。
コンタクトをとってもチャネル電位やしきい値電圧が変
化せずに安定した特性の半導体装置を得ることができ
る。
【００１８】また、本発明の半導体装置は、半導体基板
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、前記第２の絶縁膜
上に形成されチタンからなるチタン膜と、前記開口部お
よび前記チタン膜上に形成され窒化チタンからなる窒化
チタン膜と、前記窒化チタン膜上に形成された導電膜と
を有する。
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、前記第２の絶縁膜
上に形成されチタンからなるチタン膜と、前記開口部お
よび前記チタン膜上に形成され窒化チタンからなる窒化
チタン膜と、前記窒化チタン膜上に形成された導電膜と
を有する。
【００１９】本発明は、窒化チタン膜およびチタン膜を
第２の絶縁膜と導電膜との間に形成するようにしたもの
である。
第２の絶縁膜と導電膜との間に形成するようにしたもの
である。
【００２０】したがって、導電膜と第２の絶縁膜の密着
性を向上させるとともに、窒化チタン膜およびチタン膜
を導電膜のパターニング時のエツチングバリアとするこ
とができエッチング時の下地となる第２絶縁膜の損傷を
少なくし導電膜の微細なパターニングを容易に行うこと
ができる。
性を向上させるとともに、窒化チタン膜およびチタン膜
を導電膜のパターニング時のエツチングバリアとするこ
とができエッチング時の下地となる第２絶縁膜の損傷を
少なくし導電膜の微細なパターニングを容易に行うこと
ができる。
【００２１】また、本発明の半導体装置は、半導体基板
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、前記第２の絶縁膜
上に形成されチタンからなるチタン膜と、前記開口部お
よび前記チタン膜上に形成された導電膜とを有する。
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、前記第２の絶縁膜
上に形成されチタンからなるチタン膜と、前記開口部お
よび前記チタン膜上に形成された導電膜とを有する。
【００２２】本発明は、チタン膜を第２の絶縁膜と導電
膜との間に形成するようにしたものである。
膜との間に形成するようにしたものである。
【００２３】したがって、導電膜と第２の絶縁膜の密着
性を向上させるとともに、チタン膜を導電膜のパターニ
ング時のエツチングバリアとすることができエッチング
時の下地となる第２絶縁膜の損傷を少なくし導電膜の微
細なパターニングを容易に行うことができる。
性を向上させるとともに、チタン膜を導電膜のパターニ
ング時のエツチングバリアとすることができエッチング
時の下地となる第２絶縁膜の損傷を少なくし導電膜の微
細なパターニングを容易に行うことができる。
【００２４】また、本発明の半導体装置は、半導体基板
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極上に形成されたポリシ
リコンまたは単結晶シリコンからなるシリコン層と、前
記シリコン層の表面に形成され金属シリサイドからなる
バリアメタル層と、前記バリアメタル層および前記第２
の絶縁膜上に形成された導電膜とを有する。
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたポリシリコンまたは単結晶シリコンからなる
シリコン電極と、前記シリコン電極を被って形成され、
前記シリコン電極上に開口部を有する第２の絶縁膜と、
前記開口部内の前記シリコン電極上に形成されたポリシ
リコンまたは単結晶シリコンからなるシリコン層と、前
記シリコン層の表面に形成され金属シリサイドからなる
バリアメタル層と、前記バリアメタル層および前記第２
の絶縁膜上に形成された導電膜とを有する。
【００２５】本発明は、バリアメタル層をシリコン電極
の上に形成したシリコン層の表面に形成するようにした
ものである。
の上に形成したシリコン層の表面に形成するようにした
ものである。
【００２６】したがって、バリアメタル層を形成するた
めの領域をシリコン電極に確保する必要がないためシリ
コン電極を薄膜化することができ、平坦性が向上し、導
電膜のカバレッジの向上、エッチング残りによる不良発
生を低減することができる。
めの領域をシリコン電極に確保する必要がないためシリ
コン電極を薄膜化することができ、平坦性が向上し、導
電膜のカバレッジの向上、エッチング残りによる不良発
生を低減することができる。
【００２７】本発明の実施態様によれば、前記シリコン
層または前記バリアメタル層が前記第２の絶縁膜上にお
いて半球状である。
層または前記バリアメタル層が前記第２の絶縁膜上にお
いて半球状である。
【００２８】本発明は、第２の絶縁膜上のバリアメタル
層が半球状となるように形成したものである。
層が半球状となるように形成したものである。
【００２９】したがって、平坦性が優れ導電膜を形成す
る際にカバレッジ、パターニング性に優れるとともに、
第２の絶縁膜が薄い場合でもシリコン層の厚さを任意に
設定することができるため、導電膜の裾の位置を低くす
ることができ、固体撮像素子に応用した場合に光の電荷
転送領域への漏れ込みを減らすことができスミアを低減
することができる。
る際にカバレッジ、パターニング性に優れるとともに、
第２の絶縁膜が薄い場合でもシリコン層の厚さを任意に
設定することができるため、導電膜の裾の位置を低くす
ることができ、固体撮像素子に応用した場合に光の電荷
転送領域への漏れ込みを減らすことができスミアを低減
することができる。
【００３０】
【００３１】
【００３２】
【００３３】また、本発明の実施態様によれば、前記導
電膜が単層または複層の金属膜である。
電膜が単層または複層の金属膜である。
【００３４】また、本発明の実施態様によれば、前記導
電膜が単層または複層の導電性を有する材料により形成
されている。
電膜が単層または複層の導電性を有する材料により形成
されている。
【００３５】また、本発明の実施態様によれば、前記導
電膜がタングステン、アルミニウム、アルミニウム合金
またはタングステン合金である。
電膜がタングステン、アルミニウム、アルミニウム合金
またはタングステン合金である。
【００３６】また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記開口部および前記第２の絶縁膜
上に導電膜を形成する工程とを有する。
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記開口部および前記第２の絶縁膜
上に導電膜を形成する工程とを有する。
【００３７】また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記第２の絶縁膜上にチタンからな
るチタン膜を形成する工程と、前記開口部および前記チ
タン膜上に窒化チタンからなる窒化チタン膜を形成する
工程と、前記窒化チタン膜上に導電膜を形成する工程と
を有する。
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記第２の絶縁膜上にチタンからな
るチタン膜を形成する工程と、前記開口部および前記チ
タン膜上に窒化チタンからなる窒化チタン膜を形成する
工程と、前記窒化チタン膜上に導電膜を形成する工程と
を有する。
【００３８】また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記第２の絶縁膜上にチタンからな
るチタン膜を形成する工程と、前記開口部および前記チ
タン膜上に導電膜を形成する工程とを有する。
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極上に金属膜を形成
する工程と、熱処理により前記金属膜と前記シリコン電
極とを反応させ金属シリサイドからなるバリアメタル層
を形成する工程と、前記第２の絶縁膜上にチタンからな
るチタン膜を形成する工程と、前記開口部および前記チ
タン膜上に導電膜を形成する工程とを有する。
【００３９】また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部にポリシリコンまたは単結晶シリコンを埋設すること
によりシリコン層を形成する工程と、前記シリコン層の
上に金属膜を形成する工程と、熱処理により前記金属膜
と前記シリコン層とを反応させ金属シリサイドからなる
バリアメタル層を形成する工程と、前記バリアメタル層
および前記第２の絶縁膜上に導電膜を形成する工程とを
有する。
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部にポリシリコンまたは単結晶シリコンを埋設すること
によりシリコン層を形成する工程と、前記シリコン層の
上に金属膜を形成する工程と、熱処理により前記金属膜
と前記シリコン層とを反応させ金属シリサイドからなる
バリアメタル層を形成する工程と、前記バリアメタル層
および前記第２の絶縁膜上に導電膜を形成する工程とを
有する。
【００４０】また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極の上にポリシリコ
ンまたは単結晶シリコンからなるシリコン層を形成する
工程と、前記シリコン層の上に金属膜を形成する工程
と、熱処理により前記金属膜と前記シリコン層とを反応
させ金属シリサイドからなるバリアメタル層を形成する
工程と、前記バリアメタル層および前記第２の絶縁膜上
に導電膜を形成する工程とを有する。
半導体基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にポリシリコンまたは単結晶シリコンから
なるシリコン電極を形成する工程と、前記シリコン電極
を第２の絶縁膜で被うとともに、前記シリコン電極上の
前記第２の絶縁膜に開口部を形成する工程と、前記開口
部内に露出している前記シリコン電極の上にポリシリコ
ンまたは単結晶シリコンからなるシリコン層を形成する
工程と、前記シリコン層の上に金属膜を形成する工程
と、熱処理により前記金属膜と前記シリコン層とを反応
させ金属シリサイドからなるバリアメタル層を形成する
工程と、前記バリアメタル層および前記第２の絶縁膜上
に導電膜を形成する工程とを有する。
【００４１】また、本発明の実施態様によれば、前記シ
リコン層または前記バリアメタル層が前記第２の絶縁膜
上において半球状である。
リコン層または前記バリアメタル層が前記第２の絶縁膜
上において半球状である。
【００４２】
【００４３】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００４４】（第１の実施形態）本発明の第１の実施形
態について説明する。図１は本発明の第１の実施形態の
半導体装置の平面図、図２は図１の半導体装置のイメー
ジ部２１の構造を示した平面図、図３は図２の半導体装
置のイメージ部２１の一部拡大図、図４は図３の半導体
装置のＡ−Ａ’面における断面摸式図（図４（ａ））お
よびＢ−Ｂ’面における断面摸式図（図４（ｂ））、図
５は図４の半導体装置の製造工程の途中における断面摸
式図である。
態について説明する。図１は本発明の第１の実施形態の
半導体装置の平面図、図２は図１の半導体装置のイメー
ジ部２１の構造を示した平面図、図３は図２の半導体装
置のイメージ部２１の一部拡大図、図４は図３の半導体
装置のＡ−Ａ’面における断面摸式図（図４（ａ））お
よびＢ−Ｂ’面における断面摸式図（図４（ｂ））、図
５は図４の半導体装置の製造工程の途中における断面摸
式図である。
【００４５】本実施形態の半導体装置は図１に示すよう
に、中央部に受けた光を電気信号に変換するイメージ部
２１を有し、このイメージ部２１左右と上が配線部２２
によりコの字型に覆われている。
に、中央部に受けた光を電気信号に変換するイメージ部
２１を有し、このイメージ部２１左右と上が配線部２２
によりコの字型に覆われている。
【００４６】配線部２２は、イメージ部２１により撮像
された電気信号を取り出すための電圧を印加する電荷転
送電極８、１０と、電荷転送電極８、１０に規定の電圧
をスルーホル１７を介して供給する配線１８とにより構
成されている。
された電気信号を取り出すための電圧を印加する電荷転
送電極８、１０と、電荷転送電極８、１０に規定の電圧
をスルーホル１７を介して供給する配線１８とにより構
成されている。
【００４７】本実施形態は、４相駆動のＣＣＤ型固体撮
像素子であり、イメージ部２１において、電荷転送電極
８と電荷転送電極１０とが交互に配置されており、これ
らには上から順番にΦ１〜Φ４までの４組の電源により
それぞれの電圧が繰り返し印加されている。
像素子であり、イメージ部２１において、電荷転送電極
８と電荷転送電極１０とが交互に配置されており、これ
らには上から順番にΦ１〜Φ４までの４組の電源により
それぞれの電圧が繰り返し印加されている。
【００４８】またイメージ部２１の上では、配線１８が
遮光膜１３と接続され、さらに遮光膜１３がコンタクト
１２を通して電荷転送電極８と電荷転送電極１０とに接
続されている。
遮光膜１３と接続され、さらに遮光膜１３がコンタクト
１２を通して電荷転送電極８と電荷転送電極１０とに接
続されている。
【００４９】イメージ部２１の左右からの電荷転送電極
８、１０への接続と、上からの接続は並列になってお
り、左右の接続は省略することが可能である。
８、１０への接続と、上からの接続は並列になってお
り、左右の接続は省略することが可能である。
【００５０】図２は、図１の半導体装置のイメージ部２
１の構造を示した平面図であり、電荷転送電極８、１０
と遮光膜１３およびコンタクト１２の接続構造を示すも
のである。
１の構造を示した平面図であり、電荷転送電極８、１０
と遮光膜１３およびコンタクト１２の接続構造を示すも
のである。
【００５１】次に、ＣＣＤ型固体撮像素子の一つの画素
をの一部拡大図を図３に示す。なおコンタクト１２は実
際には図２に示したように４つの電荷転送電極毎に一カ
所の割合で設けられているが、図３以降では説明の都合
により一つの画素に２つのコンタクト１２が設けられて
いる場合についての説明を行う。
をの一部拡大図を図３に示す。なおコンタクト１２は実
際には図２に示したように４つの電荷転送電極毎に一カ
所の割合で設けられているが、図３以降では説明の都合
により一つの画素に２つのコンタクト１２が設けられて
いる場合についての説明を行う。
【００５２】次に、本実施形態の半導体装置の断面摸式
図を図４に示す。図４（ａ）は図３におけるＡ−Ａ’面
における断面摸式図であり図４（ｂ）はＢ−Ｂ’面にお
ける断面摸式図である。
図を図４に示す。図４（ａ）は図３におけるＡ−Ａ’面
における断面摸式図であり図４（ｂ）はＢ−Ｂ’面にお
ける断面摸式図である。
【００５３】本実施形態の半導体装置は、Ｎ型シリコン
基板１の表面にＰ型不純物を導入して形成されたＰウェ
ル２と、Ｐウェル２の表面に不純物を導入して形成され
たＰ型の素子分離領域３、Ｎ型の電荷転送領域４、Ｎ型
の光電変換領域５、Ｐ+領域６と、Ｐウェル２上に形成
されたゲート絶縁膜７と、ゲート絶縁膜７上に形成され
たポリシリコンからなる電荷転送電極８と、電荷転送電
極８を被って形成され、電荷転送電極８上にコンタクト
１２を有する酸化膜９と、ゲート絶縁膜７と酸化膜９上
に形成されたポリシリコンからなる電荷転送電極１０
と、電荷転送電極１０を被って形成され、電荷転送電極
１０上にコンタクト１２を有する酸化膜１１と、コンタ
クト１２内に露出した電荷転送電極８、１０の表面に形
成され金属シリサイドからなるバリアメタル層１５と、
コンタクト１２および酸化膜１１上に形成された遮光膜
１３とにより構成されている。
基板１の表面にＰ型不純物を導入して形成されたＰウェ
ル２と、Ｐウェル２の表面に不純物を導入して形成され
たＰ型の素子分離領域３、Ｎ型の電荷転送領域４、Ｎ型
の光電変換領域５、Ｐ+領域６と、Ｐウェル２上に形成
されたゲート絶縁膜７と、ゲート絶縁膜７上に形成され
たポリシリコンからなる電荷転送電極８と、電荷転送電
極８を被って形成され、電荷転送電極８上にコンタクト
１２を有する酸化膜９と、ゲート絶縁膜７と酸化膜９上
に形成されたポリシリコンからなる電荷転送電極１０
と、電荷転送電極１０を被って形成され、電荷転送電極
１０上にコンタクト１２を有する酸化膜１１と、コンタ
クト１２内に露出した電荷転送電極８、１０の表面に形
成され金属シリサイドからなるバリアメタル層１５と、
コンタクト１２および酸化膜１１上に形成された遮光膜
１３とにより構成されている。
【００５４】本実施形態の半導体装置は、遮光膜１３と
電荷転送電極８、１０との間に、バリアメタル層１５を
有するので、遮光膜１３の影響がチャネル電位転送効率
に及ぼすことを低減することができる。
電荷転送電極８、１０との間に、バリアメタル層１５を
有するので、遮光膜１３の影響がチャネル電位転送効率
に及ぼすことを低減することができる。
【００５５】バリアメタル層１５は、タングステンシリ
サイド、チタンシリサイド、白金シリサイドなどの金属
シリサイドを使用すればよい。
サイド、チタンシリサイド、白金シリサイドなどの金属
シリサイドを使用すればよい。
【００５６】遮光膜１３はタングステン、アルミニウ
ム、アルミニウム合金、タングステン合金、その他の金
属、または金属シリサイドなどの単層のほかに、２種以
上の金属膜の複層、金属シリサイド膜と金属膜の多層膜
でもよい。
ム、アルミニウム合金、タングステン合金、その他の金
属、または金属シリサイドなどの単層のほかに、２種以
上の金属膜の複層、金属シリサイド膜と金属膜の多層膜
でもよい。
【００５７】また、遮光膜１３は金属膜でなくても単層
または複層の導電性を有する材料により形成されていて
もよい。
または複層の導電性を有する材料により形成されていて
もよい。
【００５８】次に、本実施形態の半導体装置の製造方法
を図４および図５の断面摸式図を用いて説明する。図５
において、図４中と同番号は同じ構成要素を示す。
を図４および図５の断面摸式図を用いて説明する。図５
において、図４中と同番号は同じ構成要素を示す。
【００５９】まず、Ｎ型シリコン基板１表面にＰ型不純
物を導入しＰウェル２を形成する。次にＰウェル２の表
面にＰ型の素子分離領域３、Ｎ型の電荷転送領域４、Ｎ
型の光電変換領域５、Ｐ+領域６をそれぞれ不純物を導
入して形成する。
物を導入しＰウェル２を形成する。次にＰウェル２の表
面にＰ型の素子分離領域３、Ｎ型の電荷転送領域４、Ｎ
型の光電変換領域５、Ｐ+領域６をそれぞれ不純物を導
入して形成する。
【００６０】次に、酸化膜、窒化膜の多層膜または単層
膜より成るゲート絶縁膜７を形成する。次にリンなどを
含むポリシリコンを堆積後パターニングし、電荷転送電
極８を形成する。次に熱酸化により電荷転送電極８の周
囲を酸化し酸化膜９を形成する。次にリンなどを合むポ
リシリコンを堆積後パターニングし、電荷転送電極１０
を形成する。次に酸化膜１１を堆積し、次に酸化膜１１
および酸化膜９にコンタクト１２を形成する。ここまで
の工程終了時点での断面摸式図を図５に示す。
膜より成るゲート絶縁膜７を形成する。次にリンなどを
含むポリシリコンを堆積後パターニングし、電荷転送電
極８を形成する。次に熱酸化により電荷転送電極８の周
囲を酸化し酸化膜９を形成する。次にリンなどを合むポ
リシリコンを堆積後パターニングし、電荷転送電極１０
を形成する。次に酸化膜１１を堆積し、次に酸化膜１１
および酸化膜９にコンタクト１２を形成する。ここまで
の工程終了時点での断面摸式図を図５に示す。
【００６１】次に、３００〜１０００Å程度の膜厚のチ
タン膜を全面に堆積する。次に温度約７００℃において
１０〜２０秒間の熱処理をし、チタン膜と電荷転送電極
８または電荷転送電極１０とを反応させ、チタンシリサ
イドからなるバリアメタル層１５を形成する。ここで、
酸化膜１１の上のチタン膜はシリサイド化せずにそのま
ま残る。次に希フッ酸により未反応のチタン膜を除去す
る。本実施形態ではチタン膜を除去しているがそのまま
残してもかまわない。
タン膜を全面に堆積する。次に温度約７００℃において
１０〜２０秒間の熱処理をし、チタン膜と電荷転送電極
８または電荷転送電極１０とを反応させ、チタンシリサ
イドからなるバリアメタル層１５を形成する。ここで、
酸化膜１１の上のチタン膜はシリサイド化せずにそのま
ま残る。次に希フッ酸により未反応のチタン膜を除去す
る。本実施形態ではチタン膜を除去しているがそのまま
残してもかまわない。
【００６２】次にタングステンまたは上述の膜を例えば
膜厚２０００〜５０００Åの膜厚に堆積しパターニング
を行い、遮光膜１３を形成する。
膜厚２０００〜５０００Åの膜厚に堆積しパターニング
を行い、遮光膜１３を形成する。
【００６３】（第２の実施形態）次に本発明の第２の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【００６４】図６は、本発明の第２の実施形態半導体装
置のの断面摸式図である。図６（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図６（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
置のの断面摸式図である。図６（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図６（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
【００６５】本実施形態の半導体装置は、第１の実施形
態の半導体装置に対して遮光膜１３として、チタン膜１
９、窒化チタン膜２０、タングステン膜４３の３層を用
いたものである。
態の半導体装置に対して遮光膜１３として、チタン膜１
９、窒化チタン膜２０、タングステン膜４３の３層を用
いたものである。
【００６６】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００６７】本実施形態の製造方法はコンタクト１２を
形成するまでの工程は第１の実施形態と同様である。そ
の後、３００〜１０００Å程度の膜厚のチタン膜１９を
全面に堆積する。次に温度約７００℃において１０〜２
０秒間の熱処理をし、チタン膜１９と電荷転送電極８ま
たは電荷転送電極１０とを反応させ、チタンシリサイド
からなるバリアメタル層１５を形成する。
形成するまでの工程は第１の実施形態と同様である。そ
の後、３００〜１０００Å程度の膜厚のチタン膜１９を
全面に堆積する。次に温度約７００℃において１０〜２
０秒間の熱処理をし、チタン膜１９と電荷転送電極８ま
たは電荷転送電極１０とを反応させ、チタンシリサイド
からなるバリアメタル層１５を形成する。
【００６８】次に、膜厚１０００Å程度の窒化チタン膜
２０を堆積し、次にタングステンを堆積し、パターニン
グを行いタングステン膜４３を形成する。
２０を堆積し、次にタングステンを堆積し、パターニン
グを行いタングステン膜４３を形成する。
【００６９】本実施形態は、窒化チタン膜２０によりタ
ングステン膜４３と酸化膜９の密着性を向上させるほ
か、窒化チタン膜４３をタングステン膜４３のパターニ
ング時にエツチングバリアとすることができるため、エ
ッチング時に下地となる酸化膜９の損傷を少なくしタン
グステン膜４３の微細なパターニングを容易に行うこと
ができる。
ングステン膜４３と酸化膜９の密着性を向上させるほ
か、窒化チタン膜４３をタングステン膜４３のパターニ
ング時にエツチングバリアとすることができるため、エ
ッチング時に下地となる酸化膜９の損傷を少なくしタン
グステン膜４３の微細なパターニングを容易に行うこと
ができる。
【００７０】本実施形態において窒化チタン膜２０は用
いずにチタン膜１９のみを使用することも可能である。
本実施形態のようにチタン膜１９または窒化チタン膜２
０を残す方法は、後述する第３〜６の実施形態に用いて
もよい。
いずにチタン膜１９のみを使用することも可能である。
本実施形態のようにチタン膜１９または窒化チタン膜２
０を残す方法は、後述する第３〜６の実施形態に用いて
もよい。
【００７１】（第３の実施形態）次に本発明の第３の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【００７２】図７は、本発明の第３の実施形態の半導体
装置の断面摸式図である。図７（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図７（ｂ）はＢ−
Ｂ’面における断面摸式図である。図６中と同番号は同
じ構成要素を示す。
装置の断面摸式図である。図７（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図７（ｂ）はＢ−
Ｂ’面における断面摸式図である。図６中と同番号は同
じ構成要素を示す。
【００７３】本実施形態の半導体装置は、電荷転送電極
８および１０の上のコンタクト１２が設けられた部分
に、ポリシリコンからなるポリシリコン層４６が形成さ
れ、バリアメタル層４５がポリシリコン層４６の上部に
形成されているものである。
８および１０の上のコンタクト１２が設けられた部分
に、ポリシリコンからなるポリシリコン層４６が形成さ
れ、バリアメタル層４５がポリシリコン層４６の上部に
形成されているものである。
【００７４】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００７５】本実施形態の製造方法は、コンタクト１２
を形成するまでの工程は第１の実施形態と同様である。
その後、リンなどの不純物を含むポリシリコン層４６を
堆積し、パターニングを行う。
を形成するまでの工程は第１の実施形態と同様である。
その後、リンなどの不純物を含むポリシリコン層４６を
堆積し、パターニングを行う。
【００７６】次に３００〜１０００Å程度の膜厚のチタ
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコン層
４６とを反応させ、チタンシリサイドからなるバリアメ
タル層４５を形成する。以降の遮光膜１３を形成する工
程は第１の実施形態または第２の実施形態の半導体装置
と同様である。
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコン層
４６とを反応させ、チタンシリサイドからなるバリアメ
タル層４５を形成する。以降の遮光膜１３を形成する工
程は第１の実施形態または第２の実施形態の半導体装置
と同様である。
【００７７】本実施形態の半導体装置は、電荷転送電極
８、電荷転送電極１０の上にさらにポリシリコン層４６
を有するため、ポリシリコン層４６の表面がチタン膜に
よりチタンシリサイド化されても、チタンシリサイド化
されないで残るポリシリコン層４６の膜厚を厚くするこ
とができる。このため、電荷転送電極８や電荷転送電極
１０を薄膜化することができ、平坦性が向上し、遮光膜
１３のカバレッジの向上、エッチング残りによる不良発
生を低減することができる。
８、電荷転送電極１０の上にさらにポリシリコン層４６
を有するため、ポリシリコン層４６の表面がチタン膜に
よりチタンシリサイド化されても、チタンシリサイド化
されないで残るポリシリコン層４６の膜厚を厚くするこ
とができる。このため、電荷転送電極８や電荷転送電極
１０を薄膜化することができ、平坦性が向上し、遮光膜
１３のカバレッジの向上、エッチング残りによる不良発
生を低減することができる。
【００７８】（第４の実施形態）次に本発明の第４の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【００７９】図８は、本発明の第４の実施形態の半導体
装置の断面摸式図である。図８（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図８（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
装置の断面摸式図である。図８（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図８（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
【００８０】本実施形態の半導体装置は、第１の実施形
態に対して、コンタクト１２内にポリシリコンが埋設さ
れ、これがシリサイド化されたものである。
態に対して、コンタクト１２内にポリシリコンが埋設さ
れ、これがシリサイド化されたものである。
【００８１】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００８２】本実施形態の半導体装置の製造方法は、コ
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、コンタクト１２内にポリシリコン
を埋設する。埋設方法は、コンタクト１２部において電
荷転送電極８、１０の露出部にのみ選択的にポリシリコ
ンを成長する方法、またはウェハ全面にポリシリコンを
堆積しエッチバック法またはＣＭＰ（メカニカル ケミ
カル ポリッシュ）法によりコンタクト１２の内部にの
みポリシリコンを残す方法のいずれの方法を用いてもよ
い。
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、コンタクト１２内にポリシリコン
を埋設する。埋設方法は、コンタクト１２部において電
荷転送電極８、１０の露出部にのみ選択的にポリシリコ
ンを成長する方法、またはウェハ全面にポリシリコンを
堆積しエッチバック法またはＣＭＰ（メカニカル ケミ
カル ポリッシュ）法によりコンタクト１２の内部にの
みポリシリコンを残す方法のいずれの方法を用いてもよ
い。
【００８３】またこのポリシリコンへの不純物導入は、
ポリシリコンの堆積時に同時に行うか、ノンドープのポ
リシリコンを堆積しあとからイオン注入や気相、固相拡
散法などによって、導入してもよい。このときの不純物
は電荷転送電極８、１０と同一型としておく。また後工
程でバリアメタル層４７により電荷転送電極８、１０と
が十分低抵抗で導通することができればこの工程におい
てのポリシリコンへの不純物導入は不要である。
ポリシリコンの堆積時に同時に行うか、ノンドープのポ
リシリコンを堆積しあとからイオン注入や気相、固相拡
散法などによって、導入してもよい。このときの不純物
は電荷転送電極８、１０と同一型としておく。また後工
程でバリアメタル層４７により電荷転送電極８、１０と
が十分低抵抗で導通することができればこの工程におい
てのポリシリコンへの不純物導入は不要である。
【００８４】次に３００〜１０００Å程度の膜厚のチタ
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコンと
を反応させ、チタンシリサイドからなるバリアメタル層
４７を形成する。以降の遮光膜１３を形成する工程は第
１の実施形態または第２の実施形態の半導体装置と同様
である。
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコンと
を反応させ、チタンシリサイドからなるバリアメタル層
４７を形成する。以降の遮光膜１３を形成する工程は第
１の実施形態または第２の実施形態の半導体装置と同様
である。
【００８５】なお、図８においては、コンタクト１２内
部に埋め込んだポリシリコンだけでなく電荷転送電極１
０の一部もチタンシリサイド化されバリアメタル層４７
を形成しているが、コンタクト１２の厚さによっては、
電荷転送電極１０は全くチタンシリサイド化されずに残
る場合もある。
部に埋め込んだポリシリコンだけでなく電荷転送電極１
０の一部もチタンシリサイド化されバリアメタル層４７
を形成しているが、コンタクト１２の厚さによっては、
電荷転送電極１０は全くチタンシリサイド化されずに残
る場合もある。
【００８６】本実施形態の半導体装置は、電荷転送電極
８、電荷転送電極１０の上のコンタクト１２の内部にチ
タンシリサイドによるバリアメタル層４７が形成されて
いるため、電荷転送電極８や電荷転送電極１０を薄膜化
することができ、平坦性が向上し、遮光膜１３のカバレ
ッジの向上、エッチング残りによる不良発生を低減する
ことができる。
８、電荷転送電極１０の上のコンタクト１２の内部にチ
タンシリサイドによるバリアメタル層４７が形成されて
いるため、電荷転送電極８や電荷転送電極１０を薄膜化
することができ、平坦性が向上し、遮光膜１３のカバレ
ッジの向上、エッチング残りによる不良発生を低減する
ことができる。
【００８７】（第５の実施形態）次に本発明の第５の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【００８８】図９は、本発明の第５の実施形態の半導体
装置の断面摸式図である。図９（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図９（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
装置の断面摸式図である。図９（ａ）は図３におけるＡ
−Ａ’面における断面摸式図であり図９（ｂ）はＢ−
Ｂ’面における断面摸式図である。図４中と同番号は同
じ構成要素を示す。
【００８９】本実施形態の半導体装置は、第１の実施形
態に対しコンタクト１２の内部に上部が半球状に盛り上
がっているポリシリコン５６を形成し、この表面部をシ
リサイド化しバリアメタル層５５としたものである。
態に対しコンタクト１２の内部に上部が半球状に盛り上
がっているポリシリコン５６を形成し、この表面部をシ
リサイド化しバリアメタル層５５としたものである。
【００９０】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００９１】本実施形態の半導体装置の製造方法は、コ
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、コンタクト１２の内部において電
荷転送電極８、１０の露出部にのみ選択的にポリシリコ
ン５６を堆積する。コンタクト１２内部が埋設され、さ
らに堆積を続けると、ポリシリコン５６の表面はコンタ
クト１２を中心とした半球状に盛り上がる。
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、コンタクト１２の内部において電
荷転送電極８、１０の露出部にのみ選択的にポリシリコ
ン５６を堆積する。コンタクト１２内部が埋設され、さ
らに堆積を続けると、ポリシリコン５６の表面はコンタ
クト１２を中心とした半球状に盛り上がる。
【００９２】次に３００〜１０００Å程度の膜厚のチタ
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコン５
６とを反応させ、チタンシリサイドからなるバリアメタ
ル層５５を形成する。以降の遮光膜１３を形成する工程
は、第１の実施形態または第２の実施形態の半導体装置
と同様である。
ン膜を全面に堆積する。次に温度約７００℃において１
０〜２０秒間の熱処理をし、チタン膜とポリシリコン５
６とを反応させ、チタンシリサイドからなるバリアメタ
ル層５５を形成する。以降の遮光膜１３を形成する工程
は、第１の実施形態または第２の実施形態の半導体装置
と同様である。
【００９３】本実施形態では、半球状に盛り上がったポ
リシリコン層５６を用いることにより、チタン膜とポリ
シリコン層５６の反応により、表面がシリサイド化しバ
リアメタル層５５となり、残ったポリシリコン層５６の
膜厚が減っても、バリアメタル層５５とゲート絶縁膜７
との距離を保つことができるとともにバリアメタル層５
５の表面が半球状となっているため、第３の実施形態に
比べて平坦性がよく、遮光膜１３のカバレッジが向上
し、またポリシリコン層５６のパターニングのためのホ
トリソグラフィー、エッチング工程を省略することがで
きる。
リシリコン層５６を用いることにより、チタン膜とポリ
シリコン層５６の反応により、表面がシリサイド化しバ
リアメタル層５５となり、残ったポリシリコン層５６の
膜厚が減っても、バリアメタル層５５とゲート絶縁膜７
との距離を保つことができるとともにバリアメタル層５
５の表面が半球状となっているため、第３の実施形態に
比べて平坦性がよく、遮光膜１３のカバレッジが向上
し、またポリシリコン層５６のパターニングのためのホ
トリソグラフィー、エッチング工程を省略することがで
きる。
【００９４】また、第４の実施形態のようにコンタクト
１２内にポリシリコンを埋設してバリアメタル層を形成
するとその膜厚は酸化膜１１の膜厚によって決まってし
まうのとは異なり、酸化膜１１が薄くてもポリシリコン
層５６の厚さを任意に設定することができるので、遮光
膜１３の裾の位置が低くなり光の電荷転送領域４への漏
れ込みがへりスミアを低減することができる。
１２内にポリシリコンを埋設してバリアメタル層を形成
するとその膜厚は酸化膜１１の膜厚によって決まってし
まうのとは異なり、酸化膜１１が薄くてもポリシリコン
層５６の厚さを任意に設定することができるので、遮光
膜１３の裾の位置が低くなり光の電荷転送領域４への漏
れ込みがへりスミアを低減することができる。
【００９５】また、本実施形態において、電荷転送電極
８または１０とポリシリコン層５６の膜厚が十分にあ
り、遮光膜１３の影響の問題がない場合は、バリアメタ
ル層５５は用いなくてもよい。
８または１０とポリシリコン層５６の膜厚が十分にあ
り、遮光膜１３の影響の問題がない場合は、バリアメタ
ル層５５は用いなくてもよい。
【００９６】（第６の実施形態）次に本発明の第６の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【００９７】図１０は、本発明の第１０の実施形態の半
導体装置の断面摸式図である。図１０（ａ）は図３にお
けるＡ−Ａ’面における断面摸式図であり図１０（ｂ）
はＢ−Ｂ’面における断面摸式図である。図４中と同番
号は同じ構成要素を示す。
導体装置の断面摸式図である。図１０（ａ）は図３にお
けるＡ−Ａ’面における断面摸式図であり図１０（ｂ）
はＢ−Ｂ’面における断面摸式図である。図４中と同番
号は同じ構成要素を示す。
【００９８】上記１〜５の実施形態においては、ポリシ
リコンと金属を反応させ金属シリコンを形成することに
よりバリアメタル層を形成していた。本実施形態の半導
体装置は、予めシリサイド化してあるチタンシリサイド
を用いてバリアメタル層６５を形成するものである。
リコンと金属を反応させ金属シリコンを形成することに
よりバリアメタル層を形成していた。本実施形態の半導
体装置は、予めシリサイド化してあるチタンシリサイド
を用いてバリアメタル層６５を形成するものである。
【００９９】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【０１００】本実施形態の半導体装置の製造方法は、コ
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、酸化膜１１およびコンタクト１２
の上に３００〜１０００Å程度の膜厚のチタンシリサイ
ドをスパッタまたはＣＶＤ（ケミカルベーパーデポジシ
ョン）法などによって堆積することによりバリアメタル
層６５を形成する。以降の遮光膜１３を形成する工程
は、第１の実施形態または第２の実施形態の半導体装置
と同様である。
ンタクト１２を形成するまでの工程は第１の実施形態と
同様である。その後、酸化膜１１およびコンタクト１２
の上に３００〜１０００Å程度の膜厚のチタンシリサイ
ドをスパッタまたはＣＶＤ（ケミカルベーパーデポジシ
ョン）法などによって堆積することによりバリアメタル
層６５を形成する。以降の遮光膜１３を形成する工程
は、第１の実施形態または第２の実施形態の半導体装置
と同様である。
【０１０１】本実施形態では、熱処理によりポリシリコ
ンと金属を反応させる処理が不要のため、製造工程を簡
単にすることができる。
ンと金属を反応させる処理が不要のため、製造工程を簡
単にすることができる。
【０１０２】（第７の実施形態）次に本発明の第７の実
施形態の半導体装置について説明する。
施形態の半導体装置について説明する。
【０１０３】図１１は、本発明の第７の実施形態の半導
体装置の平面図（図１１（ａ））および図１１（ａ）の
Ｃ−Ｃ’面における断面摸式図（図１１（ｂ））であ
る。
体装置の平面図（図１１（ａ））および図１１（ａ）の
Ｃ−Ｃ’面における断面摸式図（図１１（ｂ））であ
る。
【０１０４】本実施形態は図９の第５の実施形態の半球
状に盛り上がったポリシリコン層をＭＯＳトランジスタ
に適用したものである。
状に盛り上がったポリシリコン層をＭＯＳトランジスタ
に適用したものである。
【０１０５】通常のＭＯＳトランジスタはゲート電極が
リソグラフィーの加工精度の限界近くで形成さるのでこ
の上にコンタクトを形成することは困難だが、例えば、
周辺回路やパワートランジスタなどでゲート電極が長い
場合、アクティブゲート上にコンタクトを形成すること
ができる。
リソグラフィーの加工精度の限界近くで形成さるのでこ
の上にコンタクトを形成することは困難だが、例えば、
周辺回路やパワートランジスタなどでゲート電極が長い
場合、アクティブゲート上にコンタクトを形成すること
ができる。
【０１０６】このようなＭＯＳトランジスタに半球状の
ポリシリコン層を適用した場合を図１１を用いて説明す
る。
ポリシリコン層を適用した場合を図１１を用いて説明す
る。
【０１０７】本実施形態の半導体装置は、半導体基板２
３の表面上に形成されたドレイン領域２４およびソース
領域２５と、半導体基板２３の上に形成されたゲート膜
２６と、ゲート膜２６の上に形成されポリシリコンから
なるゲート電極２７と、ゲート電極２７を被って形成さ
れ、ゲート電極２７上にコンタクト２９を有する絶縁膜
２８と、コンタクト２９内に露出したゲート電極２７の
上に形成され半球状のポリシリコンからなるポリシリコ
ン層３０と、ポリシリコン層３０の上に形成されチタン
シリサイドからなるバリア膜３２と、絶縁膜２８および
バリア膜３２の上に形成された金属配線３１とで構成さ
れている。
３の表面上に形成されたドレイン領域２４およびソース
領域２５と、半導体基板２３の上に形成されたゲート膜
２６と、ゲート膜２６の上に形成されポリシリコンから
なるゲート電極２７と、ゲート電極２７を被って形成さ
れ、ゲート電極２７上にコンタクト２９を有する絶縁膜
２８と、コンタクト２９内に露出したゲート電極２７の
上に形成され半球状のポリシリコンからなるポリシリコ
ン層３０と、ポリシリコン層３０の上に形成されチタン
シリサイドからなるバリア膜３２と、絶縁膜２８および
バリア膜３２の上に形成された金属配線３１とで構成さ
れている。
【０１０８】本実施形態は、ゲート電極２７や絶縁膜２
８の膜厚を厚くしなくても、ゲート膜２６とバリア膜３
２の間にポリシリコン３０を挟むことにより、ゲート膜
２６とバリア膜３２との距離を長くすることができ、バ
リア膜３２や金属配線３１の影響がゲート膜２６に及ぼ
すことを減らせる。
８の膜厚を厚くしなくても、ゲート膜２６とバリア膜３
２の間にポリシリコン３０を挟むことにより、ゲート膜
２６とバリア膜３２との距離を長くすることができ、バ
リア膜３２や金属配線３１の影響がゲート膜２６に及ぼ
すことを減らせる。
【０１０９】これにより、特にゲート幅が長い場合にゲ
ート引き出し抵抗を下げることができ、高周波動作特性
が向上する。
ート引き出し抵抗を下げることができ、高周波動作特性
が向上する。
【０１１０】またゲート電極２７が微細な場合を図１２
を用いて説明する。
を用いて説明する。
【０１１１】図１２（ｂ）は、図１２（ａ）のＤ−Ｄ’
面における断面摸式図である。図１１中と同番号は同じ
構成要素を示す。
面における断面摸式図である。図１１中と同番号は同じ
構成要素を示す。
【０１１２】本実施形態の場合は、図１２に示すよう
に、コンタクトエッチングをゲート電極２７が露出して
から、わずかにオーバーエッチングをする程度でとめる
ことにより形成することができる。この方法ではコンタ
クト２９よりはるかに短い長さのゲート電極２７であて
もコンタクトを取ることができる。これにより微細アク
ティブゲート上でもコンタクトがとれ、回路設計上の制
約が無くなり、半導体装置の高集積化が可能となる。
に、コンタクトエッチングをゲート電極２７が露出して
から、わずかにオーバーエッチングをする程度でとめる
ことにより形成することができる。この方法ではコンタ
クト２９よりはるかに短い長さのゲート電極２７であて
もコンタクトを取ることができる。これにより微細アク
ティブゲート上でもコンタクトがとれ、回路設計上の制
約が無くなり、半導体装置の高集積化が可能となる。
【０１１３】第７の実施形態は、第５の実施形態で固体
撮像素子について適用したものをＭＯＳトランジスタに
適用したものであるが、同様に第１〜４の実施形態の方
法を第７の実施形態に適用してもよい。
撮像素子について適用したものをＭＯＳトランジスタに
適用したものであるが、同様に第１〜４の実施形態の方
法を第７の実施形態に適用してもよい。
【０１１４】上記第１〜５の実施形態では固体撮像素子
の場合について説明したが、ポリシリコンまたは単結晶
シリコンと導電膜との間でコンタクトをとる他の半導体
装置に適用しても同様な効果を得ることができる。
の場合について説明したが、ポリシリコンまたは単結晶
シリコンと導電膜との間でコンタクトをとる他の半導体
装置に適用しても同様な効果を得ることができる。
【０１１５】また、上記第１〜６の実施形態では電極が
ポリシリコンにより形成されている場合について説明し
たが、電極が単結晶シリコンの場合について適用しても
同様な効果が得ることができる。
ポリシリコンにより形成されている場合について説明し
たが、電極が単結晶シリコンの場合について適用しても
同様な効果が得ることができる。
【０１１６】また、上記第１〜６の実施形態におけるバ
リアメタル層はチタンシリサイドにより形成されている
場合について説明したが、コバルト、白金、タングステ
ン、モリブデンなどの他の金属による金属シリサイドの
場合でも同様な効果を得ることができる。
リアメタル層はチタンシリサイドにより形成されている
場合について説明したが、コバルト、白金、タングステ
ン、モリブデンなどの他の金属による金属シリサイドの
場合でも同様な効果を得ることができる。
【０１１７】また上記第１〜５の実施形態では、電荷転
送電極８と電荷転送電極１０は別の２層で形成されてい
るが、これらの電荷転送電極を単一ポリシリコン層によ
り形成されているものに適用することも可能である。
送電極８と電荷転送電極１０は別の２層で形成されてい
るが、これらの電荷転送電極を単一ポリシリコン層によ
り形成されているものに適用することも可能である。
【０１１８】上記１〜５の実施形態において、バリアメ
タル層は金属とシリコンの反応によるシリサイド化によ
り形成したが、第６の実施形態と同様にして、予めシリ
サイド化している金属シリサイドをスパッタまたはＣＶ
Ｄ（ケミカルベーパーデポジション）法などによって形
成してもよい。
タル層は金属とシリコンの反応によるシリサイド化によ
り形成したが、第６の実施形態と同様にして、予めシリ
サイド化している金属シリサイドをスパッタまたはＣＶ
Ｄ（ケミカルベーパーデポジション）法などによって形
成してもよい。
【０１１９】
【発明の効果】以上説明したように、本発明の半導体装
置は、シリコン電極と導電膜との間に金属シリサイドか
らなるバリアメタル層を設けたため、シリコン電極の上
で導電膜とコンタクトをとってもチャネル電位やしきい
値電圧が変化せずに安定した特性の半導体装置を作製す
ることができ、低抵抗化、高速化、微細化、高集積化が
可能となるという効果を有する。
置は、シリコン電極と導電膜との間に金属シリサイドか
らなるバリアメタル層を設けたため、シリコン電極の上
で導電膜とコンタクトをとってもチャネル電位やしきい
値電圧が変化せずに安定した特性の半導体装置を作製す
ることができ、低抵抗化、高速化、微細化、高集積化が
可能となるという効果を有する。
【図１】本発明の第１の実施形態の半導体装置の平面図
である。
である。
【図２】図１の半導体装置のイメージ部２１の構造を示
した平面図である。
した平面図である。
【図３】図２の半導体装置のイメージ部２１の一部拡大
図である。
図である。
【図４】図３の半導体装置のＡ−Ａ’面における断面摸
式図（図４（ａ））およびＢ−Ｂ’面における断面摸式
図（図４（ｂ））である。
式図（図４（ａ））およびＢ−Ｂ’面における断面摸式
図（図４（ｂ））である。
【図５】図４の半導体装置の製造工程の途中における断
面摸式図である。
面摸式図である。
【図６】本発明の第２の実施形態の半導体装装置のＡ−
Ａ’面における断面摸式図（図６（ａ））およびＢ−
Ｂ’面における断面摸式図（図６（ｂ））である。
Ａ’面における断面摸式図（図６（ａ））およびＢ−
Ｂ’面における断面摸式図（図６（ｂ））である。
【図７】本発明の第３の実施形態の半導体装装置のＡ−
Ａ’面における断面摸式図（図７（ａ））およびＢ−
Ｂ’面における断面摸式図（図７（ｂ））である。
Ａ’面における断面摸式図（図７（ａ））およびＢ−
Ｂ’面における断面摸式図（図７（ｂ））である。
【図８】本発明の第４の実施形態の半導体装装置のＡ−
Ａ’面における断面摸式図（図８（ａ））およびＢ−
Ｂ’面における断面摸式図（図８（ｂ））である。
Ａ’面における断面摸式図（図８（ａ））およびＢ−
Ｂ’面における断面摸式図（図８（ｂ））である。
【図９】本発明の第５の実施形態の半導体装装置のＡ−
Ａ’面における断面摸式図（図９（ａ））およびＢ−
Ｂ’面における断面摸式図（図９（ｂ））である。
Ａ’面における断面摸式図（図９（ａ））およびＢ−
Ｂ’面における断面摸式図（図９（ｂ））である。
【図１０】本発明の第６の実施形態の半導体装装置のＡ
−Ａ’面における断面摸式図（図１０（ａ））およびＢ
−Ｂ’面における断面摸式図（図１０（ｂ））である。
−Ａ’面における断面摸式図（図１０（ａ））およびＢ
−Ｂ’面における断面摸式図（図１０（ｂ））である。
【図１１】本発明の第７の実施形態の半導体装置の平面
図（図１１（ａ））およびＣ−Ｃ’面における断面摸式
図（図１１（ｂ））である。
図（図１１（ａ））およびＣ−Ｃ’面における断面摸式
図（図１１（ｂ））である。
【図１２】本発明の第７の実施形態の半導体装置の平面
図（図１２（ａ））およびＤ−Ｄ’面における断面摸式
図（図１２（ｂ））である。
図（図１２（ａ））およびＤ−Ｄ’面における断面摸式
図（図１２（ｂ））である。
【図１３】従来のＭＯＳトランジスタの平面図である。
【図１４】従来の固体撮像素子の断面図である。
【図１５】従来の固体撮像素子の断面図である。
１ Ｎ型シリコン基板 ２ Ｐウェル ３ 素子分離領域 ４ 電荷転送領域 ５ 光電変換領域 ６ Ｐ+領域 ７ ゲート絶縁膜 ８ 電荷転送電極 ９ 酸化膜 １０ 電荷転送電極 １１ 酸化膜 １２ コンタクト １３ 遮光膜 １４ 開口部 １５ バリアメタル層 １７ スルーホール １８ 配線 １９ チタン膜 ２０ 窒化チタン膜 ２１ イメージ部 ２２ 配線部 ２３ 半導体基板 ２４ ドレイン領域 ２５ ソース領域 ２６ ゲート膜 ２７ ゲート電極 ２８ 絶縁膜 ２９ コンタクト ３０ ポリシリコン層 ３１ 金属配線 ３２ バリア膜 ４３ タングステン膜 ４５ バリアメタル層 ４６ ポリシリコン層 ４７ バリアメタル層 ５５ バリアメタル層 ５６ ポリシリコン層 ６５ バリアメタル層 ９１ 金属配線 ９３ 素子分離領域 ９４ ドレイン領域 ９５ ソース領域 ９７ ゲート電極 ９９ コンタクト １００ 拡散領域 １０１ ポリシリコン配線 １０１a コンタクト １０３ アルミ層 １０３a コンタクト １０５ タングステン層 １０５a コンタクト １０８ 電荷転送電極 １１０ 電荷転送電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−211883（ＪＰ，Ａ) 特開 平３−184375（ＪＰ，Ａ) 特開 平８−222721（ＪＰ，Ａ) 特開 平３−188672（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/762 H01L 21/28 301 H01L 21/339 H01L 27/148 H01L 29/78
Claims (14)
- 【請求項１】半導体基板上に形成された第１の絶縁膜
と、 前記第１の絶縁膜上に形成されたポリシリコンまたは単
結晶シリコンからなるシリコン電極と、 前記シリコン電極を被って形成され、前記シリコン電極
上に開口部を有する第２の絶縁膜と、 前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、 前記開口部および前記第２の絶縁膜上に形成された導電
膜とを有する半導体装置。 - 【請求項２】半導体基板上に形成された第１の絶縁膜
と、 前記第１の絶縁膜上に形成されたポリシリコンまたは単
結晶シリコンからなるシリコン電極と、 前記シリコン電極を被って形成され、前記シリコン電極
上に開口部を有する第２の絶縁膜と、 前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、 前記第２の絶縁膜上に形成されチタンからなるチタン膜
と、 前記開口部および前記チタン膜上に形成され窒化チタン
からなる窒化チタン膜と、 前記窒化チタン膜上に形成された導電膜とを有する半導
体装置。 - 【請求項３】半導体基板上に形成された第１の絶縁膜
と、 前記第１の絶縁膜上に形成されたポリシリコンまたは単
結晶シリコンからなるシリコン電極と、 前記シリコン電極を被って形成され、前記シリコン電極
上に開口部を有する第２の絶縁膜と、 前記開口部内の前記シリコン電極表面に形成され金属シ
リサイドからなるバリアメタル層と、 前記第２の絶縁膜上に形成されチタンからなるチタン膜
と、 前記開口部および前記チタン膜上に形成された導電膜と
を有する半導体装置。 - 【請求項４】半導体基板上に形成された第１の絶縁膜
と、 前記第１の絶縁膜上に形成されたポリシリコンまたは単
結晶シリコンからなるシリコン電極と、 前記シリコン電極を被って形成され、前記シリコン電極
上に開口部を有する第２の絶縁膜と、 前記開口部内の前記シリコン電極上に形成されたポリシ
リコンまたは単結晶シリコンからなるシリコン層と、 前記シリコン層の表面に形成され金属シリサイドからな
るバリアメタル層と、前記バリアメタル層および前記第
２の絶縁膜上に形成された導電膜とを有する半導体装
置。 - 【請求項５】前記シリコン層または前記バリアメタル層
が前記第２の絶縁膜上において半球状である請求項４記
載の半導体装置。 - 【請求項６】前記導電膜が単層または複層の金属膜であ
る請求項１から５のいずれか１項記載の半導体装置。 - 【請求項７】前記導電膜が単層または複層の導電性を有
する材料により形成されている請求項１から５のいずれ
か１項記載の半導体装置。 - 【請求項８】前記導電膜がタングステン、アルミニウ
ム、アルミニウム合金またはタングステン合金である請
求項１から５のいずれか１項記載の記載の半導体装置。 - 【請求項９】半導体基板上に第１の絶縁膜を形成する工
程と、 前記第１の絶縁膜上にポリシリコンまたは単結晶シリコ
ンからなるシリコン電極を形成する工程と、 前記シリコン電極を第２の絶縁膜で被うとともに、前記
シリコン電極上の前記第２の絶縁膜に開口部を形成する
工程と、 前記開口部内に露出している前記シリコン電極上に金属
膜を形成する工程と、 熱処理により前記金属膜と前記シリコン電極とを反応さ
せ金属シリサイドからなるバリアメタル層を形成する工
程と、 前記開口部および前記第２の絶縁膜上に導電膜を形成す
る工程とを有する半導体装置の製造方法。 - 【請求項１０】半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜上にポリシリコンまたは単結晶シリコ
ンからなるシリコン電極を形成する工程と、 前記シリコン電極を第２の絶縁膜で被うとともに、前記
シリコン電極上の前記第２の絶縁膜に開口部を形成する
工程と、 前記開口部内に露出している前記シリコン電極上に金属
膜を形成する工程と、 熱処理により前記金属膜と前記シリコン電極とを反応さ
せ金属シリサイドからなるバリアメタル層を形成する工
程と、 前記第２の絶縁膜上にチタンからなるチタン膜を形成す
る工程と、 前記開口部および前記チタン膜上に窒化チタンからなる
窒化チタン膜を形成する工程と、 前記窒化チタン膜上に導電膜を形成する工程とを有する
半導体装置の製造方法。 - 【請求項１１】半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜上にポリシリコンまたは単結晶シリコ
ンからなるシリコン電極を形成する工程と、 前記シリコン電極を第２の絶縁膜で被うとともに、前記
シリコン電極上の前記第２の絶縁膜に開口部を形成する
工程と、 前記開口部内に露出している前記シリコン電極上に金属
膜を形成する工程と、 熱処理により前記金属膜と前記シリコン電極とを反応さ
せ金属シリサイドからなるバリアメタル層を形成する工
程と、 前記第２の絶縁膜上にチタンからなるチタン膜を形成す
る工程と、 前記開口部および前記チタン膜上に導電膜を形成する工
程とを有する半導体装置の製造方法。 - 【請求項１２】半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜上にポリシリコンまたは単結晶シリコ
ンからなるシリコン電極を形成する工程と、 前記シリコン電極を第２の絶縁膜で被うとともに、前記
シリコン電極上の前記第２の絶縁膜に開口部を形成する
工程と、 前記開口部にポリシリコンまたは単結晶シリコンを埋設
することによりシリコン層を形成する工程と、 前記シリコン層の上に金属膜を形成する工程と、 熱処理により前記金属膜と前記シリコン層とを反応させ
金属シリサイドからなるバリアメタル層を形成する工程
と、 前記バリアメタル層および前記第２の絶縁膜上に導電膜
を形成する工程とを有する半導体装置の製造方法。 - 【請求項１３】半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜上にポリシリコンまたは単結晶シリコ
ンからなるシリコン電極を形成する工程と、 前記シリコン電極を第２の絶縁膜で被うとともに、前記
シリコン電極上の前記第２の絶縁膜に開口部を形成する
工程と、 前記開口部内に露出している前記シリコン電極の上にポ
リシリコンまたは単結晶シリコンからなるシリコン層を
形成する工程と、 前記シリコン層の上に金属膜を形成する工程と、 熱処理により前記金属膜と前記シリコン層とを反応させ
金属シリサイドからなるバリアメタル層を形成する工程
と、 前記バリアメタル層および前記第２の絶縁膜上に導電膜
を形成する工程とを有する半導体装置の製造方法。 - 【請求項１４】前記シリコン層または前記バリアメタル
層が前記第２の絶縁膜上において半球状である請求項１
３記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9026765A JP3060979B2 (ja) | 1997-02-10 | 1997-02-10 | 半導体装置およびその製造方法 |
| US09/018,462 US6188119B1 (en) | 1997-02-10 | 1998-02-04 | Semiconductor device having barrier metal layer between a silicon electrode and metal electrode and manufacturing method for same |
| KR1019980003736A KR100350753B1 (ko) | 1997-02-10 | 1998-02-09 | 실리콘전극과금속전극사이에배리어금속층을갖는반도체장치및그의제조방법 |
| CNB98100508XA CN1157798C (zh) | 1997-02-10 | 1998-02-10 | 半导体器件及其生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9026765A JP3060979B2 (ja) | 1997-02-10 | 1997-02-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223881A JPH10223881A (ja) | 1998-08-21 |
| JP3060979B2 true JP3060979B2 (ja) | 2000-07-10 |
Family
ID=12202390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9026765A Expired - Fee Related JP3060979B2 (ja) | 1997-02-10 | 1997-02-10 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6188119B1 (ja) |
| JP (1) | JP3060979B2 (ja) |
| KR (1) | KR100350753B1 (ja) |
| CN (1) | CN1157798C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015022875A (ja) * | 2013-07-18 | 2015-02-02 | 富士電機株式会社 | 加熱装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284438A (ja) * | 1997-04-02 | 1998-10-23 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JP3988239B2 (ja) | 1998-03-19 | 2007-10-10 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100277086B1 (ko) * | 1999-01-02 | 2000-12-15 | 윤종용 | 반도체 장치 및 그 제조 방법 |
| JP2004200321A (ja) * | 2002-12-17 | 2004-07-15 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2005086186A (ja) | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 固体撮像装置とその製造方法 |
| TWI262538B (en) * | 2004-04-30 | 2006-09-21 | Sharp Kk | Component placement substrate and production method thereof |
| JP4281613B2 (ja) | 2004-05-07 | 2009-06-17 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び固体撮像素子の駆動方法 |
| JP4710305B2 (ja) * | 2004-11-15 | 2011-06-29 | ソニー株式会社 | 固体撮像素子 |
| JP4680655B2 (ja) * | 2005-04-01 | 2011-05-11 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008135636A (ja) * | 2006-11-29 | 2008-06-12 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| JP5651928B2 (ja) * | 2009-05-11 | 2015-01-14 | ソニー株式会社 | 固体撮像素子、撮像装置 |
| JP5991889B2 (ja) * | 2012-09-10 | 2016-09-14 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
| US9577134B2 (en) * | 2013-12-09 | 2017-02-21 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
| JP6455109B2 (ja) | 2014-12-04 | 2019-01-23 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162871A (en) * | 1980-05-19 | 1981-12-15 | Nec Corp | Manufacture of semiconductor device |
| JPS63133672A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | 半導体装置 |
| JPS63283161A (ja) | 1987-05-15 | 1988-11-21 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2504067B2 (ja) | 1987-09-04 | 1996-06-05 | 日本電気株式会社 | 固体撮像装置 |
| JP2635113B2 (ja) * | 1988-07-27 | 1997-07-30 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP2871831B2 (ja) | 1989-09-26 | 1999-03-17 | 日本電気株式会社 | 固体撮像装置 |
| JPH03184375A (ja) | 1989-12-13 | 1991-08-12 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPH03188672A (ja) | 1989-12-18 | 1991-08-16 | Matsushita Electron Corp | 電荷転送装置及びその製造方法 |
| JPH03222474A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | 赤外線固体撮像装置の製造方法 |
| JPH04245474A (ja) | 1991-01-30 | 1992-09-02 | Toshiba Corp | 固体撮像素子 |
| JPH0730104A (ja) * | 1993-07-08 | 1995-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3394308B2 (ja) | 1994-01-25 | 2003-04-07 | 株式会社日立製作所 | 固体撮像装置 |
| KR960005761A (ko) * | 1994-07-27 | 1996-02-23 | 이데이 노부유끼 | 반도체장치 |
| JP3339238B2 (ja) | 1995-02-14 | 2002-10-28 | ソニー株式会社 | 固体撮像素子 |
-
1997
- 1997-02-10 JP JP9026765A patent/JP3060979B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-04 US US09/018,462 patent/US6188119B1/en not_active Expired - Fee Related
- 1998-02-09 KR KR1019980003736A patent/KR100350753B1/ko not_active IP Right Cessation
- 1998-02-10 CN CNB98100508XA patent/CN1157798C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015022875A (ja) * | 2013-07-18 | 2015-02-02 | 富士電機株式会社 | 加熱装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1157798C (zh) | 2004-07-14 |
| US6188119B1 (en) | 2001-02-13 |
| KR19980071204A (ko) | 1998-10-26 |
| CN1190803A (zh) | 1998-08-19 |
| KR100350753B1 (ko) | 2002-11-23 |
| JPH10223881A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060979B2 (ja) | 半導体装置およびその製造方法 | |
| US8896137B2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
| US8362577B2 (en) | Resonator including a microelectromechanical system structure with first and second structures of silicon layers | |
| JPH10189966A (ja) | 半導体装置及びその製造方法 | |
| JPH11354651A (ja) | Ｃｍｏｓ自己整合ストラップ状相互接続およびその方法 | |
| JP3204169B2 (ja) | 半導体装置の製造方法 | |
| JPH0581052B2 (ja) | ||
| US20070085119A1 (en) | CMOS image sensor and method for manufacturing the same | |
| TW200406911A (en) | Method for fabricating image sensor using salicide process | |
| JPH10308516A (ja) | Ｓｏｉ構造の半導体装置およびその製造方法 | |
| EP3852143A1 (en) | Semiconductor image sensor device and fabrication method thereof | |
| JPH11330440A (ja) | 固体撮像装置及びその製造方法 | |
| JP3255116B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH1187701A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0621374A (ja) | 相補型半導体装置 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JP2967754B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JP2752222B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2638558B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09120964A (ja) | 配線の形成方法及び半導体素子の形成方法 | |
| US20030160282A1 (en) | Semiconductor device | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |
|
| LAPS | Cancellation because of no payment of annual fees |