JP2017117855A - 撮像装置の製造方法 - Google Patents

撮像装置の製造方法 Download PDF

Info

Publication number
JP2017117855A
JP2017117855A JP2015249094A JP2015249094A JP2017117855A JP 2017117855 A JP2017117855 A JP 2017117855A JP 2015249094 A JP2015249094 A JP 2015249094A JP 2015249094 A JP2015249094 A JP 2015249094A JP 2017117855 A JP2017117855 A JP 2017117855A
Authority
JP
Japan
Prior art keywords
film
substrate
main surface
insulating film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015249094A
Other languages
English (en)
Other versions
JP6676365B2 (ja
Inventor
克範 廣田
Katsunori Hirota
克範 廣田
聡志 小川
Satoshi Ogawa
聡志 小川
信貴 浮ケ谷
Nobutaka Ukigaya
信貴 浮ケ谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015249094A priority Critical patent/JP6676365B2/ja
Priority to US15/383,357 priority patent/US9859329B2/en
Publication of JP2017117855A publication Critical patent/JP2017117855A/ja
Application granted granted Critical
Publication of JP6676365B2 publication Critical patent/JP6676365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

【課題】 信頼性や歩留まりの向上に寄与する撮像装置の製造方法を提供する。【解決手段】 ポリシリコン膜の上に第1の絶縁膜を形成し、第1の絶縁膜の第2の主面の上に形成された部分と、第1の絶縁膜の基板の側面に形成された部分を除去してポリシリコン膜を露出する。ポリシリコン膜を露出した後に、第1の主面の上にプラズマCVD法で第2の絶縁膜を形成する。【選択図】 図8

Description

本発明は、撮像装置の製造方法に関する。
CMOSセンサー等の撮像装置の基板には、撮像装置を製造する工程で、鉄やニッケルなどの金属不純物が混入することがある。金属不純物、特に、重金属不純物がシリコン基板内で電気的に活性化されると、その固定電荷により撮像装置の特性の一つである白傷を生じさせることがある。
特許文献1には、基板裏面に直接にポリシリコン膜を形成することが開示されている。シリコン基板裏面に形成されたポリシリコン膜は、撮像装置の製造工程で混入する金属不純物を活性領域から離れた領域に補足(ゲッタリング)するための膜として機能する。
また、特許文献1には、基板表面に形成されたポリシリコン膜を除去する工程において、基板裏面に形成されたポリシリコン膜までもが除去されないように、基板裏面に形成されているポリシリコン膜の上に保護膜を形成することが記載されている。ここで、ポリシリコン膜を保護する保護膜は、例えば熱酸化法や減圧熱CVD法(LPCVD法)により形成された酸化シリコン膜などの絶縁膜からなる膜である。
一方、特許文献2には、画素領域では光電変換部に入射する光の反射防止膜として機能する絶縁膜を形成するとともに、同時に周辺回路領域に配されているトランジスタのゲート電極の側壁に絶縁膜を形成することが開示されている。この場合、基板表面側のみならず、基板裏面側にも絶縁膜が形成されることとなる。
特開2012−129312号公報 特開2012−182426号公報
本発明者らは、基板裏面側にゲッタリング用のポリシリコン膜と絶縁膜が設けられた撮像装置について、基板表面側にプラズマCVD法により層間絶縁膜などを形成する場合、トランジスタのゲート絶縁膜で絶縁破壊が生じることを見出した。この結果、信頼性や製造歩留まりが低くなるおそれがある。そこで、本発明は、信頼性や歩留まりの向上に寄与する撮像装置の製造方法を提供することを目的とする。
本発明に係る製造装置の製造方法は、複数のトランジスタが形成される第1の主面と、前記第1の主面とは反対側の第2の主面を有する基板を準備する工程と、前記第1の主面の上と、前記第2の主面の上と、前記基板の側面にポリシリコン膜を形成する工程と、前記第1の主面の上と、前記第2の主面の上と、前記基板の側面に形成されたポリシリコン膜の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の前記第2の主面の上に形成された部分と、前記第1の絶縁膜の前記基板の側面に形成された部分を除去することにより、前記第2の主面の上と前記基板の側面に形成された前記ポリシリコン膜を露出する工程と、前記ポリシリコン膜を露出する工程の後に、前記第1の主面の上に、プラズマCVD法で第2の絶縁膜を形成する工程と、を備えたことを特徴とする。
本発明によれば、信頼性や歩留まりの向上に寄与する撮像装置の製造方法を提供することができる。
本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第1実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第2実施形態に係る撮像装置の製造方法を示す工程断面図。 本発明の第3実施形態に係る撮像装置の製造方法を示す工程断面図。
以下、本発明に係る撮像装置の製造方法の実施形態について、図を参照しながら詳細に説明する。
(第1の実施形態)
本実施形態に係る撮像装置の製造方法を図1から図7を用いて説明する。
図1において、符号1000は、光電変換部や、転送トランジスタ、増幅トランジスタ、選択トランジスタを含む複数のトランジスタが配される画素領域を模式的に示したものである。また、符号2000は、画素領域の外側に設けられ、画素領域から出力された信号を処理する複数のトランジスタ等が配された周辺回路領域を模式的に示したものである。
まず、図1(A)に示す工程において、第1の主面1011(表面1011)と第2の主面1012(裏面1012)を有するシリコンからなる基板101を準備する。ここで、表面1011は複数のトランジスタが配される側の面であり、裏面1012は表面1011とは反対側の面である。次に、基板101上に酸化シリコン膜102を形成する。酸化シリコン膜102は、表面1011、裏面1012、基板101の側面を覆うように形成される。酸化シリコン膜102は、例えば、酸化炉中において、酸化雰囲気で800℃〜1000℃で加熱することによって形成される。酸化シリコン膜102は、例えば10nm〜50nmの厚さとする。なお、本明細書において、「上」とは、ある膜が積層される方向を意味する場合がある。また、各面を「覆う」とは、ある膜が基板101に直接接する場合のみならず、基板101とある膜の間に絶縁膜を挟む場合も含むときがある。さらに、「側面」とは、表面1011や裏面1012とは異なる面を意味する場合がある。
次に、図1(B)に示す工程において、基板101の裏面側の酸化シリコン膜102を除去して、基板101の裏面1012および側面を露出させる。この酸化シリコン膜102の除去工程では、例えば、枚様式洗浄装置を使用し、室温において、100:1程度の希釈HF水溶液によって処理する。裏面側に形成されている膜のみを除去するためには、例えば、溶液をノズルから基板101の裏面側にのみ吐出させるような構成とすればよい。また、表面側に形成されている膜を残存させるためには、例えば、Nガスや純水を用いて、表面側が溶液に晒されないような構成とすればよい。
次に、図1(C)に示す工程において、基板101の表面1011、裏面1012、基板101の側面を覆うようにポリシリコン膜103を形成する。ポリシリコン膜103は、例えば、減圧熱CVD装置を使用し、SiHガス雰囲気中で、530℃〜650℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成される。ポリシリコン膜103は、例えば、20nm〜100nmの範囲内の厚さとする。ポリシリコン膜103は、この後の工程で素子分離用の溝の内壁を酸化する際に生じうるバーズビークの抑制等に用いられる。
次に、図2(A)に示す工程において、基板101の表面1011、裏面1012、基板101の側面を覆うように酸化シリコン膜104を形成する。酸化シリコン膜104は、例えば、酸化炉を使用し、酸化雰囲気中で、800℃〜1000℃の範囲内の温度において形成される。酸化シリコン膜104は、例えば、50nm〜150nmの範囲内の厚さを有する。酸化シリコン膜104は、減圧熱CVD装置を使用して形成されてもよい。酸化シリコン膜104は、ポリシリコン膜103を保護する保護膜として機能する。次に、図2(B)に示す工程において、基板101の表面1011の側の酸化シリコン膜104を除去する。これにより、表面1011の側のポリシリコン膜103が露出し、裏面1012側と側面には酸化シリコン膜104が残存する。表面1011の側の酸化シリコン膜104は、例えば、ウエットエッチング法によって除去される。例えば、枚様式洗浄装置を使用し、室温で、100:1程度の希釈HF水溶液によって酸化シリコン膜104を除去する。
次に、図2(C)に示す工程において、基板101の表面1011、裏面1012、基板101の側面を覆うように窒化シリコン膜105を形成する。窒化シリコン膜105は、例えば、減圧熱CVD装置を使用し、SiHCl及びNHの混合ガス雰囲気中で、650℃〜850℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成される。窒化シリコン膜105は、例えば、100nm〜300nmの範囲内の厚さを有する。
次に、図3(A)に示す工程において、基板101の表面1011の側の窒化シリコン膜105の上にフォトレジストパターン等のマスクMを形成する。そして、マスクMの開口OPを通して、表面1011の側の窒化シリコン膜105、ポリシリコン膜103、酸化シリコン膜102、基板101をエッチングする。これによって、基板101の表面1011に溝106が形成される。このエッチングは、例えば、ドライエッチング法を用いる。溝106の深さは、例えば、100nm〜300nmの範囲内である。また、溝106を形成した後に、酸化工程を行い、溝106の内壁に酸化シリコン膜を形成してもよい。
次に、図3(B)に示す工程において、溝106の内部を充填するように、基板101の表面側(窒化シリコン膜105の表面)に酸化シリコン膜102を形成する。酸化シリコン膜102は、例えば、Ar、O及びSiHの混合ガスを処理ガスとして、300℃〜800℃の範囲内の温度でHDP(High Density Plasma)CVD装置を使用して形成される。酸化シリコン膜102は、例えば、300nm〜700nmの範囲内の厚さを有する。続いて、CMP(Chemical Mechanical Polish)法により、酸化シリコン膜102を除去及び研磨する。この工程では、溝106の内部の酸化シリコン膜102を残しつつ、窒化シリコン膜105の表面を露出させる。これにより、活性領域を画定する素子分離領域107’が形成される。このように素子分離を形成する工程は、STI(Shallow Trench Isolation)法と呼ばれる。
次に、図3(C)に示す工程において、素子分離領域107’の厚さを調整する。この処理は、例えば、ウエットエッチング法によって実施されうる。この処理は、例えば、バッチ式洗浄装置を使用し、室温で、100:1程度の希釈HF水溶液を処理液として用いて実施される。
次に、図4(A)に示す工程において、基板101の表面1011、側面及び裏面1012側の窒化シリコン膜105を除去することにより、表面1011側のポリシリコン膜103と、側面及び裏面1012側の酸化シリコン膜104を露出させる。窒化シリコン膜105は、例えば、バッチ式洗浄装置を使用し、150℃〜170℃の範囲内の温度に調整されたリン酸によって除去される。
次に、図4(B)に示す工程において、基板101の表面1011の側のポリシリコン膜103を除去する。この際、裏面側の酸化シリコン膜104は、裏面側のポリシリコン膜103を保護する保護膜として機能する。ポリシリコン膜103は、例えば、バッチ式洗浄装置を使用し、50℃〜100℃の範囲内の温度で、アンモニア、過酸化水素及び純水の混合液によって除去される。このような条件を用いることにより、ポリシリコン膜103と酸化シリコン膜104との間に高いエッチング選択比が得られる。
以上の工程によって、基板101の裏面側にポリシリコン膜103を残存させることが可能となる。ポリシリコン膜103はゲッタリング効果を有するため、金属不純物の汚染による撮像装置の白傷の発生を抑制することができる。
次に、基板101の表面1011上にフォトレジスト膜を適宜形成し、フォトレジスト膜をマスクとして不純物を基板101内に導入することにより、画素領域10のウエルや周辺回路領域20のウエルを適宜形成する(不図示)。
次に、図4(C)に示す工程において、基板101の表面1011の側の酸化シリコン膜102を除去して、基板101の表面1011を露出させる。酸化シリコン膜102は、例えば、枚様式洗浄装置を使用し、室温において、100:1程度の希釈HF水溶液によって除去する。続いて、基板101の表面1011、裏面1012、側面を覆うように酸化シリコン膜108を形成する。この酸化シリコン膜108はトランジスタのゲート絶縁膜となる。酸化シリコン膜108は、例えば、酸化炉を使用し、酸化雰囲気中で、800℃〜1000℃の範囲内の温度とすることにより形成される。酸化シリコン膜108は、例えば、2nm〜15nmの範囲内の厚さを有する。次に、基板101の表面1011、裏面1012、側面を覆うようにポリシリコン膜109を形成する。後の工程で、このポリシリコン膜109はトランジスタのゲート電極となる。ポリシリコン膜109は、例えば、減圧熱CVD装置を使用し、SiHガス雰囲気中で、530℃〜650℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成されうる。ポリシリコン膜109は、例えば、100nm〜300nmの範囲内の厚さを有する。
次に、図5(A)に示す工程において、基板101の表面1011上にフォトレジスト膜を適宜形成し、ポリシリコン膜109をパターニングする。これにより、ポリシリコン膜よりなるゲート電極110が形成される。次に、基板101の表面1011上にフォトレジスト膜を適宜形成し、フォトレジスト膜をマスクとして不純物を基板101内に導入する。これにより、画素領域1000において、光電変換部111、光電変換部111を埋め込み構造とするための表面領域112、フローティングディフュージョン(FD)113を適宜形成する。また、周辺回路領域2000において、LLD(Lightly Doped Drain)構造となる領域114を適宜形成する。
次に、図5(B)に示す工程において、基板101の表面1011、裏面1012、側面の上に酸化シリコン膜115を形成する。これにより、酸化シリコン膜115とゲート電極110が接することになる。酸化シリコン膜115は、例えば、減圧熱CVD装置を使用し、Si(OCとOの混合ガス雰囲気中で、600℃〜800℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成される。酸化シリコン膜115は、例えば、5nm〜20nmの範囲内の厚さを有する。次に、基板101の表面1011、裏面1012、側面に形成された酸化シリコン膜115の上に窒化シリコン膜116を形成する。窒化シリコン膜116は、例えば、減圧熱CVD装置を使用し、SiHCl及びNHの混合ガス雰囲気中で、650℃〜850℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成される。窒化シリコン膜116は、例えば、10nm〜100nmの範囲内の厚さを有する。この工程により、酸化シリコン膜115と窒化シリコン膜116とを有する積層膜(第1の絶縁膜)が形成される。
次に、図5(C)に示す工程において、基板101の表面1011上にフォトレジスト膜を適宜形成し、フォトレジスト膜をマスクとして、酸化シリコン膜115と窒化シリコン膜116からなる積層膜を異方性エッチングする。これにより、周辺回路領域2000においては、ゲート電極110の側壁部に酸化シリコン膜115と窒化シリコン膜116が形成される。また、画素領域1000においては、酸化シリコン膜115と窒化シリコン膜116からなる積層膜が、トランジスタのゲート電極、ソース領域、ドレイン領域の上を覆うように形成される。転送トランジスタのソース領域となる光電変換部においては、この積層膜が反射防止膜として機能する。この工程において、基板101の裏面側の酸化シリコン膜115と窒化シリコン膜116は、エッチングされることなく残存する。
次に、図6(A)に示す工程において、基板101の表面1011上にフォトレジスト膜を適宜形成し、フォトレジスト膜をマスクとして不純物を基板101内に導入する。これにより、周辺回路領域2000においては、ソース・ドレイン領域118が適宜形成される。
次に、図6(B)に示す工程において、基板101の裏面側及び側面を覆うように形成されていた窒化シリコン膜116、酸化シリコン膜115を除去する。これにより、裏面側に形成されているポリシリコン膜109の一部分と、側面に形成されているポリシリコン膜109の一部分を露出させる。裏面側及び側面の窒化シリコン膜116と酸化シリコン膜115は、例えば、ウエットエッチング法によって除去される。窒化シリコン膜116と酸化シリコン膜115は、例えば、枚様式洗浄装置を使用し、室温で、HF原液によって除去される。図6(B)に示す工程により、裏面側及び側面にポリシリコン膜109が露出した基板が得られる。
本発明者らが鋭意検討した結果、このようにポリシリコン膜109を露出させることにより、後の工程でプラズマCVD法によって層間絶縁膜を形成したとしても、ゲート絶縁膜が絶縁破壊される割合が低下することが分かった。この効果に係るメカニズムは以下のように推測している。すなわち、プラズマCVD法により層間絶縁膜を形成する際には、ゲート電極110に電荷が大量に蓄積される。このような場合であっても、基板の裏面側および基板の側面に形成されているポリシリコン膜109が露出していれば、基板裏面側に形成されているポリシリコン膜109に電荷を逃がすことが可能となる。基板はプラズマCVD装置のステージによって支持されているため、成膜時に蓄積される電荷はステージ側に逃がすことができる。
プラズマCVD装置のステージとしては、メカクランプや真空チャックなどの方式を適宜採用することができるが、電荷を逃がす効果を高めるためには、静電チャック(ESC:Electro Static Chuck)方式を用いてもよい。
また、基板の周辺部に形成されているポリシリコン膜109は、プラズマCVD工程中に電荷を基板側に逃がす程度に形成されていればよく、基板の側面を全て覆っている必要はない。例えば、基板上面からの平面視において、ポリシリコン膜109と基板101とが重複しない領域を有する程度にポリシリコン膜109が基板の側面に形成されていればよい。
さらに、基板101の裏面1012に形成したポリシリコン膜103は、図6(B)に示す工程により、エッチングされることなく残存する。このため、撮像装置の製造工程で混入する金属不純物を除去するゲッタリングのための膜としても機能する。このため、撮像装置の白傷の発生を抑制することが可能となる。
次に、図6(C)に示す工程において、基板101の表面1011上全面に、例えばスパッタリング法により、高融点金属膜(不図示)を形成する。高融点金属膜の材料としては、例えば、コバルト膜を用いる。高融点金属膜は、例えば、5nm〜15nmの範囲内の厚さを有するように形成されうる。次に、熱処理を行うことにより、高融点金属膜中のCo原子と基板101中のSi原子とを反応させ、コバルトシリサイドよりなる金属シリサイド膜119を形成する。また、高融点金属膜中のCo原子とゲート電極110中のSi原子とを反応させ、コバルトシリサイドよりなる金属シリサイド膜120を形成する。次に、未反応の高融点金属膜をエッチング除去する。高融点金属膜は、例えば、バッチ式洗浄装置を使用し、100℃〜150℃の範囲内の温度で、硫酸/過酸化水素の混合液を処理液としてエッチング除去されうる。一方で、画素領域1000には、酸化シリコン膜115及び窒化シリコン膜116からなる積層膜が形成されているため、金属シリサイド膜は形成されない。
次に、図7(A)に示す工程において、酸化シリコン膜よりなる層間絶縁膜121(第2の絶縁膜)を形成する。層間絶縁膜121は、例えば、Ar、O、SiHの混合ガスを処理ガスとして、300℃〜800℃の範囲内の温度でHDPCVD装置を使用して形成される。層間絶縁膜121は、例えば、300nm〜900nmの範囲内の厚さを有する。この工程はゲート絶縁膜108を形成した後にプラズマを使用する成膜工程となる。しかし、上述したように、図6(B)に示す工程において、基板101の裏面側及び側面にポリシリコン膜109が露出しているため、ゲート絶縁膜108の絶縁破壊を抑制することが可能となる。
次に、図7(B)に示す工程において、層間絶縁膜121上にフォトレジスト膜を適宜形成し、フォトレジスト膜をマスクとして、層間絶縁膜121を異方性エッチングし、コンタクトホール122を形成する。またこのとき、画素領域1000におけるコンタクトホール122の底部に接触する部分は金属配線による電気的な接続が可能な不純物濃度を確保することが望ましいため、コンタクトホール122開口部からの不純物イオン注入を行ってもよい。続いて、コンタクトホール122の中に導電体を充填して電極を形成する。その後、金属配線形成、カラーフィルタ、マイクロレンズなどを形成する。また、金属配線形成工程の最終工程にMOSトランジスタへの水素供給を促進させるための水素アニール工程を追加してもよい。
(第2の実施形態)
本実施形態は、基本的には第1の実施形態と同じであるが、図6(B)に示した工程の代わりに、図8に示す工程が実施される点が異なる。
図6(A)の工程の後に行われる図8に示す工程では、基板101の周縁部123に形成されているポリシリコン膜109を露出する工程において、窒化シリコン膜116と酸化シリコン膜115からなる積層膜の一部を基板101の裏面側に残存させる。すなわち、基板の側面に形成されている積層膜と、基板の裏面側に形成されている積層膜の一部のみを除去する。積層膜は、例えば、枚様式洗浄装置を使用し、基板101の周縁部123のみを処理できるノズルを使用し、室温で、濃厚HF原液によって除去する。
図8に示す工程により、第1の実施形態と同様に、基板101の周縁部123でポリシリコン膜109が露出した基板が得られる。このため、後工程でプラズマCVD法により層間絶縁膜を形成する際に、装置処理ステージ側に電荷を逃がすことが可能となり、信頼性や歩留まりの向上に寄与する撮像装置の製造方法を提供することができる。
(第3の実施形態)
本実施形態は、第1の実施形態である図4(B)に示した工程の代わりに、図9(A)に示す工程が実施される点が特徴である。すなわち、図4(B)に示すように、第1の実施形態では、酸化シリコン膜104が基板101の裏面側および側面に残存している。しかし、本実施形態では、図9(A)に示すように、酸化シリコン膜104が基板101の裏面側および側面から除去される。この工程により、基板101の裏面側及び側面のポリシリコン膜103が露出される。この後の工程で、ポリシリコン膜109を形成する際に、第1の実施形態のように酸化シリコン膜104が存在しないため、ポリシリコン膜103の直上にはポリシリコン膜109が形成され、積層体が構成されることになる。2層のポリシリコン膜の間に酸化シリコンが設けられないため、プラズマCVD法により層間絶縁膜を形成する際に、より容易に電荷をステージ側に逃がすことができる。また、積層体となることにより、撮像装置の製造工程で混入する金属不純物を除去するゲッタリング効果も向上する。
裏面側及び基板101の側面の酸化シリコン膜104は、例えば、枚様式洗浄装置を使用し、室温において、100:1程度の希釈HF水溶液によって除去することができる。
次に、図9(B)に示す工程において、基板101の表面1011、裏面1012、基板101の側面を覆うようにゲート絶縁膜108を形成する。ゲート絶縁膜108は、例えば、酸化炉を使用し、酸化雰囲気中で、800℃〜1000℃の範囲内の温度において形成される。ゲート絶縁膜108は、例えば、2nm〜15nmの範囲内の厚さを有する。続いて、基板101の裏面側及び側面を覆うように形成されていたゲート絶縁膜108のうち、裏面側及び側面のゲート絶縁膜108を除去する。そして、基板101の裏面側および側面のポリシリコン膜103を露出させる。ゲート絶縁膜108は、例えば、枚様式洗浄装置を使用し、室温において、100:1程度の希釈HF水溶液によって除去することができる。
次に、図9(C)に示す工程において、基板101の表面、裏面、側面を覆うようにポリシリコン膜109を形成する。ポリシリコン膜109は、例えば、減圧熱CVD装置を使用し、SiHガス雰囲気中で、530℃〜650℃の範囲内の温度、10Pa〜150Paの範囲内の圧力で形成される。ポリシリコン膜109は、例えば、100nm〜300nmの範囲内の厚さを有する。
次に、第1の実施形態で説明した図5(A)以降の工程を行う。
本実施形態によれば、第1の実施形態と同様に、基板101の周縁部123でポリシリコン膜109が露出した基板が得られる。このため、後工程でプラズマCVD法により層間絶縁膜を形成する際に、装置処理ステージ側に電荷を逃がすことが可能となり、信頼性や歩留まりの向上に寄与する撮像装置の製造方法を提供することができる。また、ポリシリコンからなる積層体が形成されることから、信頼性や歩留まりをより向上するとともに、ゲッタリング効果を高めることができる。
なお、本発明は上記で説明した実施形態に限定されるものではなく、各実施形態は適宜変更、組み合わせが可能である。
103 ポリシリコン膜
104 酸化シリコン膜
108 酸化シリコン膜
109 ポリシリコン膜
115 酸化シリコン膜
116 窒化シリコン膜

Claims (8)

  1. 複数のトランジスタが形成される第1の主面と、前記第1の主面とは反対側の第2の主面を有する基板を準備する工程と、
    前記第1の主面の上と、前記第2の主面の上と、前記基板の側面にポリシリコン膜を形成する工程と、
    前記第1の主面の上と、前記第2の主面の上と、前記基板の側面に形成されたポリシリコン膜の上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜の前記第2の主面の上に形成された部分と、前記第1の絶縁膜の前記基板の側面に形成された部分を除去することにより、前記第2の主面の上と前記基板の側面に形成された前記ポリシリコン膜を露出する工程と、
    前記ポリシリコン膜を露出する工程の後に、前記第1の主面の上に、プラズマCVD法で第2の絶縁膜を形成する工程と、を備えたことを特徴とする撮像装置の製造方法。
  2. 前記ポリシリコン膜を露出する工程において、前記第1の絶縁膜の一部が前記第2の主面の上に残存するように、前記第1の絶縁膜を除去することを特徴とする請求項1に記載の撮像装置の製造方法。
  3. 前記第1の絶縁膜は、酸化シリコン膜と窒化シリコン膜を有する積層膜であり、前記第2の絶縁膜は、酸化シリコン膜であることを特徴とする請求項1または2に記載の撮像装置の製造方法。
  4. 前記ポリシリコン膜を形成する工程の前に、
    前記第1の主面の上と、前記第2の主面の上と、前記基板の側面に別のポリシリコン膜を形成する工程と、
    前記第1の主面の上と、前記第2の主面の上と、前記基板の側面に形成された前記別のポリシリコン膜の上に、別の酸化シリコン膜を形成する工程と、
    前記第2の主面の上の前記別のポリシリコン膜の上に形成された前記別の酸化シリコン膜を除去する工程と、
    を更に有することを特徴とする請求項1から3のいずれかに記載の撮像装置の製造方法。
  5. 前記第2の絶縁膜を形成する工程の前に、画素領域に設けられた複数のトランジスタと、前記画素領域の外側である周辺回路領域に設けられた複数のトランジスタとを形成することを特徴とする請求項1から4のいずれかに記載の撮像装置の製造方法。
  6. 前記ポリシリコン膜を形成する工程の後に、前記第1の主面の上に設けられた前記ポリシリコン膜をパターニングする工程を有し、
    前記パターニングされた前記ポリシリコン膜は、前記画素領域に設けられた複数のトランジスタのゲート電極と、前記周辺回路領域に設けられた複数のトランジスタのゲート電極となることを特徴とする請求項5に記載の撮像装置の製造方法。
  7. 前記第1の絶縁膜を形成する工程の後に、前記第1の主面の上に設けられた前記第1の絶縁膜をエッチングする工程を有し、
    前記第1の絶縁膜をエッチングする工程で、前記第1の絶縁膜は、前記周辺回路領域に設けられた前記複数のトランジスタのゲート電極の側壁となることを特徴とする請求項5または6に記載の撮像装置の製造方法。
  8. 前記第1の絶縁膜をエッチングする工程で、前記第1の絶縁膜は、前記画素領域に設けられた前記複数のトランジスタのゲート電極と、ソース領域と、ドレイン領域の上を覆うように設けられることを特徴とする請求項7に記載の撮像装置の製造方法。
JP2015249094A 2015-12-21 2015-12-21 撮像装置の製造方法 Active JP6676365B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015249094A JP6676365B2 (ja) 2015-12-21 2015-12-21 撮像装置の製造方法
US15/383,357 US9859329B2 (en) 2015-12-21 2016-12-19 Imaging device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015249094A JP6676365B2 (ja) 2015-12-21 2015-12-21 撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017117855A true JP2017117855A (ja) 2017-06-29
JP6676365B2 JP6676365B2 (ja) 2020-04-08

Family

ID=59067115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015249094A Active JP6676365B2 (ja) 2015-12-21 2015-12-21 撮像装置の製造方法

Country Status (2)

Country Link
US (1) US9859329B2 (ja)
JP (1) JP6676365B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071695A (ko) * 2016-12-20 2018-06-28 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
US11081643B1 (en) * 2020-01-21 2021-08-03 International Business Machines Corporation Bevel metal removal using ion beam etch
CN114121665B (zh) * 2021-11-08 2024-02-23 长江存储科技有限责任公司 半导体器件的制作方法、半导体器件、存储器及存储系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324773A (ja) * 2001-04-25 2002-11-08 Nec Corp 半導体装置の製造方法
JP2004047952A (ja) * 2002-05-20 2004-02-12 Hitachi Ltd 半導体装置及びその製造方法
JP2009087979A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 基板構造体、及び基板構造体の製造方法
JP2009182133A (ja) * 2008-01-30 2009-08-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010212589A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
JP2012129312A (ja) * 2010-12-14 2012-07-05 Canon Inc 半導体装置の製造方法
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JPH10223640A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
JP3875375B2 (ja) * 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
TW508690B (en) * 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
JP2001345294A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
DE102005035728B3 (de) * 2005-07-29 2007-03-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
KR100722128B1 (ko) * 2005-12-28 2007-05-25 동부일렉트로닉스 주식회사 반도체 소자 제조방법
DE102005063089A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
TW200845302A (en) * 2007-05-09 2008-11-16 Promos Technologies Inc A method of two-step backside etching
KR20090005489A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 반도체 습식 에천트 및 그를 이용한 배선 구조체의형성방법
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
JP2010206056A (ja) 2009-03-05 2010-09-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2011040545A (ja) 2009-08-10 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法
JP2011187585A (ja) 2010-03-05 2011-09-22 Canon Inc 半導体装置の製造方法および基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324773A (ja) * 2001-04-25 2002-11-08 Nec Corp 半導体装置の製造方法
JP2004047952A (ja) * 2002-05-20 2004-02-12 Hitachi Ltd 半導体装置及びその製造方法
JP2009087979A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 基板構造体、及び基板構造体の製造方法
JP2009182133A (ja) * 2008-01-30 2009-08-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010212589A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
JP2012129312A (ja) * 2010-12-14 2012-07-05 Canon Inc 半導体装置の製造方法
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
US9859329B2 (en) 2018-01-02
US20170179191A1 (en) 2017-06-22
JP6676365B2 (ja) 2020-04-08

Similar Documents

Publication Publication Date Title
JP5347283B2 (ja) 固体撮像装置およびその製造方法
JP5446281B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP5444694B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP2010056516A (ja) 固体撮像装置、その製造方法および撮像装置
JP2015109343A (ja) 半導体装置の製造方法
TWI648841B (zh) 半導體裝置之製造方法
TWI613816B (zh) 半導體裝置及其製造方法
JP5976500B2 (ja) プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法
TWI381481B (zh) 半導體裝置及其製造方法
EP3343621A1 (en) A method for manufacturing a semiconductor device
JP2013089652A (ja) 固体撮像装置およびその製造方法
JP6676365B2 (ja) 撮像装置の製造方法
JP6362093B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP2019067826A (ja) 撮像装置およびその製造方法ならびに機器
JP2016134614A (ja) 半導体装置の製造方法
JP2006202860A (ja) 半導体装置及びその製造方法
JP2012028562A (ja) 半導体装置の製造方法
US10658421B2 (en) Method of manufacturing photoelectric conversion apparatus using ion implantation
JP2017183668A (ja) 固体撮像装置の製造方法
JP5130677B2 (ja) 半導体装置の製法
JP2008117845A (ja) 半導体装置及びその製造方法
JP2005191480A (ja) 固体撮像素子の製造方法
JP2009016754A (ja) 半導体装置及びその製造方法
JP2007013006A (ja) 半導体装置の製造方法
JP2011204740A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200312

R151 Written notification of patent or utility model registration

Ref document number: 6676365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151