KR100722128B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100722128B1
KR100722128B1 KR1020050132296A KR20050132296A KR100722128B1 KR 100722128 B1 KR100722128 B1 KR 100722128B1 KR 1020050132296 A KR1020050132296 A KR 1020050132296A KR 20050132296 A KR20050132296 A KR 20050132296A KR 100722128 B1 KR100722128 B1 KR 100722128B1
Authority
KR
South Korea
Prior art keywords
oxide film
wafer
present
semiconductor device
deposition process
Prior art date
Application number
KR1020050132296A
Other languages
English (en)
Inventor
김인수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132296A priority Critical patent/KR100722128B1/ko
Priority to US11/611,909 priority patent/US7709393B2/en
Application granted granted Critical
Publication of KR100722128B1 publication Critical patent/KR100722128B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자 제조방법은, 산화막 증착 공정, 제 1 포토마스크 공정, 금속 증착 공정, 제 2 포토마스크 공정을 순차적으로 진행하는 반도체 소자 제조방법에 있어서, 상기 산화막 증착 공정이 수행된 후, 상기 제 1 포토마스크 공정을 수행하기 전에, 상기 산화막 증착 공정이 수행되면서 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계를 포함한다.
또한 본 발명에 의하면, 상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계는 습식 식각에 의하여 수행되며, 상기 습식 식각 공정은 55℃, HF 49%~55%, 500~1000RPM의 조건으로 수행된다.
또한 본 발명에 의하면, 상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계는 건식 식각에 의하여 수행되며, 상기 웨이퍼의 끝단만을 반응가스에 노출시켜 건식 식각이 수행된다.
또한 본 발명에 의하면, 상기 건식 식각 공정은 1-2torr, 400-900watt, 50-150sccm SF6, 50-200sccm CF4, 5-30sccm O2 조건에서 수행된다.
이와 같은 본 발명에 의하면, 웨이퍼 끝단 및 뒷면의 산화막을 제거하여 플레이크 성 파티클이 발생되는 것을 방지할 수 있는 장점이 있다.

Description

반도체 소자 제조방법{fabricating method of semiconductor device}
도 1은 일반적인 반도체 소자 제조방법에 의한 반도체 소자 제조시 웨이퍼 끝단에 형성되는 산화막을 나타낸 도면.
도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 웨이퍼 끝단에 형성된 산화막을 제거하는 방법을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
110, 210... 웨이퍼 120... 산화막
130... 반도체 구조물 220... 하부플레이트
230... 상부플레이트
본 발명은 반도체 소자 제조방법에 관한 것이다.
반도체 소자의 고기능화 및 고집적화가 진행됨에 따라 패턴이 미세화되고 있으며, 이에 따른 새로운 기술과 공정이 계속적으로 도입되고 있다. CMP 공정, 패드 폴리 공정의 도입으로 실리콘 옥사이드의 평탄도 개선, 고집적화가 가능하여졌으나, 부수적으로 다른 문제점들이 부각되고 있다.
CMP 공정의 도입으로 슬러리에서 기인된 미세 스크래치 및 파티클 발생의 문 제점과, 폴리 패드 사용에 따른 희생 산화막 식각공정의 적용으로 흐름성 파티클 발생의 문제점이 그 중 하나이다.
또한, 로직 & 아날로그(logic & analog) 제품에서 메탈 증착을 진행한 후, 웨이퍼 끝단에서 플레이크(flake)성으로 보이는 파티클이 발생되고 있다. 반도체 제조시 소자의 집적도가 높아짐에 따라 셀 크기(cell size)의 축소는 필수 불가결한 상황이다. 따라서 물질간의 접착력의 차이에 의해 웨이퍼가 받는 열 응력(thermal stress)에 의해 산화막이 깨지는 현상이 발생된다.
이에 따라, 반도체 제조시 웨이퍼 끝단의 산화막, 특히 웨이퍼 뒷면에 존재하는 산화막을 제거해야 하는 필요성이 요청된다.
본 발명은 웨이퍼 끝단 및 뒷면의 산화막을 제거하여 플레이크 성 파티클이 발생되는 것을 방지할 수 있는 반도체 소자 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 산화막 증착 공정, 제 1 포토마스크 공정, 금속 증착 공정, 제 2 포토마스크 공정을 순차적으로 진행하는 반도체 소자 제조방법에 있어서, 상기 산화막 증착 공정이 수행된 후, 상기 제 1 포토마스크 공정을 수행하기 전에, 상기 산화막 증착 공정이 수행되면서 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계를 포함한다.
또한 본 발명에 의하면, 상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거 하는 단계는 습식 식각에 의하여 수행되며, 상기 습식 식각 공정은 55℃, HF 49%~55%, 500~1000RPM의 조건으로 수행된다.
또한 본 발명에 의하면, 상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계는 건식 식각에 의하여 수행되며, 상기 웨이퍼의 끝단만을 반응가스에 노출시켜 건식 식각이 수행된다.
또한 본 발명에 의하면, 상기 건식 식각 공정은 1-2torr, 400-900watt, 50-150sccm SF6, 50-200sccm CF4, 5-30sccm O2 조건에서 수행된다.
이와 같은 본 발명에 의하면, 웨이퍼 끝단 및 뒷면의 산화막을 제거하여 플레이크 성 파티클이 발생되는 것을 방지할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에서는 산화막 증착 공정, 제 1 포토마스크 공정, 금속 증착 공정, 제 2 포토마스크 공정을 순차적으로 진행하는 반도체 소자 제조방법에 있어서, 공정이 진행되는 웨이퍼의 끝단 및 뒷면에 형성된 산화막을 제거하는 방안에 대하여 제시하고자 한다.
도 1은 일반적인 반도체 소자 제조방법에 의한 반도체 소자 제조시 웨이퍼 끝단에 형성되는 산화막을 나타낸 도면이다.
도 1에 나타낸 바와 같이, 반도체 소자를 제조함에 있어 웨이퍼(110)의 중심부에 구현하고자 하는 반도체 구조물(130)이 형성되는 과정에서, 상기 웨이퍼(110)의 끝단 및 뒷면에는 산화막(120)이 형성된다. 여기서 상기 웨이퍼(110)의 끝단 및 뒷면은 베벨(bevel) 지역으로 표현할 수도 있다.
본 발명에서는 웨이퍼(110)의 끝단 및 뒷면에 형성된 산화막(120)을 제거함에 있어 산화막 증착 공정이 수행된 후, 상기 제 1 포토마스크 공정이 진행되기 전에, 상기 산화막 증착 공정이 수행되면서 상기 웨이퍼(110) 끝단 및 뒷면에 형성된 산화막(120)을 제거하는 방안을 제시한다.
즉, 상기 제 1 포토마스크 공정을 진행하기 위하여 포토레지스트 물질을 도포하기 전에, 습식 식각 또는 건식 식각에 의하여 상기 웨이퍼(110) 끝단 및 뒷면에 형성된 산화막(120)을 제거한다. 이때, 공정이 반복적으로 진행되는 경우에는 상기 웨이퍼(110) 끝단 및 뒷면에는 산화막(120) 뿐만 아니라 금속물질 예컨대 알루미늄 물질도 형성될 수 있다. 따라서 본 발명에 따른 반도체 소자 제조방법에 의하면 상기 웨이퍼(110) 끝단 및 뒷면에 형성된 산화막(120)과 금속물질이 제거될 수 있게 된다.
본 발명에 있어서 습식 식각 공정을 이용하여 상기 웨이퍼(110) 끝단 및 뒷면에 형성된 산화막(120)을 제거하는 경우에는 다음과 같은 공정 조건에서 수행될 수 있다. 하나의 예로서 본 발명에 따른 습식 식각 공정조건은 55℃, HF 49%~55%, 500~1000RPM의 조건으로 수행될 수 있다.
또한 본 발명에 있어서 건식 식각 공정을 이용하여 상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 경우에는, 도 2에 나타낸 바와 같이, 상기 웨이퍼(210)의 끝단만을 반응가스에 노출시키도록 한다. 도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 웨이퍼 끝단에 형성된 산화막을 제거하는 방법을 설명하기 위한 도면이다.
즉, 도 2에 나타낸 바와 같이, 하부플레이트(220)와 상부플레이트(230) 사이에 웨이퍼(210)를 위치시키도록 하고, 반응가스로서 적절한 플라즈마를 공급함으로써 상기 웨이퍼(210) 끝단 및 뒷면에 형성된 산화막을 제거할 수 있게 된다. 상기 하부플레이트(220)와 상기 상부플레이트(230)에 의하여 밀착된 웨이퍼(210)의 중심부는 반응가스가 침투되지 않음에 따라 플라즈마와 반응이 일어나지 않게 된다.
이에 따라, 반응가스에 노출된 상기 웨이퍼(210)의 끝단 및 뒷면의 산화막만을 제거할 수 있게 된다. 따라서 본 발명에 의하면, 웨이퍼(210)의 베벨(bevel) 영역에 대해서만 선택적으로 식각을 수행할 수 있게 된다. 이때, 공정이 반복적으로 진행되는 경우에는 상기 웨이퍼(210) 끝단 및 뒷면에는 산화막 뿐만 아니라 금속물질 예컨대 알루미늄 물질도 형성될 수 있다. 따라서 본 발명에 따른 반도체 소자 제조방법에 의하면 상기 웨이퍼(210) 끝단 및 뒷면에 형성된 산화막과 금속물질이 제거될 수 있게 된다.
이와 같은 건식 식각 공정은 하나의 예로서 다음과 같은 조건에서 수행될 수 있다. 상기 건식 식각 공정은 1-2torr, 400-900watt, 50-150sccm SF6, 50-200sccm CF4, 5-30sccm O2 조건에서 수행될 수 있다.
이와 같이 본 발명에 의하면, 웨이퍼의 끝단 및 뒷면(베벨 영역)에 존재하는 이물질을 미리 제거하여 줌으로써, 이후 진행되는 공정에서 파티클에 의하여 소자 특성이 영향을 받게 되는 것을 사전에 방지할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 제조방법에 의하면, 웨이퍼 끝단 및 뒷면의 산화막을 제거하여 플레이크 성 파티클이 발생되는 것을 방지할 수 있는 장점이 있다.

Claims (4)

  1. 산화막 증착 공정, 제 1 포토마스크 공정, 금속 증착 공정, 제 2 포토마스크 공정을 순차적으로 진행하는 반도체 소자 제조방법에 있어서,
    상기 산화막 증착 공정이 수행된 후, 상기 제 1 포토마스크 공정을 수행하기 전에, 상기 산화막 증착 공정이 수행되면서 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계를 포함하며,
    상기 웨이퍼 끝단 및 뒷면에 형성된 산화막을 제거하는 단계는 건식 식각에 의하여 수행되며, 상기 웨이퍼의 끝단만을 반응가스에 노출시켜 건식 식각이 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 건식 식각 공정은 1-2torr, 400-900watt, 50-150sccm SF6, 50-200sccm CF4, 5-30sccm O2 조건에서 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020050132296A 2005-12-28 2005-12-28 반도체 소자 제조방법 KR100722128B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050132296A KR100722128B1 (ko) 2005-12-28 2005-12-28 반도체 소자 제조방법
US11/611,909 US7709393B2 (en) 2005-12-28 2006-12-18 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132296A KR100722128B1 (ko) 2005-12-28 2005-12-28 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
KR100722128B1 true KR100722128B1 (ko) 2007-05-25

Family

ID=38194395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132296A KR100722128B1 (ko) 2005-12-28 2005-12-28 반도체 소자 제조방법

Country Status (2)

Country Link
US (1) US7709393B2 (ko)
KR (1) KR100722128B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891851B2 (ja) * 2012-02-29 2016-03-23 株式会社Sumco シリコンウェーハの表面に形成された酸化膜の除去方法
CN103928290B (zh) * 2013-01-11 2016-08-10 中芯国际集成电路制造(上海)有限公司 晶圆边缘的刻蚀方法
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015471A (ko) * 1997-08-06 1999-03-05 윤종용 웨이퍼 가장자리 부분에 형성된 층간절연막 제거방법
KR20010026189A (ko) * 1999-09-03 2001-04-06 김영환 패드의 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
JP2001345294A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
US6709875B2 (en) * 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015471A (ko) * 1997-08-06 1999-03-05 윤종용 웨이퍼 가장자리 부분에 형성된 층간절연막 제거방법
KR20010026189A (ko) * 1999-09-03 2001-04-06 김영환 패드의 형성 방법

Also Published As

Publication number Publication date
US7709393B2 (en) 2010-05-04
US20070148913A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
KR100970069B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
KR100722128B1 (ko) 반도체 소자 제조방법
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
KR100564580B1 (ko) 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법
KR101194020B1 (ko) 반도체 장치 제조 방법
KR20000047991A (ko) 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치
JP3787485B2 (ja) 薄板の加工方法
KR20070010913A (ko) 건식 식각 장치의 에지링
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
US7288465B2 (en) Semiconductor wafer front side protection
KR100420559B1 (ko) 파티클 발생의 억제가 가능한 반도체 장치의 제조방법
US20070249118A1 (en) Semiconductor device and method of manufacturing the same
US8222143B2 (en) Reworking method for integrated circuit devices
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
TW201942956A (zh) 降低半導體基材之表面不均勻度的方法
KR100914605B1 (ko) 나노토포그라피가 개선된 웨이퍼 제조 방법
US20080160773A1 (en) Method of fabricating semiconductor device
US9588417B2 (en) Photomask pellicle
KR100734653B1 (ko) 산화막 ｃｍｐ 방법
KR100408864B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100611122B1 (ko) 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법
KR101147374B1 (ko) 표면보호층 형성방법 및 이를 이용한 에칭방법
KR100607763B1 (ko) 두 단계의 절연막 연마 공정을 포함하는 반도체 제조 방법
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee