WO2011092795A1 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
WO2011092795A1
WO2011092795A1 PCT/JP2010/007545 JP2010007545W WO2011092795A1 WO 2011092795 A1 WO2011092795 A1 WO 2011092795A1 JP 2010007545 W JP2010007545 W JP 2010007545W WO 2011092795 A1 WO2011092795 A1 WO 2011092795A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
bond wafer
bond
grinding
bonded
Prior art date
Application number
PCT/JP2010/007545
Other languages
English (en)
French (fr)
Inventor
加藤　忠弘
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to EP10844562.8A priority Critical patent/EP2530704B1/en
Priority to CN201080062579.4A priority patent/CN102725823B/zh
Priority to US13/519,218 priority patent/US8603897B2/en
Publication of WO2011092795A1 publication Critical patent/WO2011092795A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Definitions

  • the present invention relates to a method for manufacturing an SOI (Silicon On Insulator) wafer or the like by bonding wafers, and particularly in manufacturing a thick film SOI wafer having an SOI layer thickness of 50 ⁇ m or more.
  • the present invention relates to a method for manufacturing an SOI wafer that suppresses chipping.
  • An SOI wafer in which a bond wafer and a base wafer are bonded together is used as a wafer for high-performance devices.
  • This can be manufactured, for example, as follows. That is, two mirror-polished silicon wafers (bond wafer and base wafer) are prepared, and an oxide film is formed on at least one of the wafers. Then, after bonding these wafers, heat treatment is performed at a temperature of 200 to 1200 ° C. to increase the bond strength. Then, the SOI wafer on which the SOI layer is formed can be manufactured by grinding and polishing the element fabrication side wafer (bond wafer) to reduce the thickness to a desired thickness.
  • silicon wafers may be bonded directly without using an oxide film.
  • an insulating wafer such as quartz, silicon carbide, or alumina is used as the base wafer.
  • surface grinding and surface mirror polishing are performed as thinning processing of the bond wafer.
  • the surface mirror polishing is performed with a polishing amount of 10 to 20 ⁇ m, and thus the thickness of the bond wafer after grinding is 60 to 70 ⁇ m.
  • the outer periphery of the bond wafer and the base wafer is chamfered.
  • a chamfered shape of a 300 mm diameter wafer having a general surface width of 350 ⁇ m, a chamfering angle of 18 degrees, a cross-sectional tip circle R of 280 ⁇ m and a thickness of 775 ⁇ m, after thinning.
  • the cross-sectional shape of the outer periphery of the bond wafer is a very sharp shape with a tip angle (residual angle) of about 20 degrees in a non-bonded state with the base wafer. For this reason, there has been a problem that chipping frequently occurs on the outer periphery of the bond wafer during the surface grinding process or in the subsequent process, and that the bond wafer peels off starting from the chipping.
  • grinding of the outer peripheral portion of the bond wafer is performed on at least a part of the chamfered portion on the bonding surface side with respect to the outer peripheral side of the predetermined width of the outer peripheral portion to be ground.
  • a method of grinding the bond wafer to be removed and a method of grinding the bond wafer with a thickness not damaging the base wafer on the remaining inner peripheral side of the predetermined width of the outer peripheral portion to be ground have been proposed. (See Patent Document 1).
  • Patent Document 1 since the outer peripheral portion of the bond wafer is removed, no chipping occurs, but exposure of the base wafer called a terrace appears, the area of the device element region is reduced, and the terrace step There is a problem that the portion cannot be polished and may cause dusting in the device process. Further, in Patent Document 2, since the diameter of the bond wafer is small without reducing the diameter of the base wafer, the element formation area can be increased, and the occurrence of chipping during processing is easily suppressed. The amount of bond wafers removed by grinding was very large, and it took a lot of time for processing, which was an unrealistic manufacturing method.
  • the present invention has been made in view of the above-mentioned problems, and it is possible to reduce the diameter of a bond wafer as much as possible without changing the shape of the base wafer and to reduce the thickness of the bond wafer outer peripheral portion such as an SOI layer. Furthermore, it aims at providing the manufacturing method of the bonded wafer which can manufacture the bonded wafer which does not peel from a crack in the short time.
  • Thinning the bond wafer includes a first step of surface grinding the bond wafer to a first predetermined thickness, a second step of removing the outer periphery of the surface ground bond wafer, and the bond wafer. And a third step of forming a thin film by surface grinding to a second predetermined thickness.
  • the thinning of the bond wafer includes a first step of surface-grinding the bond wafer to a first predetermined thickness, and a second step of removing an outer peripheral portion of the surface-bonded bond wafer; If it is the manufacturing method of the bonded wafer which has the 3rd process of carrying out the surface grinding of the said bond wafer to the 2nd predetermined thickness and thinning it, generation
  • the outer periphery of the bond wafer can be easily removed in a short time while changing the diameter of the bond wafer as much as possible without changing the shape of the base wafer in the second step.
  • the first predetermined thickness is a thickness such that the residual angle of the outer periphery of the bond wafer after grinding is 40 degrees or more. In this way, in the first step, if the first predetermined thickness is such that the residual angle of the outer periphery of the bond wafer after grinding is 40 degrees or more, the outer periphery of the bond wafer Occurrence of chipping can be more reliably suppressed.
  • the outer peripheral portion of the bond wafer can be removed without changing the shape of the base wafer by using a chamfering wheel having a shape matching the chamfering shape of the base wafer. preferable.
  • the outer peripheral portion of the bond wafer is removed without changing the shape of the base wafer using a chamfering wheel having a shape matched to the chamfering shape of the base wafer, Only the outer periphery of the bond wafer can be removed while suppressing the decrease in the diameter of the bond wafer as much as possible without reliably changing the shape of the base wafer.
  • surface grinding can be performed using a grinding wheel having an average abrasive grain size smaller than that of the grinding wheel used in the surface grinding of the first step.
  • roughening is performed in the first step. Grinding and fine grinding in the third step can reduce the grinding time and reduce the thickness of the bond wafer with high accuracy.
  • the chamfered portion and the surface of the bond wafer can be mirror-polished without chemical etching.
  • the manufacturing cost can be reduced by omitting the etching step.
  • dust generation in the device element manufacturing process can be prevented by a general mirror polishing process.
  • the thinning of the bond wafer is performed by first grinding the bond wafer to a first predetermined thickness, and removing the outer peripheral portion of the bond wafer subjected to the surface grinding. Since there is a second step and a third step of thinning the bond wafer to a second predetermined thickness by surface grinding, it is possible to suppress the occurrence of chipping of the bond wafer in the first step. After the predetermined thickness of 1 is obtained, the outer periphery of the bond wafer can be easily removed in a short time while suppressing the decrease in the diameter of the bond wafer as much as possible without changing the shape of the base wafer in the second step.
  • an SOI wafer as an example of a bonded wafer, but the present invention is not limited to this.
  • surface grinding and surface mirror polishing are performed as thinning processing of the bond wafer after bonding the bond wafer and the base wafer.
  • the outer peripheries of the bond wafer and the base wafer are usually chamfered, and the cross-sectional shape of the outer peripheral part of the bond wafer after thinning becomes a shape with a sharp tip when not bonded to the base wafer.
  • the present inventor has intensively studied to solve such problems.
  • the processing process by surface grinding is divided into two times, and a process for removing the non-bonded portion of the outer periphery of the bond wafer is provided in the middle.
  • the inventors have found that the problem of chipping of the outer periphery of the bond wafer and film peeling at the starting point of the bond wafer at the time of thinning as described above can be solved by a simple method, and the present invention has been completed.
  • FIG. 1 is a flowchart showing an example of a method for producing a bonded wafer according to the present invention.
  • a base wafer and a bond wafer are prepared, and both are bonded together and a bonding heat treatment is performed to produce a bonded wafer (step A).
  • an SOI structure can be formed by forming an oxide film on at least one of the base wafer and the bond wafer and bonding them together.
  • the bonding heat treatment can be performed at a temperature of 200 to 1200 ° C., for example.
  • FIG. 2 An example of a bonded wafer produced in this way is shown in FIG.
  • the outer periphery of the base wafer 2 and the bond wafer 3 used for the bonded wafer 1 is chamfered.
  • These wafers have a chamfered shape of a standard 300 mm diameter wafer.
  • the outer peripheral portion of the wafer surface is tapered outward, and an R portion is formed between the tapered portion and the side surface.
  • the thickness of the wafer is 775 ⁇ m, the taper angle is 18 degrees, the radius of the R portion is 280 ⁇ m, and the surface width is 350 ⁇ m.
  • these numerical values are merely examples, and should be determined according to the specifications of the wafer and the like, and are not limited to these in the present invention.
  • the bond wafer 3 is surface-ground to the first predetermined thickness T1 (first step).
  • a grinding apparatus 4 as shown in FIG. 3 is used, the back surface of the bonded wafer on the base wafer side is fixed to a rotatable suction table 5, and a grinding wheel 6 that rotates from the front surface is arranged in the thickness direction of the wafer.
  • Cutting and grinding can be performed at a desired thickness by a thickness sensor (not shown).
  • a grinding wheel for rough grinding can be used. For example, one having an average abrasive grain size of 20 to 30 ⁇ m (# 300 to # 600) can be used.
  • the cross-sectional shape of the outer periphery of the bond wafer 3 remains unbonded to the base wafer 2 and the tip remains. It has a sharp shape with an angle ⁇ .
  • the residual angle is the tangent to the R portion at the outermost peripheral point Q of the bond wafer surface (ground surface) when the bond wafer thickness is T1, and the bond wafer. This is the crossing angle with the surface (grinding surface).
  • the point where the R portion starts is P
  • the angle between P and Q is ⁇ .
  • the remaining angle ⁇ becomes an acute angle as the first predetermined thickness of the bond wafer 3 is reduced, and as the remaining angle ⁇ becomes an acute angle, chipping tends to occur on the outer peripheral portion. Therefore, in the first step, the first predetermined thickness is determined and the surface grinding is performed so that the residual angle is such that the outer peripheral portion of the bond wafer can be suppressed after the surface grinding. In this way, not only in the first step, but also in the removal of the outer periphery of the bond wafer in the second step, which is a subsequent step, and in the thinning of the bond wafer in the third step, the occurrence of chipping can be suppressed. Layer peeling can be prevented. Since the oxide film formed on the base wafer and / or the bond wafer is very thin, this oxide film need not be taken into consideration when determining the first predetermined thickness.
  • FIG. 4 shows the SOI layer thickness (T1), the remaining angle ⁇ , and the angle ⁇ formed by the P point and the Q point when the bond wafer 3 of the bonded wafer 1 shown in FIG. 2 is ground. It is the figure which showed the relationship. As shown in FIG. 4, the thickness of the SOI layer decreases as ⁇ increases, and the residual angle ⁇ decreases as the thickness of the SOI layer decreases.
  • the present inventor conducted an experiment for investigating the relationship between the residual angle ⁇ and the chipping rate of the outer peripheral portion of the bond wafer and the chip generation rate when the bond wafer 3 of the bonded wafer 1 is ground. I went as follows. That is, surface grinding was performed so that the remaining angle ⁇ and the thickness of the bond wafer as shown in Table 1 were obtained, and the occurrence rate of chips and chips on the outer peripheral portion of the bond wafer during the grinding was investigated.
  • FIG. 5 shows the result of the relationship between the remaining angle ⁇ and the chip and chip generation rate on the outer periphery of the bond wafer. As shown in FIG. 5, it was found that no chipping occurred when the residual angle ⁇ was 40 degrees or more.
  • the processing time in the second and third steps increases as the first predetermined thickness increases, and is preferably about 60 degrees.
  • the outer periphery of the bond wafer that has been surface-ground to the first predetermined thickness in the first step is removed (second step).
  • the first predetermined thickness that suppresses the occurrence of chipping of the bond wafer is ground in the second step.
  • the generation of chipping of the bond wafer can be suppressed, the shape of the base wafer is not changed, the diameter reduction of the bond wafer is suppressed as much as possible, and the outer peripheral portion remaining unbonded of the bond wafer can be easily removed. it can.
  • the removal amount of the outer peripheral part of a bond wafer also decreases, processing time can be reduced and a bonded wafer can be manufactured in a short time.
  • the outer periphery of the bond wafer 3 can be removed by rotating the back surface of the bonded wafer 1 on the base wafer side using a chamfering wheel 6 having a shape matching the chamfered shape of the base wafer 2. It can be fixed to the suction table 5 and only the outer periphery of the bond wafer 3 can be ground and removed. In this way, the chamfering wheel 6 having a shape matching the chamfered shape of the base wafer 2 is used, and the shape of the base wafer 2 is not changed reliably, while the diameter reduction of the bond wafer 3 is suppressed as much as possible. Only the outer periphery can be removed.
  • the removal of the outer peripheral portion of the bond wafer 3 in the second step can be performed by two stages of grinding, rough grinding and fine grinding in consideration of processing time.
  • rough grinding a grinding wheel having an average abrasive grain size of 8 to 15 ⁇ m (# 800 to # 1500) is used, and in fine grinding, a grinding wheel having an average abrasive grain diameter of 5 ⁇ m or less (# 3000 or more) is used. be able to.
  • the bond wafer from which the unbonded corners on the outer periphery are removed is subjected to surface grinding to a second predetermined thickness to form a thin film (third process).
  • the second predetermined thickness can be thinned by surface grinding as the thickness of the SOI layer before mirror polishing.
  • This surface grinding uses a grinding apparatus as shown in FIG. 3 in the same manner as the surface grinding in the first step, and the base wafer side rear surface of the bonded wafer 1 is fixed to a rotatable suction table 5 and rotates from the surface.
  • the grinding wheel 6 can be cut in the wafer thickness direction and ground to a desired thickness by a thickness sensor (not shown).
  • the average abrasive grain size of the grinding wheel 6 is better as the damage depth is smaller.
  • the average grain size is preferably 1 ⁇ m or less (# 8000 or more). In this manner, the SOI wafer can be obtained by reducing the thickness of the SOI layer to a desired thickness.
  • the chamfered portion on the outer periphery of the bond wafer after thinning can be mirror-polished (step B).
  • the cross-sectional shape of the chamfered portion on the outer periphery of the bond wafer after thinning can be a stepped shape, for example, a tapered shape as shown in FIG. Mirror polishing of the part is possible.
  • the chamfered portion of the base wafer may be polished at the same time.
  • the surface of the bond wafer after thinning can be mirror-polished (step C).
  • the first step of surface grinding the bond wafer to the first predetermined thickness and the outer peripheral portion (unbonded) of the surface ground bond wafer Since there is a second step of removing the chamfered portion) and a third step of thinning the bond wafer to a second predetermined thickness by surface grinding, generation of chipping of the bond wafer in the first step After the first predetermined thickness is suppressed, the outer shape of the bond wafer can be easily reduced in a short time while suppressing the decrease in the diameter of the bond wafer as much as possible without changing the shape of the base wafer in the second step. Can be removed.
  • An SOI wafer was manufactured according to the bonded wafer manufacturing method of the present invention as shown in FIG.
  • the final finished thickness of the manufactured SOI wafer was 50 ⁇ m.
  • a silicon single crystal wafer having a diameter of 300 mm, a thickness of 775 ⁇ m, a chamfered portion having a surface width of 350 ⁇ m, a chamfering angle of 18 degrees, and a radius of 280 ⁇ m of the R portion is prepared as a bond wafer and a base wafer.
  • the two were bonded together and subjected to a bonding heat treatment to produce two bonded wafers.
  • the bonded wafers of the two bonded wafers were subjected to surface grinding to a first predetermined thickness of 160 ⁇ m and 102 ⁇ m, respectively.
  • the first predetermined thickness is a thickness at which the remaining angle ⁇ of the outer peripheral portion of the bond wafer after surface grinding is 40 degrees or more (56 degrees, 40 degrees).
  • the surface grinding was performed using a grinding apparatus as shown in FIG. 3 and a diamond # 320 abrasive wheel. At this time, generation of chipping on the outer periphery of the bond wafer was not recognized.
  • the unbonded portion of the outer peripheral portion of the bond wafer was removed.
  • the removal of the outer peripheral portion of the bond wafer was performed without changing the shape of the base wafer using a chamfering wheel having a shape matched to the chamfering shape of the base wafer as shown in FIG.
  • the outer peripheral portion was removed by rough grinding with a # 1500th grinding wheel and then fine grinding with a # 3000th grinding wheel.
  • chipping of the outer peripheral portion of the bond wafer did not occur, and therefore, peeling of the bond wafer due to chipping did not occur.
  • the bond wafer was surface ground to a second predetermined thickness (60 ⁇ m).
  • a grinding apparatus as shown in FIG. 3 was used, and a diamond # 8000 abrasive wheel was used.
  • the shape of the base wafer was not changed, and the diameter reduction was suppressed as much as possible.
  • the outer peripheral chamfered portion and the surface of the bond wafer were mirror-polished to make the SOI layer thickness 50 ⁇ m.
  • the mirror polishing was performed without chemical etching using an etching solution by mirror polishing used in a normal silicon wafer processing step. As described above, in the method for manufacturing a bonded wafer according to the present invention, since the cross-sectional shape of the outer peripheral portion without a step is obtained, mirror polishing can be easily performed.
  • An SOI wafer was manufactured by a conventional SOI wafer manufacturing method in which the outer peripheral portion was removed after thinning the bond wafer. As in the example, the final finished thickness of the SOI wafer to be manufactured was 50 ⁇ m. First, the bonded wafer similar to the Example was produced.
  • the bond wafer is surface ground to a thickness of 90 ⁇ m using a diamond # 320 abrasive wheel, and the bond wafer is surface ground to a thickness of 60 ⁇ m using a diamond # 8000 abrasive wheel. Thinned. At this time, the residual angle of the outer peripheral portion of the bond wafer was about 23 degrees. Then, the unjoined part of the outer peripheral part of the bond wafer was removed like the Example. Then, the chamfered portion on the outer periphery of the bond wafer and the mirror polishing of the surface were performed to make the thickness of the SOI layer 50 ⁇ m, thereby obtaining an SOI wafer.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

　本発明は、少なくとも、外周が面取りされたボンドウェーハとベースウェーハとを貼り合わせ、前記ボンドウェーハを薄膜化することによって、貼り合わせウェーハを製造する方法において、前記ボンドウェーハの薄膜化は、前記ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有することを特徴とする貼り合わせウェーハの製造方法である。これにより、ベースウェーハの形状を変化させることなく、ボンドウェーハの直径減少を極力抑制しつつ、ＳＯＩ層等の薄膜化したボンドウェーハ外周部にカケ、剥離のない貼り合わせウェーハを短時間で製造できる貼り合わせウェーハの製造方法が提供される。

Description

貼り合わせウェーハの製造方法
　本発明は、ウェーハを貼り合わせてＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）ウェーハ等を製造する方法に関し、特にＳＯＩ層膜厚が５０μｍ以上の厚膜ＳＯＩウェーハの製造において、貼り合わせ後のボンドウェーハの外周部のカケを抑制するＳＯＩウェーハの製造方法に関する。
　
　高性能デバイス用のウェーハとして、ボンドウェーハとベースウェーハを貼り合わせたＳＯＩウェーハが使用されている。これは、例えば、次のようにして製造することができる。すなわち、鏡面研磨された２枚のシリコンウェーハ（ボンドウェーハとベースウェーハ）を用意し、少なくとも一方のウェーハに酸化膜を形成させる。そして、これらのウェーハを貼り合わせた後、２００～１２００℃の温度で熱処理して結合強度を高める。その後、素子作製側ウェーハ（ボンドウェーハ）を研削及び研磨して所望の厚さまで薄膜化することにより、ＳＯＩ層が形成されたＳＯＩウェーハを製造することができる。
　尚、この他にも、貼り合わせウェーハを製造する場合、酸化膜を介さずに直接シリコンウェーハ同士を貼り合わせる場合がある。また、ベースウェーハとして、石英、炭化珪素、アルミナ等の絶縁性ウェーハを用いる場合もある。
　一般的に、ボンドウェーハとベースウェーハの貼り合わせ後、ボンドウェーハの薄膜化加工として、平面研削加工と表面鏡面研磨加工が行われる。例えば、ボンドウェーハの最終厚さが５０μｍの場合、表面鏡面研磨は１０～２０μｍの研磨量で行われるので、研削加工後のボンドウェーハの厚さは６０～７０μｍとなる。
　通常、ボンドウェーハとベースウェーハの外周は面取りされており、例えば、一般的な面幅３５０μｍ、面取り角度１８度、断面先端円Ｒ２８０μｍの厚さ７７５μｍの直径３００ｍｍウェーハの面取り形状の場合、薄膜化後のボンドウェーハの外周部の断面形状は、ベースウェーハと未接合の状態で先端の角度（残角）が約２０度程度と非常に鋭利な形状となる。そのため、平面研削工程中やその後工程において、ボンドウェーハの外周部にカケが頻発し、更にカケを起点にボンドウェーハが剥離するという問題があった。
　このようなボンドウェーハの外周部のカケを抑制するために、ボンドウェーハの外周部の研削を、研削する外周部の所定幅のうち外周側について、貼り合わせ面側の面取り部の少なくとも一部を除去するようにボンドウェーハを研削する工程と、研削する外周部の所定幅のうち残りの内周側について、ベースウェーハにダメージを与えない厚さでボンドウェーハを研削する工程により行う方法が提案されている（特許文献１参照）。
　また、ベースウェーハの面取り部周辺上の点と、ボンドウェーハとベースウェーハの接合面上の点とを結ぶ直線の外側部分を研削により取り除いてからボンドウェーハの薄膜化加工を行う方法が提案されている（特許文献２参照）。
　また、貼り合わせ後に平面研削により薄膜化し、その外周部を３０度～６０度の範囲の面取り角度で面取り加工する方法が提案されている（特許文献３参照）。
　
特開２００６－２５３５９５号公報 特開平３―８３３２０号公報 特開２００７－２１４２５６号公報
　しかし、上記した特許文献１では、ボンドウェーハの外周部が除去されるため、カケは発生しなくなるものの、テラスと呼ばれるベースウェーハの露出が現れ、デバイス素子領域の面積が縮小すること、またテラス段差部が研磨できず、デバイス工程中で発塵等の要因となり得ることなどの問題がある。
　また、特許文献２では、ベースウェーハの直径が減ることなく、ボンドウェーハの直径減少は僅かであるため、素子形成面積の増大を図ることができ、また加工時のカケの発生は抑制し易いものの、ボンドウェーハの研削除去量が非常に大きく、加工に多大な時間を要し、非現実的な製造方法であった。
　また、特許文献３では、面取り加工によるウェーハ直径の縮小が避けられないこと、通常の面取り角度１８度程度の面取り形状と大きくかけ離れた形状となり、デバイス工程中の面取り部からの発塵が大きな課題となる。
　本発明は前述のような問題に鑑みてなされたもので、ベースウェーハの形状を変化させることなく、ボンドウェーハの直径減少を極力抑制しつつ、ＳＯＩ層等の薄膜化したボンドウェーハ外周部にカケ、更にカケを起点に剥離のない貼り合わせウェーハを短時間で製造できる貼り合わせウェーハの製造方法を提供することを目的とする。
　上記目的を達成するために、本発明によれば、少なくとも、外周が面取りされたボンドウェーハとベースウェーハとを貼り合わせ、前記ボンドウェーハを薄膜化することによって、貼り合わせウェーハを製造する方法において、前記ボンドウェーハの薄膜化は、前記ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有することを特徴とする貼り合わせウェーハの製造方法が提供される。
　このように、前記ボンドウェーハの薄膜化が、前記ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有する貼り合わせウェーハの製造方法であれば、第１の工程でボンドウェーハのカケの発生が抑制される第１の所定の厚さにした後、第２の工程でベースウェーハの形状を変化させず、ボンドウェーハの直径減少を極力抑制しつつ、ボンドウェーハの外周部を容易に短時間で除去できる。その結果、ＳＯＩ層等の薄膜化したボンドウェーハ外周部にカケ、更にカケを起点に剥離がなく、デバイス素子領域の縮小が極力抑制された貼り合わせウェーハを短時間で製造することができる。
　このとき、前記第１の工程において、第１の所定の厚さを、前記研削後のボンドウェーハの外周の残角が４０度以上となるような厚さとすることが好ましい。
　このように、前記第１の工程において、第１の所定の厚さを、前記研削後のボンドウェーハの外周の残角が４０度以上となるような厚さとすれば、ボンドウェーハの外周部のカケの発生をより確実に抑制することができる。
　またこのとき、前記第２の工程において、前記ベースウェーハの面取り形状に合わせた形状の面取りホイールを用いて、前記ベースウェーハの形状を変化させることなく、前記ボンドウェーハの外周部を除去することが好ましい。
　このように、前記第２の工程において、前記ベースウェーハの面取り形状に合わせた形状の面取りホイールを用いて、前記ベースウェーハの形状を変化させることなく、前記ボンドウェーハの外周部を除去すれば、確実にベースウェーハの形状を変化させず、ボンドウェーハの直径減少を極力抑制しつつ、ボンドウェーハの外周部のみを除去できる。
　またこのとき、前記第３の工程において、第１の工程の平面研削で用いる研削ホイールの平均砥粒径より小さい平均砥粒径の研削ホイールを用いて平面研削することができる。
　このように、前記第３の工程において、第１の工程の平面研削で用いる研削ホイールの平均砥粒径より小さい平均砥粒径の研削ホイールを用いて平面研削すれば、第１の工程で粗研削し、第３の工程で精研削して研削時間を削減しつつ精度良くボンドウェーハの薄膜化を行うことができる。
　またこのとき、前記第３の工程の後に、化学的エッチングを行わずに、前記ボンドウェーハの面取り部及び表面の鏡面研磨処理を行うことができる。
　このように、前記第３の工程の後に、化学的エッチングを行わずに、前記ボンドウェーハの面取り部及び表面の鏡面研磨処理を行えば、エッチング工程を省略することで製造コストを削減することができ、一般的な鏡面研磨処理によって、デバイス素子製造工程における発塵を防ぐことができる。
　本発明では、貼り合わせウェーハの製造方法において、ボンドウェーハの薄膜化が、ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有するので、第１の工程でボンドウェーハのカケの発生が抑制される厚い第１の所定の厚さにした後、第２の工程でベースウェーハの形状を変化させず、ボンドウェーハの直径減少を極力抑制しつつ、ボンドウェーハの外周部を容易に短時間で除去できる。その結果、ＳＯＩ層等の薄膜化したボンドウェーハ外周部にカケ、更にカケを起点に剥離がなく、デバイス素子領域の縮小が極力抑制された貼り合わせウェーハを短時間で製造することができる。
　
本発明の貼り合わせウェーハの製造方法の一例を示すフローチャートである。 ボンドウェーハ及びベースウェーハの面取り部の一例を説明する説明図である。 本発明の貼り合わせウェーハの製造方法で用いることができる研削装置の一例を示す概略図である。 ＳＯＩ層の厚さ、残角Φ及び角度θの関係を示す図である。 残角Φとカケ・チップの発生率の関係を調査する実験の結果を示す図である。 本発明の貼り合わせウェーハの製造方法で用いることができるボンドウェーハの外周部を除去するための研削ホイールの一例を示す概略図である。
　以下、本発明について貼り合わせウェーハとしてＳＯＩウェーハを例として実施の形態を説明するが、本発明はこれに限定されるものではない。
　一般的に、厚膜のＳＯＩウェーハの製造においては、ボンドウェーハとベースウェーハの貼り合わせ後のボンドウェーハの薄膜化加工として、平面研削加工と表面鏡面研磨加工が行われる。
　このボンドウェーハとベースウェーハの外周は通常面取りされており、薄膜化後のボンドウェーハの外周部の断面形状はベースウェーハと非接合の状態で先端が尖った形状となる。そのため、平面研削加工中やその後工程において、ボンドウェーハの外周部にカケが頻発し、更にそのカケを起点にボンドウェーハが剥離するという問題があった。特にＳＯＩ層が５０μｍ以上の厚膜のＳＯＩウェーハの製造においてカケが発生しやすい状況にあった。
　従来、このようなボンドウェーハの外周部のカケを抑制するための方法が提案されているが、ベースウェーハの形状の変化や、ＳＯＩ層の直径の減少を伴ったり、加工に多大な時間を要してしまったりというような問題があった。
　そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、ＳＯＩウェーハ等の貼り合わせウェーハの貼り合わせ後の薄膜化加工において、平面研削による加工工程を２回に分け、その中間にボンドウェーハの外周部の非接合部分を除去する工程を設けることで、従来困難であった上記したような薄膜化時のボンドウェーハの外周部のカケやカケ起点の膜剥がれの問題を簡便な方法で解決できることを見出し、本発明を完成させた。
　図１は本発明の貼り合わせウェーハの製造方法の一例を示すフローチャートである。
　まず、ベースウェーハとボンドウェーハを準備し、両者を貼り合わせ、接合熱処理を行い、貼り合わせウェーハを作製する（工程Ａ）。この際、ベースウェーハとボンドウェーハの少なくとも１方に酸化膜を形成して貼り合わせを行うことでＳＯＩ構造を形成できる。また、接合熱処理は、例えば２００～１２００℃の温度で行うことができる。
　このようにして作製した貼り合わせウェーハの一例を図２に示す。図２に示すように、貼り合わせウェーハ１に用いられるベースウェーハ２とボンドウェーハ３の外周は面取りが施されている。これらウェーハは標準的な直径３００ｍｍウェーハの面取り形状を有するもので、ウェーハ表面の外周部が外側に向かってテーパ状に形成され、このテーパ部と側面との間にＲ部が形成されている。また、ウェーハの厚さは７７５μｍ、テーパ角は１８度、Ｒ部の半径は２８０μｍ、面幅が３５０μｍとなっている。もちろん、これらの数値は一例であって、ウェーハの仕様等により決定されるべきものであり、本発明においてこれらに限定されることはない。
　次に、ボンドウェーハ３を第１の所定の厚さＴ１まで平面研削する（第１の工程）。この平面研削は図３に示すような研削装置４を用い、貼り合わせウェーハのベースウェーハ側裏面を回転可能な吸着テーブル５に固定し、表面より自転する研削ホイール６を、ウェーハの厚さ方向に切り込み、図示しない厚みセンサーにより所望の厚さで研削することができる。このとき、研削時間を考慮し、粗研削用の研削ホイールを用いることができ、例えば平均砥粒径が２０～３０μｍ（＃３００～＃６００番手）のものを用いることができる。
　ここで、図２に示すように、ボンドウェーハ３を第１の所定の厚さＴ１まで平面研削すると、ボンドウェーハ３の外周部の断面形状は、ベースウェーハ２と未接合の状態で先端が残角Φの尖った形状となる。ここで、残角とは、図２に示すような上記したウェーハの場合、ボンドウェーハの厚さがＴ１のときのボンドウェーハ表面（研削面）の最外周点ＱにおけるＲ部の接線とボンドウェーハ表面（研削面）との交差角である。ここで、Ｒ部が始まる点をＰ、ＰとＱとのなす角をθとする。
　この残角Φは、ボンドウェーハ３の第１の所定の厚さを薄くするほど鋭角になり、残角Φが鋭角になるほど外周部にカケが発生し易くなる。そこで、第１の工程では、平面研削後にボンドウェーハの外周部のカケが抑制できる残角となるように第１の所定の厚さを決定して平面研削を行う。
　このようにすれば、第１の工程のみならず、後工程である第２の工程のボンドウェーハの外周部の除去や第３工程のボンドウェーハの薄膜化においてもカケの発生を抑制でき、ＳＯＩ層の剥離を防ぐことができる。尚、ベースウェーハ及び／又はボンドウェーハに形成した酸化膜は非常に薄いので、第１の所定の厚さを決定する際にはこの酸化膜に関して考慮に入れなくても良い。
　図４は、図２に示すような貼り合わせウェーハ１のボンドウェーハ３を研削した場合のＳＯＩ層の厚さ（Ｔ１）、残角Φ及び上記したＰ点とＱ点とのなす角θとの関係を示した図である。
　図４に示すように、θが大きくなるほどＳＯＩ層の厚さは薄くなり、ＳＯＩ層の厚さが薄くなるに従って残角Φも小さくなっている。
　本発明者は、このような貼り合わせウェーハ１のボンドウェーハ３を平面研削した際の、残角Φとボンドウェーハの外周部のカケ、チップの発生率との関係を調査するための実験を以下のようにして行った。
　すなわち、表１に示すような残角Φ、ボンドウェーハの厚さとなるように平面研削を行い、その研削中のボンドウェーハの外周部のカケ、チップの発生率を調査した。
　図５に残角Φとボンドウェーハの外周部のカケ、チップの発生率との関係の結果を示す。図５に示すように、残角Φが４０度以上であればカケが発生しないことが分かった。
　すなわち、第１の工程における第１の所定の厚さを４０度以上となるような厚さとして平面研削を行うようにすれば、平面研削時、更には後工程においてカケの発生をより確実に抑制できる。なお、残角Φの上限は特に限定されないが、第１の所定の厚さが厚くなるほど第２、第３の工程での加工時間が増加してしまい、６０度程度が好ましい。
Figure JPOXMLDOC01-appb-T000001
　次に、第１の工程で第１の所定の厚さに平面研削したボンドウェーハの外周部を除去する（第２の工程）。上記したように、本発明の貼り合わせウェーハの製造方法では、第１の工程において、ボンドウェーハのカケの発生が抑制される第１の所定の厚さまで研削しているので、第２の工程においてもボンドウェーハのカケの発生を抑制でき、ベースウェーハの形状を変化させず、ボンドウェーハの直径減少を極力抑制しつつ、ボンドウェーハの未結合で残っている外周部の除去を容易に行うことができる。また、ボンドウェーハの外周部の除去量も少なくなるので、加工時間を低減でき、貼り合わせウェーハを短時間で製造することができる。
　このボンドウェーハ３の外周部の除去は、例えば図６に示すように、ベースウェーハ２の面取り形状に合わせた形状の面取りホイール６を用いて、貼り合わせウェーハ１のベースウェーハ側裏面を回転可能な吸着テーブル５に固定し、ボンドウェーハ３の外周部のみを研削して除去することができる。
　このように、ベースウェーハ２の面取り形状に合わせた形状の面取りホイール６を用いて、確実にベースウェーハ２の形状を変化させず、ボンドウェーハ３の直径減少を極力抑制しつつ、ボンドウェーハ３の外周部のみを除去できる。
　また、第２の工程におけるボンドウェーハ３の外周部の除去は、加工時間を考慮し、粗研削と精研削の２段階の研削によって行うことができる。例えば、粗研削では、平均砥粒径が８～１５μｍ（＃８００～＃１５００番手）の研削ホイールを用い、精研削では、平均砥粒径が５μｍ以下（＃３０００番手以上）の研削ホイールを用いることができる。
　次に、外周部の未結合の角部を除去したボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する（第３の工程）。
　第３の工程では、例えば第２の所定の厚さを鏡面研磨前のＳＯＩ層の厚さとして平面研削して薄膜化することができる。この平面研削は、第１の工程の平面研削と同様に図３に示すような研削装置を用い、貼り合わせウェーハ１のベースウェーハ側裏面を回転可能な吸着テーブル５に固定し、表面より自転する研削ホイール６を、ウェーハの厚さ方向に切り込み、図示しない厚みセンサーにより所望の厚さで研削することができる。
　このとき、第１の工程の平面研削で用いる研削ホイール６の平均砥粒径より小さい平均砥粒径の研削ホイール６を用いて平面研削することが好ましい。
　ここで、研削ホイール６の平均砥粒径はダメージ深さが小さいほどよく、例えば平均粒径を１μｍ以下（＃８０００番手以上）とすることが望ましい。
　このようにして、ＳＯＩ層の厚さを所望の厚さに薄膜化してＳＯＩウェーハを得ることができる。
　また第３の工程の後、図１に示すように、薄膜化後のボンドウェーハの外周の面取り部を鏡面研磨することができる（工程Ｂ）。
　本発明の貼り合わせウェーハの製造方法では、薄膜化後のボンドウェーハの外周の面取り部の断面形状は段差のない、例えば図６に示すようなテーパ形状とすることができるため、一般的な面取り部の鏡面研磨処理が可能である。この際、ベースウェーハの面取り部も同時に研磨しても良い。
　また同様に、薄膜化後のボンドウェーハの表面を鏡面研磨することができる（工程Ｃ）。
　このように、ボンドウェーハの面取り部及び表面の鏡面研磨処理を行えば、デバイス素子製造工程における発塵を防ぐことが可能となる。また、図６に示すような研削ホイールを用いることでダメージ深さを十分に小さくできるので、エッチングを省略することが可能となる。
　以上説明したように、本発明では、貼り合わせウェーハの製造方法において、ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部（未結合の面取り部）を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有するので、第１の工程でボンドウェーハのカケの発生が抑制される第１の所定の厚さにした後、第２の工程でベースウェーハの形状を変化させず、ボンドウェーハの直径減少を極力抑制しつつ、ボンドウェーハの外周部を容易に短時間で除去できる。その結果、ＳＯＩ層等の薄膜化したボンドウェーハ外周部にカケ、更にカケを起点に剥離がなく、デバイス素子領域の縮小が極力抑制された貼り合わせウェーハを短時間で製造することができる。
　尚、上記では貼り合わせウェーハとしてＳＯＩウェーハを例として説明したが、直接接合した貼り合わせウェーハにおいても本発明を適用できるし、同様の効果を奏することができる。
　
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　図１に示すような本発明の貼り合わせウェーハの製造方法に従ってＳＯＩウェーハを製造した。
　製造するＳＯＩウェーハの最終仕上げ厚さを５０μｍとした。
　まず、図２に示すような、直径３００ｍｍ、厚さ７７５μｍ、面取り部の形状が面幅３５０μｍ、面取り角１８度、Ｒ部の半径２８０μｍのシリコン単結晶ウェーハをボンドウェーハ及びベースウェーハとして準備し、両者を貼り合わせて結合熱処理を行い、２枚の貼り合わせウェーハを作製した。
　次に、第１の工程において、２枚の貼り合わせウェーハのボンドウェーハを第１の所定の厚さ１６０μｍ、１０２μｍまでそれぞれ平面研削した。この第１の所定の厚さは表１に示すように、平面研削後のボンドウェーハの外周部の残角Φが４０度以上（５６度、４０度）となる厚さである。
　この際、平面研削加工は図３に示すような研削装置を用い、ダイヤモンド＃３２０砥粒の研削ホイールを用いた。このとき、ボンドウェーハの外周部のカケの発生は認められなかった。
　次に、第２の工程において、ボンドウェーハの外周部の未接合部分を除去した。ボンドウェーハの外周部の除去は、図６に示すような、ベースウェーハの面取り形状に合わせた形状の面取りホイールを用いて、ベースウェーハの形状を変化させることなく行った。この際、＃１５００番手の研削ホイールによる粗研削と、その後の＃３０００番手の研削ホイールによる精研削により外周部を除去した。
　このとき、第１の工程と同様に、ボンドウェーハの外周部のカケは発生せず、そのためカケによるボンドウェーハの剥離も発生しなかった。
　次に、第３の工程において、ボンドウェーハを第２の所定の厚さ（６０μｍ）まで平面研削した。平面研削加工は図３に示すような研削装置を用い、ダイヤモンド＃８０００砥粒の研削ホイールを用いた。
　この結果、ＳＯＩ層にカケ、カケ起点の剥離がなく、ベースウェーハの形状の変化がなく、直径減少が極力抑制されたＳＯＩウェーハを得ることができた。
　その後、更に、ボンドウェーハの外周の面取り部及び表面の鏡面研磨加工を行いＳＯＩ層の厚さを５０μｍとした。鏡面研磨加工は通常のシリコンウェーハの加工工程で用いられる鏡面研磨加工により、エッチング液を用いた化学的エッチングなしに行った。このように、本発明の貼り合わせウェーハの製造方法では、段差のない外周部の断面形状が得られるため、容易に鏡面研磨加工を行うことができる。
　
（比較例）
　ボンドウェーハの薄膜化後に外周部を除去する従来のＳＯＩウェーハの製造方法によってＳＯＩウェーハを製造した。
　実施例と同様、製造するＳＯＩウェーハの最終仕上げ厚さを５０μｍとした。
　まず、実施例と同様の貼り合わせウェーハを作製した。
　次に、ダイヤモンド＃３２０砥粒の研削ホイールを用いて、ボンドウェーハを厚さ９０μｍまで平面研削し、更にダイヤモンド＃８０００砥粒の研削ホイールを用いて、ボンドウェーハを厚さ６０μｍまで平面研削して薄膜化した。この際、ボンドウェーハの外周部の残角は約２３度であった。
　その後、ボンドウェーハの外周部の未接合部分を実施例と同様にして除去した。そして、ボンドウェーハの外周の面取り部及び表面の鏡面研磨加工を行いＳＯＩ層の厚さを５０μｍとし、ＳＯＩウェーハを得た。
　その結果、上記のような方法で製造したＳＯＩウェーハには以下の不具合が発生することが確認できた。
　まず、＃３２０の研削ホイールを用いて、ボンドウェーハを厚さ９０μｍまで平面研削した際に、ボンドウェーハの外周部に０．１～１ｍｍのカケが多数発生した。
　更に、＃８０００砥粒の研削ホイールを用いて、ボンドウェーハを厚さ６０μｍまで平面研削した際に、上記のカケの残留以外に０．１～０．５ｍｍの新たなカケが発生した。
　また、ボンドウェーハの外周部の除去の際、上記で発生したカケを起点にＳＯＩ層膜が剥がれるという問題が発生した。
　このように、比較例の方法では、ボンドウェーハの外周部にカケやカケ起点のＳＯＩ層膜剥がれが生じ易いという問題があることが確認できた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 　少なくとも、外周が面取りされたボンドウェーハとベースウェーハとを貼り合わせ、前記ボンドウェーハを薄膜化することによって、貼り合わせウェーハを製造する方法において、
    　前記ボンドウェーハの薄膜化は、前記ボンドウェーハを第１の所定の厚さまで平面研削する第１の工程と、前記平面研削したボンドウェーハの外周部を除去する第２の工程と、前記ボンドウェーハを第２の所定の厚さまで平面研削して薄膜化する第３の工程とを有することを特徴とする貼り合わせウェーハの製造方法。
    　
  2. 　前記第１の工程において、第１の所定の厚さを、前記研削後のボンドウェーハの外周の残角が４０度以上となるような厚さとすることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
    　
  3. 　前記第２の工程において、前記ベースウェーハの面取り形状に合わせた形状の面取りホイールを用いて、前記ベースウェーハの形状を変化させることなく、前記ボンドウェーハの外周部を除去することを特徴とする請求項１又は請求項２に記載の貼り合わせウェーハの製造方法。
    　
  4. 　前記第３の工程において、第１の工程の平面研削で用いる研削ホイールの平均砥粒径より小さい平均砥粒径の研削ホイールを用いて平面研削することを特徴とする請求項１乃至請求項３のいずれか１項に記載の貼り合わせウェーハの製造方法。
    　
  5. 　前記第３の工程の後に、化学的エッチングを行わずに、前記ボンドウェーハの面取り部及び表面の鏡面研磨処理を行うことを特徴とする請求項１乃至請求項４のいずれか１項に記載の貼り合わせウェーハの製造方法。
     
     
     
PCT/JP2010/007545 2010-01-28 2010-12-27 貼り合わせウェーハの製造方法 WO2011092795A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP10844562.8A EP2530704B1 (en) 2010-01-28 2010-12-27 Method for manufacturing bonded wafer
CN201080062579.4A CN102725823B (zh) 2010-01-28 2010-12-27 贴合晶片的制造方法
US13/519,218 US8603897B2 (en) 2010-01-28 2010-12-27 Method for manufacturing bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-016913 2010-01-28
JP2010016913A JP5521582B2 (ja) 2010-01-28 2010-01-28 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2011092795A1 true WO2011092795A1 (ja) 2011-08-04

Family

ID=44318808

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/007545 WO2011092795A1 (ja) 2010-01-28 2010-12-27 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US8603897B2 (ja)
EP (1) EP2530704B1 (ja)
JP (1) JP5521582B2 (ja)
KR (1) KR101645634B1 (ja)
CN (1) CN102725823B (ja)
WO (1) WO2011092795A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
CN103515250B (zh) * 2013-09-10 2016-01-20 天水华天科技股份有限公司 一种75μm超薄芯片生产方法
US9331153B2 (en) * 2013-12-13 2016-05-03 Raytheon Company Methods and structures for forming microstrip transmission lines on thin silicon on insulator (SOI) wafers
JP2015230971A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ 積層ウェーハの形成方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
CN113199338A (zh) * 2021-04-25 2021-08-03 惠州市华星光电技术有限公司 显示面板、其磨边方法及显示装置
CN115799273B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383320A (ja) 1989-08-28 1991-04-09 Toshiba Corp 接着半導体基板及びその製造方法
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
JP2003151939A (ja) * 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の製造方法
JP2006253595A (ja) 2005-03-14 2006-09-21 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2007214256A (ja) 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd Ｓｏｉウェーハ
JP2009253143A (ja) * 2008-04-09 2009-10-29 Fuji Electric Device Technology Co Ltd 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP4839818B2 (ja) 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP4915146B2 (ja) 2006-06-08 2012-04-11 信越半導体株式会社 ウェーハの製造方法
JP2009252822A (ja) 2008-04-02 2009-10-29 Sumco Corp シリコンウェーハ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383320A (ja) 1989-08-28 1991-04-09 Toshiba Corp 接着半導体基板及びその製造方法
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
JP2003151939A (ja) * 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の製造方法
JP2006253595A (ja) 2005-03-14 2006-09-21 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2007214256A (ja) 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd Ｓｏｉウェーハ
JP2009253143A (ja) * 2008-04-09 2009-10-29 Fuji Electric Device Technology Co Ltd 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2530704A4 *

Also Published As

Publication number Publication date
EP2530704B1 (en) 2016-04-20
EP2530704A4 (en) 2013-07-03
CN102725823B (zh) 2015-04-22
EP2530704A1 (en) 2012-12-05
JP2011155200A (ja) 2011-08-11
US8603897B2 (en) 2013-12-10
CN102725823A (zh) 2012-10-10
US20120289025A1 (en) 2012-11-15
KR101645634B1 (ko) 2016-08-05
JP5521582B2 (ja) 2014-06-18
KR20120116444A (ko) 2012-10-22

Similar Documents

Publication Publication Date Title
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP4918229B2 (ja) 貼り合わせウエーハの製造方法
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2007214256A (ja) Ｓｏｉウェーハ
JP2010263084A (ja) Ｓｏｉウェーハの製造方法
JP6737224B2 (ja) 多層膜ｓｏｉウェーハの製造方法
JP6879223B2 (ja) 貼り合わせウェーハの製造方法
JP2013537711A (ja) 半導体およびソーラウエハならびにその加工方法
JPH0745485A (ja) 接着半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2011071283A (ja) 貼合せｓｏｉウェーハ及びその製造方法
JP6729471B2 (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
EP2599118B1 (en) Semiconductor and solar wafers
JP2003151939A (ja) Ｓｏｉ基板の製造方法
JP6696473B2 (ja) 多層膜ｓｏｉウェーハ及びその製造方法
JP3996557B2 (ja) 半導体接合ウエーハの製造方法
JP2009277947A (ja) 半導体ウェーハ
JP2719276B2 (ja) 張り合わせｓｏｉウェーハの製法
JP4541382B2 (ja) 半導体ウェハの製造方法
JP2022127060A (ja) シリコンウェーハ及びそれを用いた積層ウェーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080062579.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10844562

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13519218

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20127019286

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010844562

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE