JPH0997773A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法

Info

Publication number
JPH0997773A
JPH0997773A JP7289084A JP28908495A JPH0997773A JP H0997773 A JPH0997773 A JP H0997773A JP 7289084 A JP7289084 A JP 7289084A JP 28908495 A JP28908495 A JP 28908495A JP H0997773 A JPH0997773 A JP H0997773A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
strained layer
lapping
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7289084A
Other languages
English (en)
Other versions
JP3534213B2 (ja
Inventor
Masahiko Maeda
正彦 前田
Toshiya Fukunaga
寿也 福永
Yasumitsu Harada
恭光 原田
Koichi Imura
好一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP28908495A priority Critical patent/JP3534213B2/ja
Priority to TW85109236A priority patent/TW298662B/zh
Priority to US08/767,032 priority patent/US5849636A/en
Publication of JPH0997773A publication Critical patent/JPH0997773A/ja
Application granted granted Critical
Publication of JP3534213B2 publication Critical patent/JP3534213B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハの加工工程において、ラッピン
グ等の平滑加工ウェハをアルカリ溶液にてエッチングし
且つ常時高平坦度を維持する。 【解決手段】 インゴットをスライスしてウェハを得
る。スライスされたウェハの周縁部を面取りする。エッ
チング工程直前に半導体ウェハ１の加工歪層２を均一平
面化する。歪層平滑加工した半導体ウェハ１の加工歪層
２をアルカリ溶液にてエッチングする。エッチングされ
たウェハの表面を鏡面仕上する。表面を鏡面仕上げされ
たウェハを洗浄する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アルカリ溶液によ
りエッチングして得られる半導体ウェハの製造方法に関
するものである。
【０００２】
【従来の技術】従来から、電子回路部品を形成するため
の半導体ウェハの製造方法としては、インゴット切断工
程、面取り工程、ラッピング工程、エッチング工程、片
面仕上研磨工程、洗浄工程等の順次段階を経て作成され
るものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、図３（ａ）に示すウェハ１をラッピング
により切断面を整えることにより、図３（ｂ）に示すよ
うに加工歪層２と半導体ウェハ１の間に凹凸状の表面粗
さ３が生じていた。図３（ｃ）に示すように、エッチン
グによる加工歪層２の除去は容易に行なえるものの、表
面粗さ３が残留したままでエッチングすると、エッチン
グ工程以前の表面粗さ３の凹凸が一層増大するという問
題点があった。特に、近年、デバイス工程における歩溜
りを向上させるために、高平坦度な半導体ウェハを製造
することが要求されており、従来の製造方法では、半導
体ウェハの高平坦度を維持することが困難であった。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、半導体ウェハの製造工程において、ラッピング加工
を施した半導体ウェハをアルカリ溶液にてエッチング処
理しても常時高平坦度を維持できるようにする半導体ウ
ェハの製造方法を提供することを目的としたものであ
る。
【０００５】
【課題を解決するための手段】上述した目的を達成する
ため、本発明にあっては、インゴットをスライスしてウ
ェハを得るインゴット切断工程Ａと、スライスされたウ
ェハの周縁部を面取りする面取り工程Ｂと、面取りされ
た半導体ウェハの加工歪層を均一平面化する歪層平滑加
工工程Ｃと、均一平面化された半導体ウェハの加工歪層
をアルカリ溶液にてエッチングして除去するエッチング
工程Ｄと、エッチングされた半導体ウェハの表面を鏡面
仕上する研磨工程Ｅと、表面を鏡面仕上げされた半導体
ウェハを洗浄する洗浄工程Ｆとを有することを特徴とす
る。
【０００６】前記歪層平滑加工は、半導体ウェハの切断
面を平面化するラッピング加工によるものとしても良い
し、ラッピング加工におけるラップ砥粒は、＃１２００
以上であっても良い。また、前記歪層平滑加工工程は、
流体軸受機構を有するラッピング装置によっても良い。
【０００７】本発明に係る半導体ウェハの製造方法にあ
って、エッチング工程直前にラップ砥粒＃１２００以上
のラッピング加工による加工歪層を均一化する歪層平滑
加工を行なえば、加工歪層のバラツキ度合いはアルカリ
溶液によるエッチング平坦度に依存する結果、加工歪層
の除去と同時に平坦度維持とを両立させた理想的なエッ
チング処理機能を可能とさせる。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明するに、図において示される符号１は、
例えばアルカリ性溶液にてエッチングするエッチング工
程により製造されるシリコン等のディスク形状の半導体
ウェハであり、該半導体ウェハ１は、図１に示す如く、
インゴットをスライスしてウェハを得るインゴット切断
工程Ａと、スライスされたウェハの周縁部を面取りする
面取り工程Ｂと、エッチング工程直前に半導体ウェハ１
の加工歪層２を均一平面化する歪層平滑加工工程Ｃと、
該歪層平滑加工工程Ｃ後の加工歪層２を適宜の配合比に
より混合されたアルカリ溶液にてエッチングして除去す
るエッチング工程Ｄと、該エッチング工程Ｄ後のウェハ
の表面を鏡面仕上する研磨工程Ｅと、表面を鏡面仕上げ
されたウェハを洗浄する洗浄工程Ｆとを有する製造方法
により加工成形されるものである。
【０００９】前記歪層平滑加工工程Ｃは、半導体ウェハ
１の切断面を平面均一化する多段階ラッピング加工によ
るものとした場合、該ラッピング加工におけるラップ砥
粒は、順次段階を経て＃１２００以上にすると、エッチ
ング加工前とエッチング加工後との間の加工歪層２の変
化量ＴＴＶ（μｍ）は下記の表１に示す如く、平面研削
ウェハと＃１０００のラップウェハとに比して略０．０
１μｍ程度に抑えることが可能となり、図２に示す如
く、エッチング工程後の半導体ウェハ１の凹凸状の表面
粗さ３は殆ど解消される。尚、上記のような歪層平滑加
工工程Ｃをスライスされたウェハの周縁部を面取りする
面取り工程時においても同様な方法で行なうことができ
る。
【００１０】
【表１】
【００１１】また、歪層平滑加工工程Ｃは、前記エッチ
ング工程でのエッチング装置に半導体ウェハ１に対する
ラッピング処理のためのラッピング機構を構成してお
り、このとき半導体ウェハ１を載せて上方の加圧盤（図
示せず）の押圧によりラッピング加工するラッピング機
構として、例えば流体軸受機構（図示せず）等を採用し
た場合、下定盤の振動が少ないことからラッピング工程
での半導体ウェハ１表面にラフが生じるのを容易に防ぐ
ことができる。
【００１２】以上のような製造方法に基づき加工成形さ
れた半導体ウェハ１の表面状態を例えばＸ線位相差顕微
鏡等の走査により観察した場合に歪層平滑加工工程Ｃで
表面に例えば略１．０７μｍ程度以上のサイズの加工歪
層が見出されない状態に加工歪層を均一化した後にエッ
チング加工すれば、該エッチング工程により表面の凹凸
状の表面粗さ３の増殖を抑止することができることが確
認できた。
【００１３】尚、本実施の形態においてはラッピング加
工において、ラップ砥粒は略＃１２００以上程度のもの
が用いられたものとしてあるが、本発明は加工歪層の除
去と平坦度の維持とが両立した理想的なエッチングを可
能とするものであれば、これら数値条件に限定されるこ
とはないことは勿論である。
【００１４】
【発明の効果】本発明は以上のように構成されており、
特にエッチング工程直前に加工歪層を均一平面化する歪
層平滑加工工程を行なうようにしたので、半導体ウェハ
の製造工程において、ラッピング加工を施した半導体ウ
ェハをアルカリ溶液にてエッチング処理しても常時高平
坦度を維持できるようにすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示した半導体ウェハの製
造工程図である。
【図２】同じく半導体ウェハの各工程における表面状態
を示す要部の側断面図である。
【図３】従来技術を示した半導体ウェハの各工程におけ
る表面状態を示す要部の側断面図である。
【符号の説明】
１…半導体ウェハ ２…加工歪層 ３…凹凸状の表面粗さ Ｃ…歪層平滑加工工程
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井村 好一 宮崎県宮崎郡清武町大字木原1112番地 九 州コマツ電子株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 次の工程からなることを特徴とする半導
    体ウェハの製造方法。 （１）インゴットをスライスしてウェハを得るインゴッ
    ト切断工程。 （２）スライスされたウェハの周縁部を面取りする面取
    り工程。 （３）面取りされた半導体ウェハの加工歪層を均一平面
    化する歪層平滑加工工程。 （４）均一平面化された半導体ウェハの加工歪層をアル
    カリ溶液にてエッチングして除去するエッチング工程。 （５）エッチングされた半導体ウェハの表面を鏡面仕上
    する研磨工程。 （６）表面を鏡面仕上げされた半導体ウェハを洗浄する
    洗浄工程。
  2. 【請求項２】 前記歪層平滑加工工程は、ウェハの切断
    面を平面化するラッピング加工工程によるものとし、該
    ラッピング加工工程におけるラップ砥粒が、＃１２００
    以上であることを特徴とする請求項１記載の半導体ウェ
    ハの製造方法。
  3. 【請求項３】 前記歪層平滑加工工程が、流体軸受機構
    を有するラッピング装置によるものであることを特徴と
    する請求項１または２記載の半導体ウェハの製造方法。
JP28908495A 1995-09-30 1995-09-30 半導体ウェハの製造方法 Expired - Lifetime JP3534213B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28908495A JP3534213B2 (ja) 1995-09-30 1995-09-30 半導体ウェハの製造方法
TW85109236A TW298662B (en) 1995-09-30 1996-07-29 Manufacturing method of semiconductor wafer
US08/767,032 US5849636A (en) 1995-09-30 1996-12-12 Method for fabricating a semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28908495A JP3534213B2 (ja) 1995-09-30 1995-09-30 半導体ウェハの製造方法
US08/767,032 US5849636A (en) 1995-09-30 1996-12-12 Method for fabricating a semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH0997773A true JPH0997773A (ja) 1997-04-08
JP3534213B2 JP3534213B2 (ja) 2004-06-07

Family

ID=26557448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28908495A Expired - Lifetime JP3534213B2 (ja) 1995-09-30 1995-09-30 半導体ウェハの製造方法

Country Status (2)

Country Link
US (1) US5849636A (ja)
JP (1) JP3534213B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164528A (ja) * 2008-01-10 2009-07-23 Bridgestone Corp ウェハの製造方法
JP2018043341A (ja) * 2016-09-13 2018-03-22 友達晶材股▲ふん▼有限公司ＡＵＯ Ｃｒｙｓｔａｌ Ｃｏｒｐｏｒａｔｉｏｎ 切割方法、その切割方法に使用する超音波ワイヤ切割装置及びウェハー製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1019955A1 (en) * 1997-08-21 2000-07-19 MEMC Electronic Materials, Inc. Method of processing semiconductor wafers
US5948699A (en) * 1997-11-21 1999-09-07 Sibond, L.L.C. Wafer backing insert for free mount semiconductor polishing apparatus and process
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US20040108297A1 (en) * 2002-09-18 2004-06-10 Memc Electronic Materials, Inc. Process for etching silicon wafers
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544281C3 (de) * 1966-03-04 1975-04-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Dotieren von Silicium- Halbleitermaterial
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164528A (ja) * 2008-01-10 2009-07-23 Bridgestone Corp ウェハの製造方法
JP2018043341A (ja) * 2016-09-13 2018-03-22 友達晶材股▲ふん▼有限公司ＡＵＯ Ｃｒｙｓｔａｌ Ｃｏｒｐｏｒａｔｉｏｎ 切割方法、その切割方法に使用する超音波ワイヤ切割装置及びウェハー製造方法

Also Published As

Publication number Publication date
JP3534213B2 (ja) 2004-06-07
US5849636A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
EP0774776B1 (en) Process for recovering substrates
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP3828176B2 (ja) 半導体ウェハの製造方法
JP3534213B2 (ja) 半導体ウェハの製造方法
US6753256B2 (en) Method of manufacturing semiconductor wafer
JPH08316180A (ja) 半導体ウェーハの製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
JP2000114216A (ja) 半導体ウェーハの製造方法
JPH02208931A (ja) 化合物半導体基板の研磨方法
JP2000158304A (ja) 平面研削方法及び鏡面研磨方法
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JPH08167587A (ja) 半導体ウェハの平坦化法
JP2002025950A (ja) 半導体ウェーハの製造方法
TW298662B (en) Manufacturing method of semiconductor wafer
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2002334854A (ja) 半導体装置の製造方法
JP2001093865A (ja) 半導体ウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2001102331A (ja) 高平坦度裏面梨地ウェーハおよびその製造方法ならびに該製造方法に用いられる表面研削裏面ラップ装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term