JP2005302967A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2005302967A
JP2005302967A JP2004116060A JP2004116060A JP2005302967A JP 2005302967 A JP2005302967 A JP 2005302967A JP 2004116060 A JP2004116060 A JP 2004116060A JP 2004116060 A JP2004116060 A JP 2004116060A JP 2005302967 A JP2005302967 A JP 2005302967A
Authority
JP
Japan
Prior art keywords
wafer
active layer
void
bonding
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004116060A
Other languages
English (en)
Inventor
Akihiko Endo
昭彦 遠藤
Nobuyuki Morimoto
信之 森本
Tatsumi Kusaba
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004116060A priority Critical patent/JP2005302967A/ja
Publication of JP2005302967A publication Critical patent/JP2005302967A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】
活性層用ウェーハと支持用ウェーハとの界面に発生するボイド不良を低減するSOIウェーハの製造方法を提供する。
【解決手段】
酸素雰囲気において、活性層用ウェーハ21と支持用ウェーハ22との貼り合わせを行う。この酸素雰囲気には、シリコン層13と反応しやすい酸素が90%以上含まれている。貼り合わせた貼り合わせウェーハにはボイド11が発生する。このボイド11となる空間には、貼り合わせ雰囲気の酸素が含まれている。そして、不活性ガス雰囲気で温度略1100℃に略2時間保持した貼り合わせ強化熱処理を施す。これにより、上記空間に存在する酸素と、活性層用ウェーハ21または支持用ウェーハ22の表面のシリコン層13とが反応して、空間の一部に酸化膜が形成される。この空間の一部が酸化膜14が埋められることにより、ボイド11の容積を減少させることができる。
【選択図】図1

Description

この発明はSOIウェーハの製造方法、詳しくは活性層用ウェーハと支持用ウェーハとを貼り合わせてSOIウェーハを製造するSOIウェーハの製造方法に関する。
SOIウェーハは、従来のシリコンウェーハに比べ、素子間の分離、素子と基板間の寄生容量の低減、3次元構造が可能といった優越性があり、高速・低消費電力のLSIに使用されている。SOIウェーハの製造方法には、酸化膜を挟んで2枚のシリコンウェーハを結合させた後、一方のウェーハを研削、研磨してSOI層が形成される貼り合わせ法がある。
この貼り合わせ法には、活性層用ウェーハに絶縁膜を介して水素または希ガス元素イオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として剥離するスマートカット法が含まれている。
また、貼り合わせ法には、ELTRAN(登録商標)法が含まれている。ELTRAN法では、以下の工程によりSOIウェーハが作製される。まず、活性層用ウェーハの表面に多孔質層を形成する。次いで、その表面にエピタキシャル層を成長させる。その後、これを酸化し、支持用ウェーハにファンデアワールス結合させる。そして、加熱し、脱水縮合反応により強固に貼りあわせるための結合強化熱処理を実施する。この後、活性層用ウェーハの裏面から、多孔質層が全面露出するまで研削する。そして、選択性化学エッチングにより多孔質層を溶解させてSOIウェーハを完成させる。
貼り合わせ法によるSOIウェーハは、以下の工程により作製される。まず、CZ法により育成され、シリコンインゴットからスライスしたシリコンウェーハを2枚準備する。そして、これらのシリコンウェーハを、一方を活性層用ウェーハとして、他方を支持用ウェーハとする。この後、活性層用ウェーハと支持用ウェーハとを貼り合わせる。この結果、貼り合わせウェーハが形成される。そして、貼り合わせウェーハについて、不活性ガス雰囲気に温度が略1100℃で2時間保持した貼り合わせの結合強化熱処理が行われる。この後は、活性層用ウェーハ部分を研削・研磨等により薄膜化して、貼り合わせ法によるSOIウェーハを完成させる。上記活性層用ウェーハと支持用ウェーハとの貼り合わせ工程は、室温のクリーンルーム内で空気雰囲気にて実施される。
なお、貼り合わせ工程における雰囲気を特定した先行技術文献として、例えば、特許文献1に記載の半導体基板の作製方法が開示されている。貼り合わせ工程中における雰囲気中のN型不純物の濃度をP型不純物の濃度よりも低くしたものである。
しかしながら、この特許文献1に記載の貼り合わせは、貼り合わせ基板となる支持用ウェーハの表面近傍の比抵抗を小さくするために実施されるものである。
特開2000−100676号公報
上記貼り合わせ法における貼り合わせウェーハにおいては、活性層用ウェーハと支持用ウェーハとの貼り合わせの界面にボイドが発生してしまう。ボイドが発生する原因は主として基板の形状による。例えば、貼り合わせ基板となる半導体ウェーハの形状は外周部がだれている(ロールオフ形状)と、活性層用ウェーハと支持用ウェーハとの界面において、この外周部においてボイドが発生してしまう。
また、半導体ウェーハの外周部が盛り上がっている(ロールアップ形状)と、初めに外周部から貼り合わせが進行する。そして、半導体ウェーハ中心部の貼り合わせが最後となり、この中心部において貼り合わせ雰囲気の空気が封じ込められる。これにより、ボイドが発生してしまう。
さらに、半導体ウェーハのラフネスが大きいと、局所的に貼り合わせが行われずにボイドが発生してしまう。
または、上記基板の形状の原因に限られず、パーティクルの原因も挙げられる。すなわち、貼り合わせ工程前に活性層用ウェーハまたは支持用ウェーハの表面にパーティクルが付着する。そして、このパーティクルが付着した状態で上記ウェーハ同士を貼り合わせる。すると、貼り合わせの界面にパーティクルが存在し、これがボイドの原因となってしまう。
例えば、大きさが0.1〜1mmを越えるボイドは、赤外線透過法や超音波探傷法により検知され、このボイドが発生したシリコンウェーハは不良品として取り除かれる。しかし、0.1〜1mm以下のボイドを有するシリコンウェーハは、取り除かれずにデバイス工程まで流れる。この後、デバイス形成工程中に剥がれなど生じ、デバイス工程の歩留まりを低下させてしまう。
ボイドは、上記原因により貼り合わせ界面に貼り合わせ雰囲気の空気が閉じ込められる現象である。すなわち、貼り合わせ界面に形成されるボイドとなる空間は、貼り合わせ雰囲気の空気(酸素略20%および窒素略80%)が含まれている。空気には、シリコン層と反応速度が小さい窒素が略80%含まれている。
そこで、本願発明者は、貼り合わせ界面にできるこの空間を、界面のシリコン層と反応しやすい気体で満たし、この後、活性層用ウェーハと支持用ウェーハとの結合強化熱処理を行うことで、ボイドの容積の低減などが図れることを知見し、この発明を完成させた。
この発明は、活性層用ウェーハと支持用ウェーハとを貼り合わせるSOIウェーハの作製方法において、活性層用ウェーハと支持用ウェーハとの界面に発生するボイド不良を低減するSOIウェーハの製造方法を提供することを目的とする。
請求項1に記載の発明は、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、活性層用ウェーハを薄膜化してSOIウェーハを製造するSOIウェーハの製造方法であって、酸素が90%以上含まれる酸素雰囲気中において、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、貼り合わせウェーハについて結合強化熱処理を施すSOIウェーハの製造方法である。
活性層用ウェーハおよび支持用ウェーハとして使用される半導体ウェーハは、例えば、貼り合わせ面にシリコン層を有するシリコンウェーハ、ゲルマニウムウェーハまたはSiCウェーハなどを採用することができる。すなわち、ゲルマニウムウェーハまたはSiCウェーハの場合、そのままでは酸素と反応して酸化物を形成しない。または反応速度が非常に遅い。このため、ゲルマニウムウェーハまたはSiCウェーハの貼り合わせ界面にシリコン層を形成することにより、シリコンウェーハと同様の効果が得られる。なお、シリコン層は、単結晶のシリコンでもよいし、多結晶のシリコンでもよい。
活性層用ウェーハと支持用ウェーハとを貼り合わせる酸素雰囲気では、酸素が90%以上含まれている。酸素が90%未満であると、反応によるボイド体積収縮率が小さいという理由によりボイドが消滅しにくい。この酸素雰囲気にあっては、酸素以外のガスは特に限定されないが、一般的には使用し易い窒素、アルゴンなどの不活性ガスが含まれる。
また、貼り合わせ工程は、クリーンルーム内の特定のチャンバー内で実施される。貼り合わせが行われるチャンバー内は、大気圧でも、真空雰囲気でもよい。真空引きをしながら貼り合わせしてもよい。温度は室温である。
この場合のSOIウェーハの製造方法は限定されない。例えば、活性層用ウェーハと支持用ウェーハとを貼り合わせ、この後、この貼り合わせウェーハの活性層用ウェーハを研削・研磨して薄膜化してSOIウェーハを形成する方法でもよい。または、上記スマートカット法またはELTRAN法を適用してもよい。なお、貼り合わせ法においては、SOI層が厚膜(略1〜50μm)のSOIウェーハ、または、これよりも薄膜(略0.02〜0.1μm)のSOIウェーハを製造する方法にも適用できる。
請求項1に記載のSOIウェーハの製造方法にあっては、まず、活性層用ウェーハおよび支持用ウェーハを準備する。活性層用ウェーハおよび支持用ウェーハのうち少なくとも一方のシリコンウェーハ表面に、所定厚さの酸化膜を形成する。そして、酸素雰囲気において活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせる。上記酸素雰囲気には、90%以上の酸素が含まれている。活性層用ウェーハと支持用ウェーハとの各表面形状により、それらの界面同士で形成されたボイドとなる空間に、シリコンと反応しやすい酸素が含まれることになる。この後、不活性ガス雰囲気で温度略1100℃に2時間保持した結合強化熱処理を施す。これにより、上記空間に満たされた酸素と、活性層用ウェーハまたは支持用ウェーハの表面のシリコン層とが反応して、その表面に所定厚さの酸化膜が形成される。この空間の一部に酸化膜が形成されることにより、この空間の一部が埋められ、また空間は真空状態に近くなるため、両側の活性層用ウェーハと支持用ウェーハが引き寄せられる。この結果、ボイドの容積を減少させることができる。
貼り合わせ界面の少なくともいずれか一方をシリコン層で形成することにより、ボイド形成用の空間にシリコン層が露出する。この結果、空間にてこの露出シリコン面には酸化膜が形成される。よって、ボイドの容積を減少させることができる。また、酸化膜を有する界面同士で形成されたボイドでも、1100℃のような高温熱処理により、酸素は十分に酸化膜を拡散し反応するためボイドの減少が確認される。
この発明によれば、まず、活性層用ウェーハおよび支持用ウェーハを準備する。活性層用ウェーハおよび支持用ウェーハのうち少なくとも一方のシリコンウェーハ表面に、所定厚さの酸化膜を形成する。そして、酸素雰囲気において、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせる。上記酸素雰囲気には、シリコン層と反応しやすい酸素が90%以上含まれている。活性層用ウェーハと支持用ウェーハとを貼り合わせた貼り合わせウェーハにボイドが発生することがある。このボイドとなる空間には貼り合わせ雰囲気に存在した酸素が含まれることになる。この後、不活性ガス雰囲気で温度略1100℃に2時間保持した結合強化熱処理を施す。これにより、上記空間に存在する酸素と、活性層用ウェーハまたは支持用ウェーハの表面のシリコン層とが反応して、空間の一部に酸化膜が形成される。この空間の一部が酸化膜で埋められることにより、ボイドの容積を減少させることができる。さらに、空間が真空状態に近いため、両側の活性層用ウェーハと支持用ウェーハが引き寄せられる。この結果、ボイドの容積を減少させることができる。
以下、この発明の実施例を、図1〜図4を参照して説明する。
最初に、貼り合わせ法によるSOIウェーハの製造方法について、図4を参照して説明する。ここでは、貼り合わせSOIウェーハの製造方法について説明する。
まず、CZ法により育成され、ボロンがドーパントとされた単一のシリコンインゴットからスライスした厚さ725μm、直径200mm、比抵抗10〜20Ω・cmのシリコンウェーハを2枚準備する。この後、これらのシリコンウェーハを公知の手法にて鏡面研磨する。そして、これらのシリコンウェーハのうち、一方を活性層用ウェーハ21とし、他方を支持用ウェーハ22とする。
次いで、図4のS101工程に示すように、活性層用ウェーハ21となるシリコンウェーハの表面に酸化膜12(BOX層:埋め込み酸化膜)を形成する。酸化膜12の形成は、酸化炉内にシリコンウェーハを装入し、これを酸素雰囲気中で5時間、温度1000℃に加熱することにより行われる。このとき、形成される酸化膜12の厚さは1500Åである。
この後、図4のS102工程に示すように、貼り合わせとなる活性層用ウェーハ21および支持用ウェーハ22の表面を、NHとHとの混合液で洗浄する。これにより、表面のパーティクルなどが除去される。
そして、図4のS103工程に示すように、活性層用ウェーハ21を、その表面の酸化膜12を貼り合わせ面として、支持用ウェーハ22の表面(シリコンの鏡面)に重ね合わせて貼り合わせる。貼り合わせは、所定のチャンバー内で、すなわち酸素雰囲気で所定の治具を用いて行われる。この酸素雰囲気は、90%(体積%)以上の酸素が含まれている。他は、窒素またはアルゴンなどの不活性ガスが含まれている。温度は室温で、大気圧中で行われる。この結果、活性層用ウェーハ21の酸化膜12と支持用ウェーハ22の単結晶のシリコン層13とが重ね合わされ、ファンデルワールス力により貼り合わせられた貼り合わせウェーハが形成される。
なお、貼り合わせは、上記大気圧での貼り合わせに限られず、貼り合わせ工程を真空チャンバーを用いて行うことも可能である。すなわち、チャンバー内を酸素雰囲気とし、この雰囲気内で真空引きを行って活性層用ウェーハ21と支持用ウェーハ22とを貼り合わせてもよい。また、貼り合わせ強度を高めるために貼り合わせ前にプラズマ処理をして貼り合わせ面を活性化させた後、同様の酸素雰囲気中において貼り合わせを行っても良い。
ここで、活性層用ウェーハ21と支持用ウェーハ22との貼り合わせ界面には、これらのシリコンウェーハ表面の形状により、ボイド11が発生することがある。すなわち、貼り合わせ基板となるシリコンウェーハの外周がだれていたり(ロールオフ形状)、この外周部分でシリコンウェーハの外周が盛り上がっていたり(ロールアップ形状)すると、図1に示すように、ボイド11が発生してしまう。そして、このボイド11となる空間には、貼り合わせ中の雰囲気に存在した酸素が90%以上含まれることとなる。
この後、図4のS104工程に示すように、この貼り合わせウェーハについて、その活性層用ウェーハ21と、支持用ウェーハ22とを強固に結合するための結合強化熱処理を行う。熱処理の条件は、不活性ガス雰囲気中で1100℃以上、略2時間とする。これにより、上記空間に満たされた酸素と、支持用ウェーハ22の表面のシリコン層13とが反応する。そして、図2に示すように、空間の一部に酸化膜14(孔埋め酸化膜)が形成される。これにより、この空間の一部が酸化膜14で埋められる。さらに、図3に示すように、空間は真空状態に近くなるため、両側の活性層用ウェーハと支持用ウェーハが引き寄せられる。この結果、ボイド11の容積が減少させることができる。
特に、上記方法は、微小なサイズを有するボイド11を抑制するのに効果的である。また、貼り合わせ界面において、酸素と反応しやすいシリコン層13が露出していると、結合強化熱処理を行ったとき、空間を埋める酸化膜14が形成されやすい。また、活性層用ウェーハ21および支持用ウェーハ22とも表面に酸化膜12が形成されている場合においても、ボイド11抑制に有効であることが確認される。例えば、発生するボイド11の高さが1μm程度とすると、厚さが1Å程度のボイド11を埋める酸化膜14が形成される。
次に、図4のS105工程に示すように、活性層用シリコンウェーハ21に対して薄膜化処理を行う。薄膜化処理は、以下のようにして行われる。まず、研削装置を用いて貼り合わせウェーハの活性層用ウェーハ21部分の表面(貼り合わせ面とは反対側の面)から所定の厚さだけ研削する。
次いで、この活性層用ウェーハ21の表面(研削面)を研磨する。研磨は公知の機械的化学的研磨(研磨布・研磨剤を使用したシリコン面の研磨)とする。この結果、酸化膜(BOX層)12の表面側に所定厚さの図示していないSOI層(シリコン層)が形成される。
最後に、このSOI層の薄膜化処理を行い、SOIウェーハを完成させる。薄膜化処理は、例えば、貼り合わせウェーハについて、酸化性雰囲気中で、ウェット酸化処理を施す。すると、SOI層の表面に所定厚さの酸化膜が形成される。そして、この酸化膜を例えばHFエッチングにより除去して、SOI層が薄膜化される。
上記図4のS101〜S105に示す工程を経て製造されたSOIウェーハは、デバイス工程に流れる。上記工程により、このデバイス工程では、ボイドに起因した不良を低減することができる。SOI層が薄くなった状態では、残留したボイド中は真空状態になっているから、更に高温熱処理することでSOI層が塑性変形してボイドをつぶす効果も期待できる。
なお、この発明は、上記実施例と同じく貼り合わせ工程を有するSOIウェーハの製造方法、例えばELTRAN法、スマートカット法などにも適用できる。また、貼り合わせSOIウェーハの製造方法においても厚膜および薄膜のSOIウェーハの製造方法にも適用することができる。
次に、貼り合わせ工程での雰囲気中の酸素の分圧比を変えて、減少するボイド11の面積率を確認する実験を行った。
まず、直径200mm、比抵抗10〜20Ω・cmのシリコンウェーハを2枚準備する。そして、一方のシリコンウェーハに1500Åの酸化膜12を形成した。他方は、酸化膜12を形成しないシリコン層13が露出したシリコンウェーハとした。次いで、上記2枚のシリコンウェーハをNH−H液で洗浄した。この後、酸素雰囲気で貼り合わせ工程を行う。貼り合わせの酸素雰囲気は、含まれる酸素が90%の場合および100%の場合とした。また、比較例の酸素雰囲気として、通常の空気と同じ20%の場合と、50%の場合において、貼り合わせを行った。そして、貼り合わせ後においてボイド11を発生させて、このボイド11の容積(面積率)を、貼り合わせ直後と結合強化熱処理後について測定した。ボイド11の測定は、赤外線透過型ボイド検査装置を使用した。さらに、貼り合わせ後の貼り合わせウェーハについて、結合強化熱処理を施した。この後、再び、赤外線透過型ボイド検査装置を使用してボイド11の面積率を確認した。この結果を表1に示す。なお、ボイド11の面積率は、以下のようにして求めた。
ボイド面積率(%)=総ボイドの面積の和/シリコンウェーハ全面積*100
Figure 2005302967
この結果、本願発明のSOIウェーハの結合強化熱処理後において、貼り合わせ直後のボイド11の面積率が0.13%あったボイド11は0.05%にまで低減した。一方、比較例ではボイド11の低減は確認されなかった。なお、この実験確認されたボイド11は、赤外線透過型ボイド検査装置を用いて確認されたものである。よって、この赤外線透過型ボイド検査装置で検出されない微小なボイド11はさらに減少していることが予想される。
この発明の一実施例に係るSOIウェーハの界面に発生したボイドを拡大した断面図である。 この発明の一実施例に係るSOIウェーハの結合強化熱処理後のボイドを拡大した断面図である。 この発明の一実施例に係るSOIウェーハの結合強化熱処理後のボイドが小さくなることを説明した断面図である。 この発明の一実施例に係る貼り合わせ法によるSOIウェーハの製造方法を示すフロー図である。
符号の説明
11 ボイド、
12 酸化膜(BOX層)、
14 酸化膜(孔埋め酸化膜)、
21 活性層用ウェーハ(半導体ウェーハ)、
22 支持用ウェーハ(半導体ウェーハ)。

Claims (1)

  1. 活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、活性層用ウェーハを薄膜化してSOIウェーハを製造するSOIウェーハの製造方法であって、
    酸素が90%以上含まれる酸素雰囲気中において、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、貼り合わせウェーハについて結合強化熱処理を施すSOIウェーハの製造方法。
JP2004116060A 2004-04-09 2004-04-09 Soiウェーハの製造方法 Pending JP2005302967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004116060A JP2005302967A (ja) 2004-04-09 2004-04-09 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004116060A JP2005302967A (ja) 2004-04-09 2004-04-09 Soiウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2005302967A true JP2005302967A (ja) 2005-10-27

Family

ID=35334114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004116060A Pending JP2005302967A (ja) 2004-04-09 2004-04-09 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2005302967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017880A (ko) * 2014-06-13 2017-02-15 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017880A (ko) * 2014-06-13 2017-02-15 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화
JP2017523588A (ja) * 2014-06-13 2017-08-17 インテル・コーポレーション ウェハ接合のための表面封入
KR102206378B1 (ko) * 2014-06-13 2021-01-22 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화

Similar Documents

Publication Publication Date Title
TW404061B (en) Semiconductor substrate and method of manufacturing the same
JP3352340B2 (ja) 半導体基体とその製造方法
TWI394204B (zh) 鍵合晶圓的製造方法
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
EP0961312A2 (en) SOI Substrate formed by bonding
JP2000349266A (ja) 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
JP2013229356A (ja) Soiウェハおよびその製造方法、並びにmemsデバイス
JP2005311199A (ja) 基板の製造方法
US7615456B2 (en) Method for manufacturing SOI substrate
EP2053650B1 (en) Method for producing semiconductor substrate
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
JP4655797B2 (ja) 直接接合ウエーハの製造方法
JPH11288858A (ja) Soi基板の再生方法及び再生基板
JP5009124B2 (ja) 半導体基板の製造方法
JP4720163B2 (ja) Soiウェーハの製造方法
JP5124931B2 (ja) 多層soiウエーハの製造方法
TWI251875B (en) Manufacturing method of bonding wafer
EP2474995B1 (en) Method for manufacturing soi wafer
JP5292810B2 (ja) Soi基板の製造方法
JP4720164B2 (ja) Soiウェーハの製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JP2008166646A (ja) 半導体基板の製造方法
JPH10326883A (ja) 基板及びその作製方法
JP2005302967A (ja) Soiウェーハの製造方法