WO2006030699A1 - Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ Download PDF

Info

Publication number
WO2006030699A1
WO2006030699A1 PCT/JP2005/016582 JP2005016582W WO2006030699A1 WO 2006030699 A1 WO2006030699 A1 WO 2006030699A1 JP 2005016582 W JP2005016582 W JP 2005016582W WO 2006030699 A1 WO2006030699 A1 WO 2006030699A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
soi
wafer
oxide film
layer
Prior art date
Application number
PCT/JP2005/016582
Other languages
English (en)
French (fr)
Inventor
Hiroji Aga
Norihiro Kobayashi
Masayuki Imai
Tatsuo Enomoto
Hiroshi Takeno
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004265901A external-priority patent/JP4826994B2/ja
Priority claimed from JP2004268901A external-priority patent/JP4696510B2/ja
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US11/662,285 priority Critical patent/US7902042B2/en
Priority to EP05778598.2A priority patent/EP1806769B1/en
Priority to KR1020077007945A priority patent/KR101111436B1/ko
Publication of WO2006030699A1 publication Critical patent/WO2006030699A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer and an SOI wafer.
  • Patent Document 1 Japanese Patent Laid-Open No. 9 64319
  • CMOS ICs and high voltage ICs For the manufacture of semiconductor devices such as CMOS ICs and high voltage ICs, a silicon oxide film is formed on a silicon single crystal substrate (hereinafter also referred to as a base wafer), and another silicon single crystal is formed thereon. So-called SOI wafers in which crystal layers are stacked as SOI (Silicon on Insulator) layers are used. As a method for manufacturing SOI wafers, a bonding method, a SIMOX method, and the like are known.
  • the bonding method a base wafer made of a silicon single crystal is bonded to a bondue wafer through a silicon oxide film, and then the bond wafer is polished, etched, or stripped using an ion implantation layer (
  • the SOI layer is formed by reducing the thickness by the Loose Smart Cut (registered trademark) method.
  • the SIMOX method is a method in which a buried oxide film is formed by performing an internal oxidation heat treatment after implanting high-concentration oxygen ions into a silicon single crystal substrate.
  • SOI wafers have a drawback in that the warpage of the substrate is likely to occur because the base wafer and the SOI layer with silicon single crystal force and the silicon oxide film layer have different thermal expansion coefficients. .
  • the warpage of the SOI wafer becomes large, it may become difficult to form the device due to difficulty in focusing in the photolithography process. This defect becomes more prominent as the integration rate of the integrated circuit increases.
  • Patent Document 1 discloses that a defect-free layer having a density of formation of oxygen precipitates of zero is formed in a region of a base wafer in contact with a silicon oxide film, and the remaining wafer region has a higher oxygen precipitate than the defect-free layer.
  • a sow wafer structure with an oxygen precipitate layer having a material density which can prevent warpage of the wafer due to the aforementioned difference in thermal expansion coefficient. It is said.
  • the cause of the warpage of the SOI wafer is not necessarily limited to the difference in the linear expansion coefficient between the silicon oxide film and the silicon forming the SOI layer. I was convinced that it was not something. For example, the present inventors understand that the warpage of the SOI wafer, where warpage is so remarkable in the state before being subjected to device processing, becomes apparent during heat treatment in device conversion, and is understood by the above warp generation mechanism. I often face a phenomenon I can't. This phenomenon is often observed when the thickness of the SOI layer or silicon oxide film is reduced (for example, 2 m or less each), and warpage due to the difference in linear expansion coefficient is rather difficult to occur. This is especially noticeable when the diameter is large (for example, 200 mm or more).
  • An object of the present invention is to provide a method for manufacturing an SOI wafer, which has a relatively thin silicon oxide film and an SOI layer, and does not easily warp during heat treatment performed in a device process.
  • the purpose is to provide the SOI wafers that are manufactured.
  • the SOI wafer manufacturing method of the present invention includes an SOI layer made of a semiconductor single crystal via a silicon oxide film on a first main surface of a base wafer having a silicon single crystal force.
  • a method of manufacturing an SOI wafer in which heat treatment by infrared irradiation with a peak wavelength of 0.7 ⁇ m or more and 2 m or less is scheduled on the SOI layer side.
  • the first main surface of the base wafer made of crystal and the first main surface of the bond wafer also having a semiconductor single crystal force are bonded together via a silicon oxide film formed on at least one of the main surfaces.
  • the refractive index of the region is nl
  • the refractive index of the semiconductor forming the SOI layer is n2
  • the SOI layer is a typical SOI layer having a silicon single crystal force, Si x 1 -X represented by Si Ge (0 ⁇ X ⁇ 1).
  • SOI semiconductor On Insulator
  • the SOI wafer of the present invention has a structure in which an SOI layer made of a semiconductor single crystal is bonded to a first main surface of a base wafer having a silicon single crystal force through a silicon oxide film,
  • an SOI wafer on the SOI layer side where heat treatment by infrared irradiation with a peak wavelength ⁇ of 0.7 ⁇ m or more and 2 ⁇ m or less is scheduled, and the silicon oxide film thickness tl and the SOI layer
  • the thickness t2 is the refractive index in the infrared wavelength region of SiO that forms the silicon oxide film nl, and the SOI layer
  • the formation density of oxygen precipitates in the base wafer is a device using a known infrared interference method with the second main surface of the base wafer as a mirror-polished surface.
  • a silicon oxide film may be formed on only one of the base wafer and the bond wafer, or both the oxide films may be formed together and bonded together. May be. In the latter case, the thickness of the silicon oxide film after bonding corresponds to the total thickness of the silicon oxide films formed on both sides.
  • Warping when satisfying a constant relationship, especially when satisfying a relationship close to t 0.5 ⁇
  • the formation density of oxygen precipitates on the base wafer shows a high level of 1 ⁇ 10 9 , cm 3 or more.
  • a resistance heating lamp such as a halogen lamp is often used as an infrared source for heat treatment.
  • a resistance heating lamp such as a halogen lamp is often used as an infrared source for heat treatment.
  • most of the peak wavelength falls within the range of 0.7 m to 2 m depending on the light source temperature.
  • its optical spectrum is generally broad.
  • Major components in the infrared region that contribute to force heating fall within the wavelength range of 0.5 ⁇ m to 3 ⁇ m.
  • (tl X nl) Z (t2 X n2; ⁇ 0.2 or more and 3 or less means that both the silicon oxide film and the SOI layer are formed with a small thickness of less than 4 ⁇ m (preferred (The thickness t1 of the silicon oxide film is, for example, lOnm or more and 500 nm or less, and the thickness t2 of the SOI layer is, for example, lOnm or more and 500 nm or less.)
  • the thickness of the base wafer is the same as that of a normal mirror polishing wafer.
  • the main factor of the warp is not the difference in linear expansion coefficient between layers that has been assumed in the past.
  • the present inventor believes that the cause of this warpage is a decrease in the strength of the base wafer due to the formation of oxygen precipitates and non-uniform heating due to infrared reflection on the SOI layer side. This will be described in more detail below.
  • Infrared reflection on the SOI layer surface may be total reflection derived from the difference in refractive index between the ambient atmosphere (eg, air) and the SOI layer.
  • the ambient atmosphere eg, air
  • the SOI layer may be combined, the incident direction of the infrared ray depends on the surface normal direction depending on the relationship between the layer thickness and the wavelength of the incident infrared ray. Nearly, even if it is very strong, reflection may occur.
  • a layer thickness direction of a laminated body in which the refractive index changes periodically such as a structure in which a silicon oxide film and a silicon layer are alternately laminated
  • the photoquantized electromagnetic wave energy is counteracted.
  • a band structure similar to the electron energy in the crystal is formed, and electromagnetic waves having a specific wavelength corresponding to the period of refractive index change are prevented from entering the laminated structure.
  • Such a structure is called a photonic band structure, and in the case of a multilayer film, the refractive index change is formed only in the layer thickness direction, so it is also called a one-dimensional photonic band gap structure in a narrow sense.
  • the photonic band gap range becomes wider Trending force Even if the number of stacking periods is 1, the photonic band gap area is only relatively narrow, and very large reflections are generated near the gap center wavelength.
  • a typical SOI wafer structure that is, a structure in which one silicon oxide film and one SOI layer are formed on the base wafer, corresponds to this, and the conditions for producing a one-dimensional photonic band gap structure are as follows.
  • the ratio of the optical thicknesses of the two layers 1 111) 7 2 112) tends to cause relatively strong reflection when the ratio is 0.2 or more and 3 or less, particularly when the ratio is around 1 (that is, both When the optical thicknesses of the layers are equal to each other), the wavelength range where strong reflection occurs is the widest and the reflectance is high.
  • the refractive index nl of the silicon oxide film in the infrared wavelength region is 1.5
  • the refractive index n2 of the SOI layer is 3.5 for silicon single crystal
  • Si Ge Si is 3.5
  • Ge is 4.0
  • the refractive index linearly interpolated by the value of the mixed crystal ratio x is used.
  • FIG. 13 shows the relationship between the wavelength of the incident ray and the reflectance in the combination of the SOI layer and the silicon oxide film having various thicknesses, and the total optical thickness t of each layer, Corresponding to this
  • the wavelength range in which reflection of more than 50% of force occurs is at least a wide range from around 700 nm to around 1.6 ⁇ m.
  • the reflectance with respect to the incident wavelength is thus ⁇ .
  • Wide wavelength range including PBG (at least 50
  • the mirror polished wafer does not have a maximum reflectivity, and exhibits a low reflectivity in the entire wavelength range.
  • the formation density of oxygen precipitates in the base wafer is preferably less than 5 ⁇ 10 8 Zcm 3 , more preferably less than 5 ⁇ 10 7 / cm 3 .
  • the heat treatment power of the SOI wafer is particularly effective when the heat treatment is performed using a so-called single-sided heat treatment apparatus that is performed by an infrared light source disposed only on the surface side of the SOI layer. Prominently demonstrated.
  • the temperature of the base wafer is usually measured while measuring the temperature of the base wafer by a temperature sensor (for example, a radiation thermometer) disposed on the second main surface side of the base wafer. Is heated by controlling the heat generation output of the infrared light source so that the temperature is kept at the set heat treatment temperature.
  • a temperature sensor for example, a radiation thermometer
  • the control unit of the light source increases the infrared power more and more to bring the detected temperature closer to the target value.
  • the power of the infrared light source is controlled in a state shifted to the over side.
  • mature transfer to the surface force of the SOI layer on the base wafer side involves not only radiant heat transfer by direct incidence of infrared rays but, of course, heat conduction from the surrounding atmosphere. If the power of the infrared light source is shifted to the over side, it is affected by reflection. The temperature of the surrounding atmosphere will rise abnormally, and the temperature on the SOI layer side that contacts this will rise excessively.
  • the temperature difference between the first main surface and the second main surface of the base wafer is also very large. As a result, SOI wafers are more likely to warp. However, if the formation density of oxygen precipitates in the entire base wafer as in the present invention is suppressed to less than 1 ⁇ 10 9 / cm 3 , even when heat treatment is performed using such a heating method, the SOI wafer is used. Can be sufficiently suppressed.
  • the heat treatment set temperature in the device process is high, for example, 1000 ° C or higher and 1200 ° C or lower, and the rate of temperature rise to the set temperature is 50 ° CZ second or higher and 100 ° CZ second or lower This is particularly noticeable when it is large.
  • the heating rate is set to be large, the power of the infrared light source is increased and the temperature is measured on the second main surface of the base wafer before the heat conduction in the wafer thickness direction is sufficiently advanced.
  • the temperature rise at this time is increasingly delayed with respect to the temperature on the SOI layer side. As a result, the power of the infrared light source is more likely to overshoot and warpage is likely to occur.
  • Oxygen precipitates in the base wafer are particularly generated when a base wafer is composed of a silicon single crystal having a relatively high oxygen content, and more specifically, Tyoklal using a quartz crucible.
  • a base wafer is composed of a silicon single crystal having a relatively high oxygen content, and more specifically, Tyoklal using a quartz crucible.
  • CZ method ski method
  • a large amount of oxygen precipitates that cause warping are generated due to various thermal histories applied during the manufacturing of SOI wafers. Therefore, in the manufacturing process of SOI wafers, it is desirable to appropriately carry out heat treatment to reduce oxygen precipitates from the viewpoint of reducing the final density of oxygen precipitates in SOI wafers.
  • Oxygen concentration is relatively high, such as CZ wafers, and silicon single crystal wafers (for example, the oxygen concentration of Balta's silicon single crystal is 12ppma or more and 25ppma or less) are either 1000 ° C during cooling after crystal pulling.
  • the center of formation is around 500 ° C, specifically a little higher than 450 ° C where the thermal donor is formed and 480 ° C.
  • fine oxygen precipitates (BMD) nuclei (emboli: dimension is usually less than lnm) are generated when passing through the temperature range. The longer the holding time near the center temperature, the higher the density of formed nuclei.
  • the precipitation nuclei are above the nucleation temperature and below a certain critical temperature related to re-solution in the Si single crystal butter. If it is held in, it will grow to nuclear power 3 ⁇ 4 MD.
  • the heat treatment holding temperature is set to 1000 ° C using a batch heat treatment furnace. The temperature is set to 1200 ° C or lower, and it is done in a batch for multiple SOI wafers.
  • This bonding heat treatment is a batch heat treatment with a relatively large force treatment capacity, which is the temperature range in which the precipitation nuclei disappear, so the rate of temperature rise to the set treatment temperature is 10-40 ° CZ min.
  • the precipitation nuclei will grow to BMD when the temperature rises.
  • the unit of oxygen concentration is shown using the standard of JEIDA (abbreviation of Japan Electronics Industry Promotion Association. Currently renamed JEITA (Japan Electronics and Information Technology Industries Association)). To do.
  • nuclear killer heat treatment for eliminating the precipitation nuclei of oxygen precipitates in the base wafer or reducing the density of the precipitation nuclei is performed, it grows into BMD during the bonding heat treatment. Precipitation nuclei are greatly reduced, and the BMD formation density in the final S OI wafer base wafer can easily be made less than 1 X 10 9 Zcm 3 .
  • This nuclear killer heat treatment needs to reach the set temperature at a higher temperature rise rate than the bonding heat treatment.
  • the heat treatment holding temperature is preferably 900 ° C or higher and 1200 ° C or lower.
  • the temperature is lower than 900 ° C, it is difficult to sufficiently re-dissolve / dissolve the precipitation nuclei, and if the heat treatment exceeds 1200 ° C, slip dislocation tends to occur.
  • Such a nuclear killer heat treatment that requires a rate of temperature rise is advantageously performed using a single-wafer type rapid thermal processing (RTP) apparatus using infrared lamp heating.
  • the heating is more preferably performed by simultaneously heating both surfaces of the SOI wafer with an infrared lamp, but can also be performed by heating only one surface.
  • the atmosphere of the nuclear killer heat treatment can be, for example, a hydrogen atmosphere, an Ar atmosphere, or a mixed atmosphere thereof.
  • the heat treatment holding temperature is preferably set to 900 ° C or higher and 1100 ° C or lower. Over 1100 ° C for hydrogen or Ar atmosphere
  • the nuclear killer heat treatment can be performed in an oxygen atmosphere. Since introduction of atomic vacancies is suppressed in an oxygen atmosphere, the heat treatment holding temperature can be set at a temperature set to 900 ° C or higher and 1200 ° C or lower extended by the high temperature side.
  • the ion implantation layer for peeling forms an ion implantation layer for peeling by implanting ions from the ion implantation surface on the first main surface side of the bondueha prior to the bonding step.
  • the silicon single crystal thin layer that should be the SOI layer can be implemented by including a peeling process in which the ion implantation layer for peeling is peeled off by bond bonder Cut (trade name) method). In this case, it is desirable that the nuclear killer heat treatment be performed after the peeling step.
  • the thin silicon single crystal layer that should become the separated SOI layer in the ion implantation layer for peeling is fused with the remaining part of the bondueha, making separation difficult again. This is because there is a case.
  • the nucleus killer heat treatment performed prior to the bonding heat treatment step can reduce the number of precipitation nuclei that can grow into BMD.
  • a precipitation erasure heat treatment is performed to reduce the formation density of oxygen precipitates in the base wafer after the bonding heat treatment. It is possible to adjust the formation density of oxygen precipitates in the base wafer to less than 1 ⁇ 10 9 / cm 3 .
  • a precipitation elimination heat treatment is performed at a higher temperature than the bonding heat treatment step, so that the oxygen precipitates in the base wafer are dissolved. This reduces the BMD formation density in the base wafer to less than 1 X 10 9 Zcm 3 in SOI wafers used in the device process. The decrease in the density of BMD formation is also evident in the change in dissolved oxygen concentration before and after precipitation elimination heat treatment.
  • the precipitation elimination heat treatment is performed at a holding temperature of 1275 ° C or higher and 1350 ° C or lower. Is desirable. At low holding temperatures, the BMD solution does not progress effectively. On the other hand, if the holding temperature is too high, the occurrence of slip dislocation may become significant. Preferably, it is performed at 1280 ° C or higher and 1300 ° C or lower. In addition, the time for maintaining the SOI wafer in such a temperature range is preferably 1 hour or more and 5 hours or less in consideration of the progress of BMD solution and the economy. In addition, the precipitation erasing heat treatment performed under such conditions preferably uses a batch type heat treatment furnace and a method of batch processing a plurality of SOI wafers.
  • an atmosphere containing an inert gas (for example, a rare gas such as argon) and a small amount of oxygen can be employed. If the atmosphere contains a trace amount of oxygen, introduction of atomic vacancies (which mediate diffusion during oxygen precipitation) into the silicon single crystal is suppressed, which is effective in reducing BMD.
  • CZ wafers are often used to manufacture SOI wafers.
  • CZ silicon single crystal rods have a near initial oxygen concentration as a whole, but still have a distribution in the axial and radial directions.
  • the method of the present invention hardly requires such a study.
  • SOI wafers can be manufactured using CZ wafers with different production lots.
  • FIG. 1 is an explanatory view showing an example of a manufacturing process of an SOI wafer.
  • FIG. 2 is a cross-sectional perspective view showing an example of an RTP apparatus.
  • FIG. 3 Explanatory diagram of the effect of nuclear killer heat treatment.
  • FIG. 4 is a schematic diagram showing a more preferred embodiment of nuclear killer heat treatment.
  • FIG. 5 is a schematic view showing another more preferable embodiment of nuclear killer heat treatment.
  • FIG. 6 is a schematic diagram illustrating the relationship between bonding heat treatment and oxygen precipitate generation.
  • FIG. 7 is a graph showing the relationship between the nuclear killer heat treatment temperature and the density of oxygen precipitate formation.
  • FIG. 8 Diagram explaining problems caused by warpage of SOI wafer due to heat treatment during device fabrication.
  • FIG. 9 A graph showing the relationship between the temperature rise profile and the control profile of the heating power using a single-sided heating RTP system, comparing SOI wafer and mirror-polished wafer.
  • FIG. 10 is a diagram schematically showing the state of infrared reflection on the SOI layer side by the formation of a photonic band gap structure.
  • FIG. 11 is a schematic diagram illustrating a mechanism that causes warpage of SOI wafer in a single-sided heating type RTP device.
  • FIG. 12 is a diagram illustrating several spectra of infrared light sources used in the RTP apparatus.
  • FIG. 13 Graph showing the relationship between the incident infrared wavelength and reflectivity of SOI layer Z silicon oxide film that satisfies various layer thickness relationships.
  • FIG. 14 is a schematic diagram showing the effect of reducing BMD by precipitation elimination heat treatment.
  • FIG. 15 is a graph showing measurement results of BMD density in the base wafer.
  • FIG. 16 is a graph showing measurement results of dissolved oxygen concentration in the base wafer.
  • FIG. 1 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the present invention.
  • a base wafer 7 made of, for example, a silicon single crystal and a bond wafer 1 having a silicon single crystal substrate force shown in step (b) are prepared.
  • These silicon single crystals are manufactured by the well-known Chiyoklarsky method using a quartz crucible, and those having a relatively high initial oxygen content of, for example, 12 ppma to 25 ppma are used.
  • a bond wafer 1 an epitaxial wafer obtained by epitaxially growing a semiconductor single crystal such as Si, SiGe or Ge on a silicon single crystal wafer is used.
  • a silicon oxide film 2 is formed as an insulating film on at least the first main surface J side of the bond wafer 1.
  • the silicon oxide film 2 can be formed by, for example, force CVD (Chemical Vapo) that can be formed by thermal oxidation such as wet oxidation or dry oxidation. It is also possible to adopt a method such as r (D mark osition).
  • the film thickness of the silicon oxide film 2 is, for example, a value not less than 10 nm and not more than 500 nm.
  • the first main surface J side of Bondueno I, 1 or the surface of the silicon oxide film 2 in this embodiment is used as an ion implantation surface, for example, by irradiation with a hydrogen ion beam.
  • Ions are implanted to form an ion implantation layer 4 for separation.
  • the ions for forming the ion implantation layer 4 for separation can be at least one selected from an ion group force consisting of hydrogen ions and rare gas (He, Ne, Ar, Kr, Xe) ions.
  • hydrogen ions are used, but the ion implantation layer 4 for separation may be formed by implanting rare gas ions such as helium ions, neon ions! /, Or argon ions instead of hydrogen ions.
  • step (e) The bond wafer 1 and the base wafer 7 on which the ion implantation layer 4 for separation is formed are cleaned with a cleaning solution. Further, as shown in the step (e), both wafers 1 and 7 are bonded to the ion implantation layer 4. Bonded on the forming side (namely, the first main surface J, K side). Then, as shown in step (f), the laminate is heat treated at a low temperature of 400 to 600 ° C., so that Bondueha 1 is almost at the concentration peak position of the aforementioned ion implantation layer 4 for peeling. The portion that is peeled off and remains on the base wafer 7 side becomes the SOI layer 15 (peeling step).
  • the heat treatment for stripping can be omitted by increasing the amount of ion implantation when forming the ion implantation layer 4 for stripping or by performing plasma treatment in advance on the surface to be overlapped to activate the surface.
  • the remaining Bondueha part 3 after peeling can be reused again as Bondueha or base wafer after the peeled surface is re-polished.
  • the temperature range of the above-described peeling heat treatment overlaps with the formation temperature of the precipitation nuclei of the fine oxygen precipitates (BMD) already described, and the precipitation nuclei may increase during the heat treatment.
  • the nuclear killer heat treatment described later is performed thereafter, the BMD precipitation nuclei can be reduced without any problems.
  • the thickness of the SOI layer 15 is not less than 10 nm and not more than 500 nm, and can be adjusted by the formation depth of the ion implantation layer 4 for peeling. As shown in FIG. 10, the thickness tl of the silicon oxide film 2 after bonding and the thickness t2 of the SOI layer 15 are the refractive index nl of SiO that forms the silicon oxide film 2 in the infrared wavelength region.
  • a bonding heat treatment for firmly bonding the base wafer 7 and the SOI layer 15 via the silicon oxide film 2 is performed. As shown in Fig. 6, this combined heat treatment is performed at a temperature of 1000 ° C or higher and 1250 ° C in a batch-type heat treatment furnace BF by using multiple wafers (only one is shown in the figure!). Implemented below. Because of the batch heat treatment with a relatively large processing capacity, the rate of temperature rise to the set processing temperature is as low as 10 to 40 ° CZ. At this temperature rise, the precipitation nuclei N in the base wafer 7 are oxygen precipitates (BMD ) Grow to P. In the silicon single crystal Balta region that constitutes the woofer around the oxygen precipitate P, a number of crystal defects D such as slip dislocations are introduced and the strength is lowered.
  • BMD oxygen precipitates
  • a nuclear killer heat treatment as shown in FIG. 3 is performed prior to the above bonding heat treatment (and after the peeling step). That is, in the state of the process A before the heat treatment, BMD nuclei N having a relatively high density (for example, 1 ⁇ 10 9 Zcm 3 or more) are formed in the bonded body 50 and the base wafer 7.
  • the heat treatment holding temperature is 900 ° C or higher and 1200 ° C or lower (preferably 1000 ° C or higher and 1200 ° C or lower), and the temperature rise to the heat treatment holding temperature is 5 ° CZ seconds or longer. Perform in less than 100 ° CZ seconds.
  • This heat treatment can be performed by the RTP apparatus described above.
  • FIG. 2 shows an example of a single-side heating type RTP apparatus.
  • the RTP apparatus 100 includes a container 21 in which an accommodation space 14 that accommodates only one bonded body 50 ′ to be processed is formed, a tungsten halogen lamp for heating the bonded body 50 ′ in the accommodation space 14, and the like.
  • a heating lamp 46 constituted by: The heating lamp 46 is disposed so as to face the upper surface side of the bonded body 50 ′ via the heating gap 25.
  • the reflecting plate 28 is disposed so as to face the bonded body 50 ′, and a reflective gap 35 is formed.
  • the reflector 28 has a glass fiber 30 (connected to a radiation thermometer not shown) for measuring the temperature of the back surface side of the bonded body 50 (that is, the second main surface side of the base wafer). The end is exposed. Then, the heat rays taken out from the reflection gap 35 through the glass fiber 30 are individually detected by a known radiation thermometer that forms a temperature detection unit, and converted into a temperature signal. Multiple heating lamps 46 correspond to each temperature measurement position with glass fiber 30. Arranged force The output can be controlled independently.
  • Step B of FIG. 3 Due to the rapid temperature increase as described above, as shown in Step B of FIG. 3, the precipitation nuclei N formed in the base wafer can be dissolved in the silicon single crystal butter before growing into BMD. Therefore, the nucleus formation density after the heat treatment can be greatly reduced. As a result, even after the bonding heat treatment as shown in Step C of Fig. 3, the number of precipitation nuclei N is reduced, so that the formation density of oxygen precipitates P revealed by the growth is 1 X 10 9 / cm 3 or less (preferably 5 X 10 8 Zcm 3 or less).
  • infrared irradiation can be performed on the SOI layer 15 side, and the influence of reflection on the SOI layer side can be affected. From the viewpoint of mitigation, it is more desirable to irradiate infrared IR on the second main surface (back surface) side of the base wafer 7 as shown in FIG. In order to perform more uniform heating, as shown in Fig. 5, both sides of the bonded body 50 'may be heated by irradiating infrared IR.
  • the atmosphere of the nuclear killer heat treatment can be a hydrogen atmosphere, an Ar atmosphere, or a mixed atmosphere thereof (pressure is, for example, 10 3 Pa or more and 10 6 Pa or less).
  • the holding temperature for nuclear killer heat treatment should be 1100 ° C or less.
  • an oxygen-containing atmosphere pressure is, for example, 1 atm
  • the upper limit of the desirable holding temperature range can be extended to 1200 ° C.
  • an oxygen-containing atmosphere for example, O
  • the SOI wafer 50 obtained by the bonding heat treatment is subjected to various heat treatments for device fabrication.
  • the doping region is patterned by an ion implantation method
  • the dopant immediately after the ion implantation is not activated as a carrier source, and thus heat treatment is performed to activate the dopant.
  • the temperature of the active heat treatment is, for example, 1100 ° C. or more and 1200 ° C. or less. This heat treatment is also performed using an RTP apparatus 100 similar to that in FIG.
  • the object to be processed is SOI wafer 50
  • the rate of temperature rise to the heat treatment temperature is 50 ° CZ seconds or more and 100 ° CZ seconds or less (for example, , 75 ° CZ seconds).
  • the SOI wafer 50 is arranged on the upper surface side so that the SOI layer faces the heating lamp 46 side.
  • the infrared rays emitted from the heating lamp 46 are, for example, near infrared rays having a continuous spectrum as shown in FIG. 12 and a peak wavelength ⁇ of 0.7 ⁇ m or more and 2 ⁇ m or less (the same applies to nuclear killer heat treatment). The same infrared is used).
  • Fig. 9 shows an example of the temperature rise profile and the power control profile of the heating lamp 46 (measurement of multiple points in the wafer surface), SOI wafer and mirror polishing wafer for reference (silicon single crystal wafer). It is a graph shown by contrast with.
  • the power control profile is almost 70% or less of full power except for an instantaneous value. There is no sign of rising.
  • SOI wafers it can be seen that a significant overshoot exceeding 80% of full power occurs during the temperature rise. The reason for this is thought to be as follows.
  • the SOI layer 15 is formed by forming the above-described one-dimensional photonic band gap structure as shown in FIG. Infrared IR strong reflection occurs on the side.
  • the single-sided heating type RTP device 100 as shown in Fig. 2, as shown in Fig. 11, most of the incoming infrared rays are reflected on the SOI layer 15 side, so that it is detected on the second main surface side of the base wafer 7. The temperature does not rise easily. As a result, the control unit of the heating lamp 46 increases the power in an attempt to bring the detected temperature closer to the target value, and the above-described overshoot occurs.
  • the heat transfer to the SOI layer 15 surface force base wafer 7 side involves not only the radiant heat transfer by direct incidence of infrared rays, but also the heat conduction from the surrounding atmosphere. If the power of the heating lamp 46 is shifted to the over side, the temperature of the ambient atmosphere that is not affected by the reflection rises abnormally, and the temperature on the side of the SOI layer 15 in contact therewith increases excessively, and the base wafer 7 The temperature difference between the front and back is also very large.
  • the formation density of the oxygen precipitates P on the base wafer 7 is high.
  • the SOI wafer whose strength has decreased due to the introduction of crystal defects around the oxygen precipitate P has a large thermal expansion in the in-plane direction on the SOI layer side, which is the high temperature side.
  • a strong warp is generated so as to be convex upward.
  • a photolithography process is used to pattern an ion implantation region of the first conductivity type (for example, a p-type region in the case of B), and then it is rapidly heated to activate it. Warping occurs when heat treatment is performed.
  • a precipitation erasure heat treatment can be performed to reduce the BMD formation density for SOI wafers in which many BMDs are formed in the base wafer.
  • a step of removing the damaged layer and surface roughness of the S layer is performed prior to the precipitation erasing heat treatment. It is known that when an SOI wafer is fabricated by the ion implantation delamination method, the damaged layer and surface roughness from the ion implantation remain on the surface of the SOI layer. Therefore, the damage layer and the surface roughness formed on the SOI layer are removed after the bonding heat treatment is completed.
  • a heat treatment method can be employed in an inert gas such as Ar or hydrogen gas, or a mixed gas atmosphere thereof.
  • heat treatment is performed under conditions of 1150 to 1250 ° C and 1 to 5 hours in an Ar atmosphere.
  • the damaged layer removal process by heat treatment is not essential. Yes.
  • precipitation elimination heat treatment is performed to reduce BMD.
  • a plurality of SOI wafers 50b that have undergone the damage layer removal process by heat treatment are accommodated in wafer boat 62, and the wafer boat 62 is introduced into batch-type heat treatment furnace 60.
  • the heater 61 is controlled so that the temperature in the heat treatment furnace 60 is higher than the bonding heat treatment described in FIG. 6, that is, 1275 ° C. or higher and 1350 ° C. or lower.
  • the BMD formed on the base wafer 7 of the SOI wafer 50b is in solution, and dissolved oxygen is increased instead.
  • the heat treatment time varies depending on the holding temperature to be set and the wafer diameter (200 mm, 300 mm, or more) to be used. However, considering the progress of BMD solution and the economy, it is 1 hour or more and 5 hours or less. It is good to do.
  • the pressure is normal pressure.
  • the inside of the heat treatment furnace 60 is an atmosphere containing substantially only argon and a trace amount of oxygen.
  • the oxygen concentration in the atmosphere may be, for example, 0.3 volume% or more and 5 volume% or less. In this way, as shown in the lower part of FIG. 14, the formation density of BMD (P) is extremely small! /, And SOI wafer 500 can be obtained.
  • the obtained SOI wafer 500 can improve the surface roughness of the SOI layer 15 by performing a touch polish.
  • Tachiborgish is mirror polishing with a very small polishing allowance and is generally performed by chemical mechanical polishing.
  • the damaged layer can be removed and the surface roughness can be improved by replacing the damaged layer by the heat treatment as described above or by performing a touch bolish after the heat treatment.
  • the refractive index n2 of Si forming the SOI layer 15 is 3.5, and the optical thickness t in the infrared wavelength region between the silicon oxide film 2 and the SOI layer 15 is t 2 nl X tl + n2 X t2. l ⁇ t ⁇ 2
  • ⁇ is satisfied, and is within the range of (tl X nl) Z (t2 X n2; ⁇ 0.2 to 3 Even better.
  • FIG. 15 is a graph showing the results of measuring the BMD density of a base wafer by a known LST (Light Scattering Tomography) method for SOI wafers that have been subjected to precipitation erasure heat treatment under several conditions. All samples are made of CZ woofer ( ⁇ 200mm) adjusted to an initial oxygen concentration of 13.8ppma or more and 14.4p pma or less, and the same lot is manufactured until the damaged layer is removed by heat treatment. The effect of lot-to-lot errors and differences in the initial oxygen concentration is extremely small.
  • LST Light Scattering Tomography
  • the data at the left end is the measurement result of the SOI wafer 50b not subjected to the precipitation erasing heat treatment, and shows a high BMD density.
  • SOI wafer 500 that had been subjected to precipitation erosion heat treatment at 1275 ° C for 1 hour had a BMD density reduced to a level below 1.0 X 10 9 Zcm 3 .
  • the BMD density is the detection limit of the LST device (approximately 1.
  • the BMD density decreased to a level below 0 X 10 6 Zcm 3 ).
  • the data on the right end is data indicating the BMD density of SIMOX measured as a reference example.
  • the BMD density can be reduced to a level without any difference from SIMOX.
  • FIG. 16 is a graph showing the results of measuring the dissolved oxygen concentration in the base wafer 7 by the FT-IR method for the same sample as FIG. The dissolved oxygen concentration was measured at three points: wafer center, RZ2 (R: radius) from wafer center, and 10 mm from outer edge of wafer.
  • the data showing the lowest dissolved oxygen concentration was the data of the SOI wafer 50b after the precipitation erasing heat treatment, and showed about 8 ppma.
  • the difference is considered to be precipitated as BMD.
  • SOI wafer 500 subjected to precipitation elimination heat treatment shows values from about 13 ppma to about 16 ppma.
  • SOI wafer 500 obtained by performing precipitation erasure heat treatment at 1350 ° C for 4 hours had a dissolved oxygen concentration exceeding the initial value. This fact indicates that oxygen contained in the atmosphere of the precipitation elimination heat treatment is the base.
  • the SOI wafer 500 having a reduced BMD density as described above is subjected to various heat treatments when it is made into a device.
  • heat treatment for activating this is performed.
  • the temperature of the active heat treatment is, for example, 1100 ° C. or more and 1200 ° C. or less.
  • This heat treatment can be performed using the RTP apparatus 100 described in FIG.
  • the formation density of oxygen precipitates P in the entire base wafer 7 is less than 1 X 10 9 Zcm 3 . Even in this case, warping can be sufficiently suppressed, and as a result, the occurrence of defective pattern misalignment as shown in FIG. 8 can be effectively suppressed.
  • the force nuclear killer heat treatment, the bonding heat treatment, and the precipitation erasure heat treatment which have been described as heat treatments capable of independently performing the nuclear killer heat treatment and the precipitation erasure heat treatment, respectively. These heat treatments may be performed.

Abstract

ベースウェーハ７とボンドウェーハ１とを、シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、ボンドウェーハ１の厚みを減じてＳＯＩ層となす減厚工程と、シリコン酸化膜２を介したＳＯＩ層１５のベースウェーハ７に対する結合を増加するための結合熱処理工程と有する。貼り合わせ後のシリコン酸化膜２の厚さｔ１とＳＯＩ層の厚さｔ２とが、シリコン酸化膜２をなすＳｉＯ２の赤外波長域の屈折率をｎ１＝１．５、ＳＯＩ層１５をなすＳｉの屈折率ｎ２を３．５とし、それらシリコン酸化膜２とＳＯＩ層１５との赤外波長域における光学的厚さｔＯＰをｔＯＰ＝ｎ１×ｔ１＋ｎ２×ｔ２として、０．１λ＜ｔＯＰ＜２λを充足し、かつ、（ｔ１×ｎ１）／（ｔ２×ｎ２）が０．２以上３以下の範囲内に設定される。そして、結合熱処理に先立って行われる核キラー熱処理により、結合熱処理後のベースウェーハ中の酸素析出物の形成密度を１×１０９／ｃｍ３未満に調整する。これにより、比較的薄いシリコン酸化膜とＳＯＩ層とを有し、デバイス工程で実施される熱処理時に反りを発生しにくいＳＯＩウェーハの製造方法を提供する。

Description

明 細 書
SOIゥエーハの製造方法及び SOIゥエーハ
技術分野
[0001] 本発明は、 SOIゥヱーハの製造方法及び SOIゥヱーハに関する。
背景技術
[0002] 特許文献 1 :特開平 9 64319号公報
[0003] CMOS— ICや高耐圧型 IC等の半導体デバイス等の製造に、シリコン単結晶基板（ 以下、ベースウェーハともいう）上にシリコン酸ィ匕膜を形成し、その上に別のシリコン単 結晶層を SOI (Silicon on Insulator)層として積層形成した、いわゆる SOIゥヱーハが 使用されている。 SOIゥヱーハの製造方法としては、貼り合わせ法や SIMOX法等が 知られている。貼り合わせ法は、シリコン酸ィ匕膜を介してシリコン単結晶からなるベー スウェーハとボンドゥエ一ハとを貼り合わせた後、ボンドゥエーハを研磨加工、エッチ ング又はイオン注入層を用いた剥離処理 ( 、わゆるスマートカット（登録商標）法）によ り減厚して SOI層を形成する方法である。一方、 SIMOX法は、シリコン単結晶基板 中に高濃度の酸素イオンを注入した後で、内部酸化熱処理を行うことにより埋め込み 酸化膜を形成する方法である。
[0004] 従来、 SOIゥヱーハにおいては、シリコン単結晶力 なるベースウェーハ及び SOI 層と、シリコン酸ィ匕膜層との熱膨脹係数が互いに異なるため、基板の反りが発生しや すいという欠点があった。 SOIゥエーハの反りが大きくなると、フォトリソグラフィー工程 で焦点を合わせ難くなることにより、素子の形成が困難になることがある。なお、この 欠点は、集積回路の集積率が大きくなるほど顕著となる。
[0005] 上記のような SOIゥエーハの反りは、従来、上記の貼り合わせ法における結合熱処 理ゃ、 SIMOX法での内部酸化熱処理時に発生する反りに主眼が置かれ、種々の 防止対策が講じられてきた。例えば、特許文献 1には、ベースウェーハのシリコン酸 化膜と接する領域に酸素析出部の形成密度がゼロの無欠陥層を作り、残部のゥ ー ハ領域を該無欠陥層よりも高い酸素析出物密度を有する酸素析出物層とする SOW ーハ構造が開示され、前述の熱膨張率差に起因したゥ ーハの反りを防止できる としている。
発明の開示
発明が解決しょうとする課題
[0006] し力しながら、本発明者らが検討したところ、 SOIゥヱーハの反りの原因は、シリコン 酸ィ匕膜とベースウェーハゃ SOI層をなすシリコンとの線膨張係数差のみに必ずしも 帰着されるものではないことがわ力つた。例えば、本発明者らは、デバイス化の処理 に供する前の状態では反りがそれほど顕著でな力つた SOIゥエーハの反りが、デバイ ス化における熱処理時に顕在化するという、上記の反り発生機構では理解できない 現象にしばしば直面している。この現象は、線膨張係数差に由来した反りがむしろ生 じにくい、 SOI層やシリコン酸ィ匕膜の厚さが薄膜化 (例えば、それぞれ 2 m以下)し た場合に多く見られ、ゥエーハの直径が大きい場合 (例えば 200mm以上の場合）に 特に顕著となる。
[0007] 本発明の課題は、比較的薄いシリコン酸ィ匕膜と SOI層とを有し、デバイス工程で実 施される熱処理時に反りを発生しにく 、SOIゥエーハの製造方法と、それによつて製 造される SOIゥエーハとを提供することにある。
[0008] 上記課題を解決するために、本発明の SOIゥエーハの製造方法は、シリコン単結晶 力もなるベースウェーハの第一主表面に、シリコン酸ィ匕膜を介して半導体単結晶から なる SOI層が結合された構造を有し、かつ、 SOI層側において、ピーク波長えが 0. 7 μ m以上 2 m以下の赤外線照射による熱処理が予定された SOIゥヱーハの製造方 法であって、シリコン単結晶からなるベースウェーハの第一主表面と、半導体単結晶 力もなるボンドウ ーハの第一主表面とを、それら各主表面の少なくともいずれかに 形成されたシリコン酸ィ匕膜を介して貼り合わせる貼り合わせ工程と、ボンドゥエーハの 厚みを減じて SOI層となす減厚工程と、シリコン酸ィ匕膜を介した SOI層のベースゥェ ーハに対する結合を増加するための結合熱処理工程とを有し、貼り合わせ後のシリ コン酸ィ匕膜の厚さ tlと SOI層の厚さ t2と力 シリコン酸ィ匕膜をなす SiOの赤外波長
2
域の屈折率を nl、 SOI層をなす半導体の屈折率を n2とし、それらシリコン酸ィ匕膜と S OI層との赤外波長域における光学的厚さ t を t =nl X tl +n2 X t2として、 0. 1
OP OP
X < t く 2 λを充足し、かつ、（tl X nl)Z(t2 X n2W 0. 2以上 3以下の範囲内に 設定され、さらに、結合熱処理後のベースウェーハ中の酸素析出物の形成密度を 1 X 109Zcm3未満に調整することを特徴とする。なお、本発明における SOI層とは、シ リコン単結晶力もなる典型的な SOI層のほ力、 Si Ge (0≤X< 1)にて表される Si x 1 -X
Ge層や Ge層、あるいは、その他の半導体薄層を含む広義の SOI (Semiconductor On Insulator)層を意味する。
[0009] また、本発明の SOIゥエーハは、シリコン単結晶力もなるベースウェーハの第一主 表面に、シリコン酸ィ匕膜を介して半導体単結晶からなる SOI層が結合された構造を 有し、かつ、 SOI層側において、ピーク波長 λが 0. 7 μ m以上 2 μ m以下の赤外線 照射による熱処理が予定された SOIゥエーハであって、シリコン酸ィ匕膜の厚さ tlと SO I層の厚さ t2とが、シリコン酸ィ匕膜をなす SiOの赤外波長域の屈折率を nl、 SOI層を
2
なす半導体の屈折率を n2とし、それらシリコン酸化膜と SOI層との赤外波長域にお ける光学的厚さ t を t =nl X tl +n2 X t2として、 0. 1 λく t く 2 λを充足し、力
ΟΡ ΟΡ ΟΡ
つ、（tl X nl) Z (t2 X n2;^ 0. 2以上 3以下の範囲内に設定され、さらに、ベースゥ エーハ中の酸素析出物の形成密度が 1 X 109Zcm3未満に調整されてなることを特 徴とする。
[0010] なお、本発明において、ベースウェーハ中の酸素析出物の形成密度は、ベースゥ エーハの第二主表面を鏡面研磨面として、周知の赤外干渉法を用いた装置である o
PP (Optical Precipitate Profiler： High Yield Technology社製）により検出される寸法 直径 50nm以上の微小析出物（Bulk Micro-Defect: BMD)の lcm3当たりの個数を いう。以下、本発明において単に「酸素析出物」と称する場合は BMDを意味するも のとする。また、貝占り合わせに際しては、ベースウェーハとボンドゥエーハとの一方の みにシリコン酸ィ匕膜を形成してもよいし、双方に形成して貼り合わせにより両酸ィ匕膜 を一体ィ匕してもよい。後者の場合、貼り合わせ後のシリコン酸ィ匕膜の厚さは、双方に 形成したシリコン酸ィ匕膜の合計厚さに対応するものとなる。
[0011] 本発明者は、 SOIゥエーハをデバイス化する際の熱処理条件と、発生するゥ ーハ の反りとの関係を詳細に検討した結果、次の事実を把握するに至った。
(1)デバイス化の処理に供する前の状態では反りがそれほど顕著でな力つた SOW エーハの反りが、デバイス化における熱処理時に顕在化することがある。具体的には 、 SOI層側力もの赤外線照射により熱処理加熱を行なう場合である。
(2)反りの発生が顕著なのは、照射する赤外線の波長（以下、ピーク波長えで代表さ せる）と、シリコン酸ィ匕膜と SOI層との赤外波長域における上記光学的厚さ t とが一
OP
定の関係を満たす場合であり、特に t =0. 5 λに近い関係を充足する場合の反り
ΟΡ
発生が顕著である。
(3)反りが発生した SOIゥエーハは、ベースウェーハの酸素析出物の形成密度がい ずれも 1 X 109,cm3以上と高いレベルを示す。
[0012] そして、さらに鋭意検討を重ねた結果、ベースウェーハ全体の酸素析出物の形成 密度を l X 109Zcm3未満に調整するとき、上記（1)及び（2)の状況下においても、 デバイス化の熱処理時における SOIゥエーハの反り発生を効果的に抑制できることを 見出し、本発明を完成させるに至った。
[0013] 赤外線照射の熱処理時に、上記（2)の条件を充足する場合に特に反りが発生しや す力つた原因としては、以下のように考えられる。まず、熱処理に使用する赤外線源 としてはハロゲンランプなどの抵抗発熱型ランプが使用されることが多い。図 12に示 すごとぐそのピーク波長えは光源温度に応じて異なる力 0. 7 m以上 2 m以下 に収まるものがほとんどである。また、その光学的なスペクトルは概してブロードである 力 加熱に寄与する赤外領域の主要な成分は 0. 5 μ m以上 3 μ m以下の波長域内 に収まっている。
[0014] 上記のピーク波長 λとの関係において、シリコン酸ィ匕膜と SOI層との赤外波長域に おける光学的厚さ t ( =nl X tl +n2 X t2)力 0. 1 λ < t く 2 λを充足し、かつ、
ΟΡ ΟΡ
(tl X nl) Z (t2 X n2;^ 0. 2以上 3以下という状況は、シリコン酸ィ匕膜と SOI層とが 共に 4 μ m未満の小厚に形成されることを意味する (好適にはシリコン酸ィ匕膜の厚さ t 1は例えば lOnm以上 500nm以下であり、 SOI層の厚さ t2は例えば lOnm以上 500 nm以下である）。ベースウェーハの厚さが通常の鏡面研磨ゥヱーハ並（例えば直径 2 OOmmで 600 μ m以上 800 μ m以下）であれば、この程度のシリコン酸化膜の厚さで は、 Siとの線膨張係数差に基づく反り発生の程度は、例えば特許文献 1等に記載の 構成と比較してはるかに小さいと考えられる。し力しながら、ベースウェーハの酸素析 出物の形成密度が 1 X 109Zcm3以上と高い状態では、 SOI層側からの赤外線照射 により熱処理を行なうと、その反り量は予想外に大きぐ例えば直径 200mmの SOW エーハでは、 200 πι〜300 /ζ πιもの大きな反りが発生することもある。従って、当該 の反りの主要因は、従来想定されていた層間の線膨張係数差でないことは明らかで ある。本発明者は、この反りの要因が、酸素析出物の形成によるべ一スウェーハの強 度低下と、 SOI層側での赤外線反射による加熱不均一にあるのではないか、と考え ている。以下、さらに詳しく説明する。
[0015] SOI層表面での赤外線反射は、周囲の雰囲気 (例えば空気）と SOI層との屈折率 差に由来した全反射が考えられるが、これは、赤外線の入射角度が一定の臨界角度 以上に大きい場合にのみ生ずるものであって、面内に広い光源にてゥヱーハの全面 に均一に赤外線が照射できる場合には、それ程問題になることではない。しかし、屈 折率が互いに大きく相違するシリコン酸ィ匕膜と SOI層とが組み合わされた場合には、 その層厚と入射赤外線の波長との関係によっては、赤外線の入射方向が面法線方 向に近 、場合であっても非常に強!、反射が生ずることがある。
[0016] 例えば、シリコン酸ィ匕膜とシリコン層とが交互に積層された構造のように、周期的に 屈折率が変化する積層体の層厚方向には、光量子化された電磁波エネルギーに対 し、結晶内の電子エネルギーと類似したバンド構造が形成され、屈折率変化の周期 に応じた特定波長の電磁波が積層体構造中に侵入することが妨げられることが知ら れている。このような構造をフォトニックバンド構造と称し、多層膜の場合、屈折率変 化が層厚方向にのみ形成されるので、狭義には一次元フォトニックバンドギャップ構 造ともいう。
[0017] このようなフォトニックバンドギャップ構造は、積層周期数が多くなるほど、入射が禁 じられる波長域 (つまり、反射率が大きくなる波長域:以下、フォトニックバンドギャップ 域という）が広くなる傾向になる力 積層周期数が 1であっても、フォトニックバンドギヤ ップ域が相対的に狭くなるだけであって、ギャップ中心波長付近で非常に大きな反 射が生ずることに変わりはない。典型的な SOIゥエーハ構造、つまり、ベースウェーハ 上にシリコン酸ィ匕膜と SOI層とが 1層ずつ形成された構造はこれに該当し、一次元フ オトニックバンドギャップ構造が生ずるための条件は、シリコン酸ィ匕膜と SOI層との赤 外波長域における光学的厚さ t =nl X tl +n2 X t2力 入射赤外線の波長えの 1 Z2 (つまり、 0. 5 λ )を充足する場合である。実際には、 t =0. 5 λ付近で反射率
ΟΡ
が極大値を示すものの、この条件力 多少ずれた波長域でも反射率は依然大きぐ また、入射赤外線スペクトルのピーク波長がえであっても、実際には図 12に示すよう に、 λを含む広い範囲に入射線の波長が分布しているため、これらの影響を考慮す れば比較的強い反射が生ずる波長域も、 0. I Kt < 2 λ程度に拡張されるので
ΟΡ
ある。また、両層の光学的厚さの比 1 111) 7 2 112)は、 0. 2以上 3以下のとき に比較的強い反射が生じやすくなり、特に該比が 1付近のとき（つまり、両層の光学 的厚さが互いに等しいとき）に、強反射の起こる波長域が最も広くなり反射率も高くな る。なお、シリコン酸ィ匕膜の赤外波長域の屈折率 nlは 1. 5、 SOI層の屈折率 n2は、 シリコン単結晶の場合は 3. 5、 Ge (ゲルマニウム）の場合は 4. 0であり、 Si Ge の 場合は、 Siを 3. 5、 Geを 4. 0として、混晶比 xの値により線形補間した屈折率を用い る。
[0018] 図 13は、種々の厚さの SOI層とシリコン酸ィ匕膜との組み合わせにおける、入射線の 波長と反射率の関係を示すものであり、各層の合計光学的厚さ t と、これに対応す
OP
るフォトニックバンドギャップの中心波長え (≡2t )とを合せて示している（入射角
PBG OP
は 5° )。いずれの条件においても、 λ 付近で反射率が極大化していることが明ら
PBG
かである力 50%以上反射が生ずる波長域は、少なくとも 700nm付近から 1. 6 ^ m 付近までの広い範囲に及んでいることがわかる。本発明は、このように入射波長に対 する反射率が λ
PBG付近で極大化し、かつ、 λ
PBGを含む広い波長領域 (少なくとも 50
Onm以上の領域内）において 50%以上の反射率を有する構造の SOIゥ ーハに対 して極めて効果的である。なお、鏡面研磨ゥエーハ（PW)は反射率の極大を持たず、 全波長域で低!ヽ反射率を示して ヽる。
[0019] シリコン酸ィ匕膜と SOI層とが形成するフォトニックバンドギャップの中心波長力 入 射赤外線の波長えに接近していると、 SOI層表面に均一に赤外線が照射されていて も反射による影響でゥヱーハの層厚方向の加熱分布が不均一となる（この不均一は、 後に詳述する通り、必ずしも反射が生じている SOI層側が低温となるように生ずるも のではない）。ベースウェーハの層厚方向の温度不均一が生じた場合、ベースウェー ハの面内熱応力も層厚方向に分布を生じ、反り発生応力として作用する。他方、ベ 一スウェーハ内に酸素析出物が形成されていると、該酸素析出物の周囲においてゥ ーハを構成するシリコン単結晶バルタ領域では、転位などの多数の結晶欠陥が導 入され、強度が低下した状態になっている。そして、ベースウェーハの内部に高密度 に酸素析出物が形成されていると、上記加熱不均一に由来した層厚方向の反り応力 にベースゥヱーハの剛性が抗し切れなくなり、顕著な反りが発生するものと考えられる
。そこで、ベースウェーハ全体の酸素析出物の形成密度を 1 X 109/cm3未満に抑 制すれば、フォトニックバンドギャップ効果により加熱不均一が生じても、熱処理後の SOIゥエーハに強い反りが発生することを効果的に抑制することができる。ベースゥェ ーハ中の酸素析出物の形成密度は、望ましくは 5 X 108Zcm3未満、より望ましくは 5 X 107/cm3未満であるのがよい。
[0020] 特に SOIゥ ーハの熱処理力 SOI層の表面側にのみ配置された赤外線光源によ り行われる、いわゆる片面加熱方式の熱処理装置を用いて行われる場合は、本発明 の効果が特に顕著に発揮される。このような熱処理装置では、通常、ベースウェーハ の第二主表面側に配置された温度センサ (例えば放射温度計）により、該ベースゥェ ーハの温度を測定しつつ、測定されるべ一スウェーハの温度が設定熱処理温度に 昇温'保持されるよう、前記赤外線光源の発熱出力を制御して加熱を行なう。このとき 、 SOI層がシリコン酸ィ匕膜とともにフォトニックバンドギャップ構造を形成していると、 次のような状況を招来する。
[0021] すなわち、初期段階では温度センサが検知するベースウェーハの温度は設定温度 よりも低いから、赤外線光源のパワーは増加方向に制御され昇温が開始する。しかし 、 SOI層側では到来した赤外線の多くが反射されるため、ベースウェーハの第二主 表面側で検知される温度もなかなか上昇しない。その結果、光源の制御部は、検知 温度を目標値に近づけようとして赤外線パワーをますます増加させる。つまり、反射 があまり生じて ヽな 、場合 (例えば、 SOI層を形成しな 、鏡面研磨ゥエーハなどに熱 処理する場合)と比較して、赤外線光源のパワーはオーバー側にシフトした状態で制 御されることとなる。他方、 SOI層表面力 ベースウェーハ側への熟伝達は、赤外線 の直接入射による輻射熱伝達だけでなぐ当然、周囲雰囲気からの熱伝導も関与す る。そして、赤外線光源のパワーがオーバー側にシフトしていると、反射の影響を受 けない周囲雰囲気の温度が異常に高まり、これと接する SOI層側の温度が過昇して
、ベースウェーハの第一主表面と第二主表面の温度差も非常に大きくなる。その結 果、 SOIゥエーハにはますます反りが生じやすくなる。しかし、本発明のごとぐベース ゥエーハ全体の酸素析出物の形成密度を 1 X 109/cm3未満に抑制すれば、このよ うな加熱方式を採用して熱処理を行った場合においても、 SOIゥエーハの反りを十分 に抑制することができる。
[0022] この効果は、デバイスプロセスでの熱処理設定温度が例えば 1000°C以上 1200°C 以下と高ぐまた、その設定温度までの昇温速度が例えば 50°CZ秒以上 100°CZ秒 以下と大きい場合に特に顕著である。つまり、昇温速度が大きく設定されている場合 、ゥエーハの厚さ方向の熱伝導が十分進行しないうちに、赤外線光源のパワーが強 められ、温度測定されるべ一スウェーハの第二主表面上での温度上昇は、 SOI層側 の温度に対してますます遅れることになる。その結果、赤外線光源のパワーがよりォ 一バーシュートしやすくなり、反りも生じやすいからである。
[0023] ベースウェーハ中の酸素析出物は、酸素含有率の比較的高いシリコン単結晶によ りべ一スウェーハを構成した場合に特に発生しやすぐ具体的には、石英るつぼを用 いたチヨクラルスキー法 (CZ法）により製造されたものである場合に、 SOIゥエーハの 製造途上で加わる種々の熱履歴によって、反りの原因となる多量の酸素析出物を生 じゃすい。従って、 SOIゥエーハの製造工程において、酸素析出物を減少させる熱 処理を適宜実施することが、最終的な SOIゥ ーハの酸素析出物の形成密度を低減 する観点にお 、て望ま U、。
[0024] CZゥエーハなど、酸素濃度が比較的高!、シリコン単結晶ゥエーハ (バルタのシリコ ン単結晶の酸素濃度が例えば 12ppma以上 25ppma以下）は、結晶引上後の冷却 時や、 1000°C以上の高温熱処理にて酸素を固溶ィ匕したあとの冷却時において、 50 0°C付近、具体的にはサーマルドナーが形成される 450°Cよりも少し高 、480°Cを形 成中心温度とする温度域を通過する際に、微小酸素析出物 (BMD)の析出核 (ェン ブリオ:寸法は通常 lnm以下）を生成することが知られている。上記中心温度付近で の保持時間が長いほど形成される析出核の密度も高くなる。そして、この析出核は、 上記核生成温度以上であって Si単結晶バルタへの再固溶に係るある臨界温度以下 に保持された場合は核力 ¾MDへと成長する。 SOIゥヱーハの製造工程上注意する 必要があるのは、 SOI層とベースウェーハとの結合強度を高めるための結合熱処理 力 処理能率を高めるために、バッチ式熱処理炉により、熱処理保持温度を 1000°C 以上 1200°C以下に設定して、複数枚の SOIゥヱーハに対し一括して行なう形でなさ れていることである。この結合熱処理は、処理温度こそ析出核が消滅する温度域であ る力 処理容量の比較的大きいバッチ熱処理であるために、当該の設定処理温度ま での昇温速度は 10〜40°CZ分と小さぐ該昇温時に析出核があらかた BMDに成 長してしまうことになる。なお、本明細書において酸素濃度の単位は、 JEIDA (社団 法人日本電子工業振興会の略称。現在《JEITA (社団法人電子情報技術産業協 会）に改称された)の基準を用いて示すものとする。
[0025] そこで、この結合熱処理工程に先立って、ベースウェーハ中の酸素析出物の析出 核を消滅させる又は析出核の密度を減少させるための核キラー熱処理を実施すると 、結合熱処理時に BMDに成長する析出核が大幅に減じられ、最終的に得られる S OIゥエーハのベースウェーハ中の BMDの形成密度を容易に 1 X 109Zcm3未満と することができる。この、核キラー熱処理は、結合熱処理よりも大きな昇温速度で設定 温度に到達させる必要がある。また、熱処理保持温度は 900°C以上 1200°C以下と することが望ましい。 900°C未満では析出核を十分に再固溶 ·消滅させることが困難 となり、 1200°Cを超える熱処理はスリップ転位が発生しやすくなる。また、熱処理保 持温度まで加熱する際には、 5°CZ秒以上 100°CZ秒以下の速度で昇温することが 望ましい。昇温速度が 5°CZ秒未満では析出核が BMDに成長する惧れがあり、通 常の加熱装置では 100°CZ秒を超える昇温速度は困難である。このような昇温速度 が要求される核キラー熱処理は、赤外線ランプ加熱を用いた枚葉式の急速熱処理（ Rapid Thermal Processing:RTP)装置を用いて行なうことが好都合である。該加熱は 、 SOIゥエーハの両面を赤外線ランプにより同時に加熱して行なうとより望ましいが、 片面のみの加熱で行なうことも可能である。
[0026] 核キラー熱処理の雰囲気は、例えば水素雰囲気又は Ar雰囲気あるいはこれらの 混合雰囲気を採用でき、この場合の熱処理保持温度は、 900°C以上 1100°C以下に 設定して行なうことが望ましい。水素雰囲気又は Ar雰囲気の場合、 1100°Cを超える 熱処理を行なうと、熱処理中にお!、てシリコン単結晶中への原子空孔 (酸素析出の 際の拡散を媒介する）の導入が促進され、 BMDの形成密度を却って増加させる場 合があるからである。他方、核キラー熱処理は酸素雰囲気にて行なうこともできる。酸 素雰囲気下では原子空孔の導入が抑制されるため、熱処理保持温度の設定温度は 、高温側により拡張された 900°C以上 1200°C以下に設定して行なうことが可能であ る。
[0027] 次に、減厚工程は、貼り合わせ工程に先立って、ボンドゥエーハの第一主表面側の イオン注入表面からイオンを打ち込むことにより、剥離用イオン注入層を形成する剥 離用イオン注入層形成工程と、貼り合わせ工程の後、 SOI層となるべきシリコン単結 晶薄層を、ボンドゥエーハより剥離用イオン注入層において剥離する剥離工程とを含 むものとして実施することができる（ 、わゆるスマートカット（商標名）法)。この場合、 核キラー熱処理は、該剥離工程のあとで実施することが望ましい。剥離工程前に核 キラー熱処理を実施すると、剥離用イオン注入層においてー且分離した SOI層とな るべきシリコン単結晶薄層が、ボンドゥエーハの残余部分と融着し、再度の分離が困 難となる場合があるからである。
[0028] 以上のように、結合熱処理工程に先立って行なう核キラー熱処理によれば、 BMD に成長しうる析出核を減じることができる。一方、結合熱処理工程によって析出核が 成長して形成された BMDそのものを別の熱処理によって減じることも可能である。す なわち、ベースウェーハ中の酸素析出物の形成密度を 1 X 109Zcm3未満に調整す る工程として、結合熱処理後にベースウェーハ中の酸素析出物の形成密度を減ずる ための析出消去熱処理を行ない、ベースウェーハ中の酸素析出物の形成密度を 1 X 109/cm3未満に調整することが可能である。
[0029] 結合熱処理工程よりも後に、該結合熱処理工程よりも高温で析出消去熱処理を実 施することにより、ベースウェーハ中の酸素析出物を溶体ィ匕する。これにより、デバイ スプロセスに供される SOIゥエーハは、ベースウェーハ中の BMDの形成密度が 1 X 1 09Zcm3未満まで減じられる。 BMDの形成密度の減少は、析出消去熱処理前後の 溶存酸素濃度の変化にも顕著に現れる。
[0030] 上記の析出消去熱処理は、保持温度が 1275°C以上 1350°C以下で実施すること が望ましい。低い保持温度では、 BMDの溶体ィ匕が効果的に進行しづらい。他方、保 持温度が高すぎると、スリップ転位の発生が顕著となる恐れがある。好適には、 1280 °C以上 1300°C以下で行なうことである。また、こうした温度域に SOIゥエーハを保持 するときの時間としては、 BMDの溶体ィ匕の進行と経済性を考慮し、 1時間以上 5時間 以下とするのがよい。また、このような条件にて行なわれる析出消去熱処理は、バッ チ式の熱処理炉を用い、複数の SOIゥヱーハを一括処理する方法を採用するのがよ い。
[0031] 析出消去熱処理の雰囲気は、不活性ガス (例えばアルゴンなどの希ガス）と微量の 酸素を含む雰囲気を採用できる。微量酸素を含む雰囲気とすれば、シリコン単結晶 中への原子空孔 (酸素析出の際の拡散を媒介する）の導入が抑制されるので、 BM Dを低減する上で有効である。
[0032] 先に述べたように、 SOIゥエーハの製造には CZゥエーハを用いる場合が多!、。 CZ シリコン単結晶棒は、全体としては近い初期酸素濃度を持っているが、それでもやは り軸方向および径方向に分布がある。一般論として BMD密度を制御するとなると、 初期酸素濃度の厳密な検討が必要であると考えられる。し力しながら、本発明の方法 はそういった検討をほとんど要せず、同一の CZシリコン単結晶棒力も切り取る CZゥェ ーハを用いる場合はもとより、製造ロットが異なる CZゥエーハを用いて SOIゥエーハを 製造する場合においても、析出消去熱処理の条件さえ整えれば、デバイスプロセス "CRTA (Rapid Thermal Annealing：急速熱処理）を行なっても反りが発生し難い SOI ゥエーハを安定して製造できるようになる。
図面の簡単な説明
[0033] [図 l]SOIゥエーハの製造工程の一例を示す説明図。
[図 2]RTP装置の一例を示す断面斜視図。
[図 3]核キラー熱処理の効果説明図。
[図 4]核キラー熱処理のより望ましい実施形態を示す模式図。
[図 5]核キラー熱処理の別のより望ましい実施形態を示す模式図。
[図 6]結合熱処理と酸素析出物生成との関係を説明する模式図。
[図 7]核キラー熱処理温度と酸素析出物の形成密度との関係を示すグラフ。 [図 8]デバイス化時の熱処理による SOIゥ ーハの反りが引き起こす問題点を説明す る図。
[図 9]片面加熱型 RTP装置による昇温プロファイルと加熱パワーの制御プロファイル との関係を、 SOIゥエーハと鏡面研磨ゥエーハとで比較して示すグラフ。
[図 10]フォトニックバンドギャップ構造の形成による SOI層側での赤外線反射の様子 を模式的に示す図。
[図 11]片面加熱型 RTP装置にお 、て SOIゥエーハに反りが発生する機構を説明す る模式図。
[図 12]RTP装置に使用する赤外線光源のスペクトルを幾つか例示して示す図。
[図 13]種々の層厚関係を満たす SOI層 Zシリコン酸化膜の入射赤外線の波長と反 射率との関係を示すグラフ。
[図 14]析出消去熱処理による BMDの低減効果を示す模式図。
[図 15]ベースウェーハ中の BMD密度の測定結果を示すグラフ。
[図 16]ベースウェーハ中の溶存酸素濃度の測定結果を示すグラフ。
発明を実施するための最良の形態
[0034] (第一実施形態）
以下、本発明の実施の形態を図面に基づいて説明する。
図 1は本発明に係る SOIゥヱーハの製造方法の基本的な実施形態を説明するもの である。まず、工程 (a)に示すように、例えばシリコン単結晶からなるベースウェーハ 7 と、工程 (b)に示すシリコン単結晶基板力もなるボンドゥエーハ 1とを用意する。これら のシリコン単結晶は、石英るつぼを用いた周知のチヨクラルスキー法にて製造された ものであり、初期酸素含有量が例えば 12ppma以上 25ppma以下と比較的高いもの が使用される。また、ボンドゥエーハ 1として、シリコン単結晶ゥエーハ上に、 Si、 SiGe 、 Geなどの半導体単結晶をェピタキシャル成長したェピタキシャルゥエーハを用いる ことちでさる。
[0035] 次に、工程 (c)に示すように、ボンドゥエーハ 1の少なくとも第一主表面 J側に絶縁膜 としてシリコン酸ィ匕膜 2を形成する。このシリコン酸ィ匕膜 2の形成は、例えば、ウエット 酸化やドライ酸化などの熱酸化により形成することができる力 CVD (Chemical Vapo r D印 osition)等の方法を採用することも可能である。シリコン酸ィ匕膜 2の膜厚は、例え ば、 10nm以上 500nm以下の値とする。そして、工程 (d)に示すように、ボンドゥエ一 ノ、 1の第一主表面 J側、本実施形態ではシリコン酸化膜 2の表面をイオン注入面とし て、例えば水素イオンビームを照射することによりイオンを打ち込み、剥離用イオン注 入層 4を形成する。剥離用イオン注入層 4を形成するためのイオンは、水素イオン及 び希ガス (He、 Ne、 Ar、 Kr、 Xe)イオンよりなるイオン群力ら選ばれる少なくとも 1種 類とすることができる。本実施形態では水素イオンを用いるが、水素イオンに代えて、 ヘリウムイオン、ネオンイオンある!/、はアルゴンイオンなどの希ガスイオンを打ち込む ことにより剥離用イオン注入層 4を形成してもよい。
[0036] 剥離用イオン注入層 4を形成したボンドゥエーハ 1とべ一スウェーハ 7とは、洗浄液 にて洗浄され、さら〖こ、工程 (e)に示すように、両ゥエーハ 1, 7をイオン注入層 4の形 成側 (すなわち第一主表面 J, K側）にて貼り合わせる。そして、工程 (f)に示すように 、その積層体を 400〜600°Cの低温にて剥離熱処理することにより、ボンドゥエーハ 1 は前記した剥離用イオン注入層 4の概ね濃度ピーク位置にぉ 、て剥離し、ベースゥ エーハ 7側に残留した部分が SOI層 15となる（剥離工程)。なお、剥離用イオン注入 層 4を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予め プラズマ処理を行なって表面を活性ィ匕したりすることにより、剥離熱処理を省略できる 場合もある。また、剥離後の残余のボンドゥエーハ部分 3は、剥離面を再研磨後、再 びボンドゥエーハ又はべ一スウェーハとして再利用が可能である。なお、上記の剥離 熱処理の温度範囲は、既に説明した微小酸素析出物 (BMD)の析出核の生成温度 と重なっており、該熱処理の間に析出核が増加する可能性が有る。しかし、後述の核 キラー熱処理をその後実施すれば、 BMDの析出核は問題なく減少させることができ る。
[0037] SOI層 15の厚さは 10nm以上 500nm以下であり、剥離用イオン注入層 4の形成深 さによって調整できる。図 10に示すように、貼り合わせ後のシリコン酸ィ匕膜 2の厚さ tl と SOI層 15の厚さ t2とは、シリコン酸ィ匕膜 2をなす SiOの赤外波長域の屈折率 nlを
2
1. 5、 SOI層 15をなす Siの屈折率 n2を 3. 5とし、それらシリコン酸化膜 2と SOI層 15 との赤外波長域における光学的厚さ t を t =nl X tl +n2 X t2として、 0. l <t く 2 λを充足し、かつ、（tl X nl)Z(t2 X n2;^ 0. 2以上 3以下の範囲内に設定さ
P
れる。
[0038] そして、上記剥離工程後、ベースウェーハ 7と SOI層 15とをシリコン酸ィ匕膜 2を介し て強固に結合する結合熱処理を行なう。この結合熱処理は、図 6に示すように、複数 枚（図では 1枚のみを描!、て 、る）のゥエーハ 50'をバッチ式の熱処理炉 BF中にて、 1000°C以上 1250°C以下で実施される。処理容量の比較的大きいバッチ熱処理で あるために、設定処理温度までの昇温速度は 10〜40°CZ分と小さぐ該昇温時に、 ベースウェーハ 7中の析出核 Nが酸素析出物（BMD) Pに成長する。酸素析出物 P 周囲においてゥヱーハを構成するシリコン単結晶バルタ領域では、多数のスリップ転 位などの結晶欠陥 Dが導入され、強度が低下した状態となる。
[0039] そこで、上記の結合熱処理に先立って（かつ、剥離工程の後に）、図 3に示すような 核キラー熱処理を行なう。すなわち、熱処理前の工程 Aの状態では、貼り合わせ体 5 0，のべ一スウェーハ 7内には比較的高密度（例えば 1 X 109Zcm3以上）の BMDの 核 Nが形成されている。次いで、工程 Bに示す核キラー熱処理は、熱処理保持温度 は 900°C以上 1200°C以下（望ましくは 1000°C以上 1200°C以下）とし、熱処理保持 温度までの昇温を 5°CZ秒以上 100°CZ秒以下にて行なう。この熱処理は、前述の RTP装置により行なうことができる。
[0040] 図 2は、片面加熱式の RTP装置の一例を示している。 RTP装置 100は、被処理物 たる貼り合わせ体 50'を 1枚のみ収容する収容空間 14が形成された容器 21と、収容 空間 14内の貼り合わせ体 50'を加熱するためのタングステン ハロゲンランプなどで 構成された加熱ランプ 46とを有する。加熱ランプ 46は貼り合わせ体 50'の上面側と、 加熱空隙 25を介して対向配置されている。貼り合わせ体 50'の裏面側には、反射板 28が貼り合せ体 50'と対向するように配置され、反射空隙 35を形成している。反射 板 28には、貼り合わせ体 50，の裏面側（つまりべ一スウェーハの第二主表面側）の温 度を測定するためのグラスファイバ 30 (図示しない放射温度計に接続されている）の 末端が露出している。そして、グラスファイバ 30を介して反射空隙 35より取り出される 熱線が、温度検出部をなす周知の放射温度計により個別に検出され、温度信号に 変換される。複数の加熱ランプ 46は、グラスファイバ 30による各測温位置に対応して 配置されたもの力 独立して出力制御できるようにしてある。
[0041] 上記のような急速昇温により、図 3の工程 Bに示すように、ベースウェーハ中に形成 されていた析出核 Nは、 BMDに成長する前にシリコン単結晶バルタに固溶できる温 度に到達するので、熱処理後の核の形成密度を大幅に低減できる。その結果、図 3 の工程 Cのように結合熱処理を行った後も、析出核 Nの数が減じられているために、 その成長により顕在化する酸素析出物 Pの形成密度も 1 X 109/cm3以下 (望ましく は、 5 X 108Zcm3以下）に低減することができる。
[0042] 核キラー熱処理を上記のような片面 RTP装置にて行なう場合は、図 3に示すように 、 SOI層 15側で赤外線照射を行なうこともできるし、 SOI層側での反射の影響を軽減 する観点からは、図 4に示すように、ベースウェーハ 7の第二主表面 (裏面)側にて赤 外線 IRを照射することがより望ましい。また、より均一な加熱を行なうために、図 5に示 すように、貼り合わせ体 50'の両面に赤外線 IRを照射して加熱を行なうようにしてもよ V、。核キラー熱処理の雰囲気は水素雰囲気又は Ar雰囲気あるいはこれらの混合雰 囲気とすることができる（圧力は例えば 103Pa以上 106Pa以下)。この場合核キラー熱 処理の保持温度は 1100°C以下とするのがよい。一方、核キラー熱処理の雰囲気とし て酸素含有雰囲気 (圧力は例えば 1気圧）を用いることもでき、この場合は、望ましい 保持温度範囲の上限を 1200°Cまで拡張できる。なお、酸素含有雰囲気としては、例 えば O
2 ZN混合雰囲気や O 100%雰囲気とすることができる。
2 2
[0043] 結合熱処理により得られた SOIゥヱーハ 50は、デバイス化に際して種々の熱処理 が実施される。例えばイオン注入法によりドーピング領域をパターユング形成する場 合、イオン注入直後のドーパントはキャリア源として活性ィ匕していないので、これを活 性化するための熱処理が行われる。例えば、 Bドープの場合、活性加熱処理の温度 は例えば 1100°C以上 1200°C以下である。この熱処理も、図 2と同様の RTP装置 10 0を用いて行われ (被処理物は SOIゥエーハ 50である）、熱処理温度までの昇温速度 が 50°CZ秒以上 100°CZ秒以下 (例えば、 75°CZ秒）に設定される急速加熱とされ る。 SOIゥヱーハ 50は、 SOI層が加熱ランプ 46側に面するよう上面側に配置される。 加熱ランプ 46が発する赤外線は、例えば図 12に示すような連続スペクトルを有する 、ピーク波長 λが 0. 7 μ m以上 2 μ m以下の近赤外線である（核キラー熱処理でも同 じ赤外線が使用される)。
[0044] 図 9は、昇温プロファイルと加熱ランプ 46のパワー制御プロファイルとの一例（ゥェ 一ハ面内を複数点測定)を、 SOIゥエーハと参考用の鏡面研磨ゥエーハ（シリコン単 結晶ゥエーハ）とで対比して示すグラフである。鏡面研磨ゥエーハでは、 75°CZ秒の 昇温プロファイルを実現するのに、パワー制御プロファイルは、瞬時的な値を除いて は、フルパワーのほぼ 70%以下に収まっており、加熱ランプ 46が過昇している気配 はない。し力し、 SOIゥエーハの場合は、昇温途上でフルパワーの 80%を超える著し いオーバーシュートが生じていることがわかる。この理由は、以下のようなものであると 考えられる。
[0045] ベースウェーハ 7上にシリコン酸ィ匕膜 2と SOI層 15とが 1層ずつ形成された構造に おいて、前述のごとぐシリコン酸化膜 2の厚さ tlと SOI層 15の厚さ t2と力 シリコン酸 化膜 2をなす SiOの赤外波長域の屈折率 nlを 1. 5、 SOI層 15をなす Siの屈折率 n
2
2を 3. 5とし、それらシリコン酸ィ匕膜 2と SOI層 15との、熱処理に使用する赤外波長域 における光学的厚さ t を t =nl X tl +n2 X t2としたとき、使用する赤外線のピー
OP OP
ク波長をえ（図 12参照）として、 0. l Kt < 2 λを充足し、かつ、（tl X nl
P )Z(t2
O
X n2)が 0. 2以上 3以下となるように、各層厚 tlと t2とが選択されている場合、図 10 に示すような前述の一次元フォトニックバンドギャップ構造の形成により、 SOI層 15側 で赤外線 IRの強い反射が起こる。図 2のような片面加熱方式の RTP装置 100では、 図 11に示すように、 SOI層 15側では到来した赤外線の多くが反射されるため、ベー スウェーハ 7の第二主表面側で検知される温度もなかなか上昇しない。その結果、加 熱ランプ 46の制御部は、検知温度を目標値に近づけようとしてパワーをますます増 加させ、前述のようなオーバーシュートが生ずるのである。 SOI層 15表面力 ベース ゥヱーハ 7側への熱伝達は、赤外線の直接入射による輻射熱伝達だけでなぐ当然、 周囲雰囲気からの熱伝導も関与する。そして、加熱ランプ 46のパワーがオーバー側 にシフトしていると、反射の影響を受けない周囲雰囲気の温度が異常に高まり、これ と接する SOI層 15側の温度が過昇して、ベースウェーハ 7の表裏の温度差も非常に 大きくなる。
[0046] このとき、図 6に示すように、ベースウェーハ 7の酸素析出物 Pの形成密度が高くな つていると、酸素析出物 Pの周囲への結晶欠陥導入により強度の低下した SOIゥエー ハは、図 11に示すように、高温側となる SOI層側の面内方向の熱膨張が大きくなり、 上に凸となるように強い反りを生ずる。例えば、図 8に示すように、フォトリソグラフィー 工程により第一導電型のイオン注入領域 (例えば Bの場合は p型の領域)をパター- ング形成し、次にこれを活性化させるために急速加熱熱処理を実施すると反りが発 生する。この反りが発生した状態で、さらに第二導電型のイオン注入領域 (例えば P の場合は n型の領域)をパターユング形成しょうとすると、反り発生による面内変位に よってマスクが SOI層に対して相対的な位置ずれを起こし、形成される第二導電型の イオン注入領域の位置もずれやすくなる問題がある。
[0047] し力し、図 3のように、ベースウェーハ 7全体の酸素析出物 Pの形成密度を 1 X 109 Zcm3未満に抑制すれば、このような加熱方式を採用してデバイス化時の熱処理を 行った場合においても、 SOIゥエーハ 50の反りを十分に抑制することができ、ひいて は図 8のごときパターンずれ不良などの発生も効果的に抑制することができる。
[0048] 以下、本発明の効果を確認するために行なった実験結果について説明する。まず 、酸素濃度が 16ppma及び 20ppmaの 2種の CZシリコン単結晶基板（直径 200mm 、厚さ 625 m)をべ一スウェーハとして用意した。そして、該ベースウェーハを用い て図 1の工程に従い、シリコン酸化膜の厚さ tlを 0. 15 /z mとし、 SOI層の厚さ t2が 0 . 05 /ζ πι ( ( Χ η1)Ζ(ΐ2 Χ η2) = 1. 29)となるように水素イオン注入されたボンド ゥエーハを貼り合せ、 500°Cにて剥離熱処理（図 1の工程 (f) )を行なった。そして、該 剥離熱処理後の貼り合せ体に、水素雰囲気下で RTP装置により、種々の温度及び 時間にて核キラー熱処理を行ない、次いで図 6に示すようなバッチ式の熱処理炉中 にて 1100°Cで 120分結合熱処理することにより、種々の SOIゥエーハサンブルを得 た。結合熱処理後のベースウェーハは、周知の OPP (Optical Precipitate Profiler)に て BMDを計測し、その形成密度を算出した。結果を図 7に示す。核キラー熱処理温 度 900°C以上で BMD密度の減少効果が生じ始め、特に、 1000°C以上 1100°C以 下で効果が最も顕著であることがわかる。
[0049] 上記の SOIゥヱーハサンプルのうち核キラー熱処理を 30秒行なったものに対し、模 擬デバイス化工程として、片面加熱式の RTP装置 (赤外線の中心波長：: L m)を用 いて、昇温速度 75°CZ秒で 1100°Cまで昇温し、 60秒保持した後加熱停止する処 理を行なった。そして、その模擬デバイス化工程が終了した SOIゥエーハサンブル反 り量を、市販のフラットネス測定機 (ADE社製）により測定した。以上の結果を表 1に 示す。
[0050] [表 1]
Figure imgf000020_0001
[0051] この結果〖こよると、適正な温度範囲で核キラー熱処理を施したサンプルは、反り量 が顕著に少なくなつていることがわかる。
[0052] (第二実施形態）
結合熱処理が終了し、ベースウェーハ中に BMDが多数形成されている SOIゥエー ハについて、 BMDの形成密度を減ずるための析出消去熱処理を行なうことができる 。まず、析出消去熱処理に先立って、 SOIゥエーハの表面の酸ィ匕膜を除去した後、 S ΟΙ層のダメージ層や表面粗さを除去する工程を行なう。イオン注入剥離法により SOI ゥエーハを作製する場合、 SOI層の表面にはイオン注入を行なった際のダメージ層と 表面粗さが残ることは知られている。そのため、結合熱処理の終了後に SOI層に形 成されたダメージ層及び表面粗さを除去することが行なわれる。この除去工程には、 Arなどの不活性ガス又は水素ガス、あるいはこれらの混合ガス雰囲気で熱処理する 方法を採用することができる。例えば、 Ar雰囲気下、 1150〜1250°C、 1〜5時間の 条件で熱処理を行なう。ただし、熱処理によるダメージ層の除去工程は、必須ではな い。
[0053] 次に、 BMDを減ずるための析出消去熱処理を行なう。具体的には、図 14の上図 に示すごとぐ熱処理によるダメージ層の除去工程を終えた SOIゥエーハ 50bの複数 をゥエーハボート 62に収容し、該ゥエーハボート 62ごとバッチ式の熱処理炉 60に導 入する。熱処理炉 60内の温度は、図 6で説明した結合熱処理よりも高い温度、すな わち 1275°C以上 1350°C以下となるようにヒータ 61を制御する。このような温度で熱 処理することにより、 SOIゥヱーハ 50bのべ一スウェーハ 7に形成された BMDは溶体 化し、代わりに溶存酸素が増加する。熱処理時間は、設定する保持温度や使用する ゥエーハの直径（200mm、 300mm,あるいはそれ以上）によっても変化するが、 BM Dの溶体ィ匕の進行と経済性を考慮し、 1時間以上 5時間以下とするのがよい。圧力は 常圧とする。
[0054] また、熱処理炉 60内は、実質的にアルゴンと微量酸素のみを含む雰囲気とする。
アルゴンの代わりに他の希ガスを用いてもよ 、。微量酸素を含む雰囲気で熱処理を 行なうと、シリコン単結晶中への空格子点の導入が抑制されるので、 BMDの低減の 観点から望ましい。雰囲気中の酸素濃度は、例えば 0. 3体積％以上 5体積％以下と するとよい。このようにして、図 14の下段に示すごとく BMD (P)の形成密度が極めて 小さ!/、SOIゥエーハ 500を得ることができる。
[0055] 得られた SOIゥエーハ 500は、タツチポリツシュを行なうことにより、 SOI層 15の表面 粗さを改善することができる。タツチボリッシュは、研磨代の極めて小さい鏡面研磨の ことであり、一般には化学機械研磨法によって行なわれる。先に説明した熱処理によ るダメージ層の除去処理に代えて、あるいはその熱処理の後にタツチボリッシュを行 なうことでダメージ層の除去及び表面粗さの改善を図ることもできる。
[0056] なお、タツチボリッシュによる表面粗さの改善を行なうと、 SOI層 15の厚さも変化す るので、こうした処理が全て終了した時点において、シリコン酸ィ匕膜 2の厚さ tlと SOI 層 15の厚さ t2と力 シリコン酸ィ匕膜 2をなす SiOの赤外波長域の屈折率 nlを 1. 5、
2
SOI層 15をなす Siの屈折率 n2を 3· 5とし、それらシリコン酸化膜 2と SOI層 15との赤 外波長域における光学的厚さ t を t 二 nl X tl +n2 X t2として、 0. l <t く 2
OP OP OP
λを充足し、かつ、（tl X nl)Z(t2 X n2;^ 0. 2以上 3以下の範囲内に収まってい ると尚よい。
[0057] 図 15は、いくつかの条件で析出消去熱処理を行なった SOIゥエーハについて、ベ 一スウェーハの BMD密度を公知の LST (Light Scattering Tomography)法で測定し た結果を示すグラフである。どのサンプルも初期酸素濃度が 13. 8ppma以上 14. 4p pma以下の範囲に調整された CZゥヱーハ（ φ 200mm)を用い、しかも熱処理による ダメージ層の除去工程までは同一ロットにて作製しているから、ロット間の誤差や初 期酸素濃度の差による影響は極めて小さ 、とみてょ 、。
[0058] まず左端のデータは、析出消去熱処理を行なっていない SOIゥエーハ 50bの計測 結果であり、高い BMD密度を示している。これに対し、 1275°Cで 1時間の析出消去 熱処理を行なった SOIゥエーハ 500は、 1. 0 X 109Zcm3を下回るレベルまで BMD 密度が低減している。 1288°Cで 1時間、 1300°Cで 1時間、 1350°Cで 4時間の析出 消去熱処理を行なった SOIゥエーハ 500につ!/、ては、 BMD密度が LST装置の検出 限界（およそ 1. 0 X 106Zcm3)を下回るレベルまで BMD密度が低減した。ちなみに 、右端のデータは参考例として測定した SIMOXの BMD密度を示すデータであるが 、本発明によれば SIMOXと相違無 、レベルまで BMD密度を低減できることが判明 した。
[0059] また、析出消去熱処理による BMD密度の低減は、溶存酸素濃度の測定結果から も明白である。図 16は、図 15と同一サンプルについて、ベースウェーハ 7中の溶存 酸素濃度を FT— IR法によって測定した結果を示すグラフである。溶存酸素濃度の 測定は、ゥエーハ中心、ゥエーハ中心から RZ2(R:半径）、ゥエーハの外周縁から 10 mmの 3点行なったが、大きな差異は無力つた。
[0060] まず、最も低 ヽ溶存酸素濃度を示すデータは、析出消去熱処理を行なって 、な 、 SOIゥエーハ 50bのデータであり、約 8ppmaを示した。先に説明したように、初期酸 素濃度が 13. 8ppma以上 14. 4ppma以下の CZゥエーハを用いているので、差分 は BMDとして析出していると考えられる。これに対し、析出消去熱処理を行なった S OIゥエーハ 500は、約 13ppmaから約 16ppmaまでの値を示している。中でも 1350 °Cで 4時間の析出消去熱処理を行って得られた SOIゥエーハ 500は、溶存酸素濃度 が初期値を上回った。この事実は、析出消去熱処理の雰囲気に含まれる酸素がベ 一スウェーハ 7に取り込まれたことを示している。格子間酸素濃度が高いと、熱応力に より発生した転位の移動を抑える働きが高まるという利点がある。こうした事実も、析 出消去熱処理をアルゴンと微量酸素を含む雰囲気で行なうことが好適であることを支 持する。
[0061] さて、上記のようにして BMD密度が低減された SOIゥヱーハ 500は、デバイス化に 際して種々の熱処理が実施される。例えばイオン注入法によりドーピング領域をバタ 一-ング形成する場合、イオン注入直後のドーパントはキャリア源として活性ィ匕して ヽ ないので、これを活性ィ匕するための熱処理が行われる。例えば、 Bドープの場合、活 性加熱処理の温度は例えば 1100°C以上 1200°C以下である。この熱処理は、図 2で 説明した RTP装置 100を用いて行なうことができる。 SOIゥエーハ 500によれば、ベ 一スウェーハ 7全体の酸素析出物 Pの形成密度が 1 X 109Zcm3未満とされているの で、片面加熱方式を採用してデバイス化時の熱処理を行った場合においても反りを 十分に抑制することができ、ひいては図 8のごときパターンずれ不良などの発生も効 果的に抑制することができる。
[0062] 以上、本明細書にお!、ては、核キラー熱処理と析出消去熱処理とをそれぞれ独立 して行なうことが可能な熱処理として説明した力 核キラー熱処理、結合熱処理及び 析出消去熱処理の順番でこれらの熱処理を行なってもよい。

Claims

請求の範囲
[1] シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸ィ匕膜を介して半 導体単結晶からなる SOI層が結合された構造を有し、かつ、前記 SOI層側において 、ピーク波長 λが 0. 7 μ m以上 2 μ m以下の赤外線照射による熱処理が予定された SOIゥエーハの製造方法であって、
シリコン単結晶からなるベースウェーハの第一主表面と、半導体単結晶からなるボ ンドウ ーハの第一主表面とを、それら各主表面の少なくともいずれかに形成された シリコン酸ィ匕膜を介して貼り合わせる貼り合わせ工程と、前記ボンドウヱーハの厚みを 減じて SOI層となす減厚工程と、前記シリコン酸ィ匕膜を介した前記 SOI層の前記べ 一スウェーハに対する結合を増加するための結合熱処理工程とを有し、
貼り合わせ後の前記シリコン酸ィ匕膜の厚さ tlと前記 SOI層の厚さ t2とが、前記シリ コン酸化膜をなす SiOの赤外波長域の屈折率を nl
2 、 SOI層をなす半導体の屈折率 を n2とし、それらシリコン酸ィ匕膜と SOI層との前記赤外波長域における光学的厚さ t
O
を t =nl X tl +n2 X t2として、 0. 1 λ < t < 2 λを充足し、力つ、 (tl X nl) / (
P OP OP
t2 X n2)が 0. 2以上 3以下の範囲内に設定され、
さらに、前記結合熱処理後の前記べ一スウェーハ中の酸素析出物の形成密度を 1 X 109/cm3未満に調整することを特徴とする SOIゥエーハの製造方法。
[2] 前記 SOI層がシリコン単結晶からなることを特徴とする請求の範囲第 1項記載の SO Iゥエーハの製造方法。
[3] 前記べ一スウェーハとして、石英るつぼを用いたチヨクラルスキー法により製造され たものを使用することを特徴とする請求の範囲第 1項又は第 2項に記載の SOIゥエー ハの製造方法。
[4] 前記結合熱処理工程に先立って、前記べ一スウェーハ中の前記酸素析出物の析 出核を消滅させる又は該析出核の形成密度を減少させるための核キラー熱処理を 実施することを特徴とする請求の範囲第 1項ないし第 3項のいずれか 1項に記載の S OIゥエーハの製造方法。
[5] 前記核キラー熱処理は、熱処理保持温度を 900°C以上 1200°C以下として、前記 熱処理保持温度まで加熱する際に 5°CZ秒以上 100°CZ秒以下の速度で昇温する ことを特徴とする請求の範囲第 4項に記載の SOIゥエーハの製造方法。
[6] 前記核キラー熱処理を、赤外線ランプ加熱を用いた枚葉式の急速熱処理装置を用 いて行なうことを特徴とする請求の範囲第 5項に記載の SOIゥエーハの製造方法。
[7] 前記核キラー熱処理を、水素雰囲気又は Ar雰囲気あるいはこれらの混合雰囲気 にて、前記熱処理保持温度を 900°C以上 1100°C以下に設定して行なうことを特徴と する請求の範囲第 5項又は第 6項に記載の SOIゥ ーハの製造方法。
[8] 前記核キラー熱処理を、酸素含有雰囲気にて、前記熱処理保持温度を 900°C以 上 1200°C以下に設定して行なうことを特徴とする請求の範囲第 5項又は第 6項に記 載の SOIゥエーハの製造方法。
[9] 前記減厚工程は、前記貼り合わせ工程に先立って、前記ボンドゥエーハの前記第 一主表面側のイオン注入表面力 イオンを打ち込むことにより、剥離用イオン注入層 を形成する剥離用イオン注入層形成工程と、前記貼り合わせ工程の後、前記 SOI層 となるべき半導体単結晶薄層を、前記ボンドゥエーハより前記剥離用イオン注入層に お!ヽて剥離する剥離工程とを含み、前記核キラー熱処理を該剥離工程のあとで実施 することを特徴とする請求の範囲第 4項な 、し第 8項の 、ずれか 1項に記載の SOW エーハの製造方法。
[10] 前記べ一スウェーハ中の酸素析出物の形成密度を 1 X 109Zcm3未満に調整する 工程として、前記結合熱処理後に前記べ一スウェーハ中の酸素析出物の形成密度 を減ずるための析出消去熱処理を行ない、前記べ一スウェーハ中の酸素析出物の 形成密度を 1 X 109/cm3未満に調整することを特徴とする請求の範囲第 1項に記載 の SOIゥヱーハの製造方法。
[11] 前記 SOI層がシリコン単結晶からなることを特徴とする請求の範囲第 10項に記載の SOIゥエーハの製造方法。
[12] 前記べ一スウェーハとして、石英るつぼを用いたチヨクラルスキー法により製造され たものを使用することを特徴とする請求の範囲第 10項又は第 11項に記載の SOIゥェ ーハの製造方法。
[13] 前記析出消去熱処理は、保持温度が 1275°C以上 1350°C以下、かつ保持時間が 1時間以上 5時間以下の条件で実施することを特徴とする請求の範囲第 10項ないし 第 12項のいずれか 1項に記載の SOIゥヱーハの製造方法。
[14] 前記析出消去熱処理を、不活性ガスと微量の酸素を含む雰囲気にて行なうことを 特徴とする請求の範囲第 10項ないし第 13項のいずれか 1項に記載の SOIゥエーハ の製造方法。
[15] 前記減厚工程は、前記貼り合わせ工程に先立って、前記ボンドゥエーハの前記第 一主表面側のイオン注入表面力 イオンを打ち込むことにより、剥離用イオン注入層 を形成する剥離用イオン注入層形成工程と、前記貼り合わせ工程の後、前記 SOI層 となるべき半導体単結晶薄層を、前記ボンドゥエーハより前記剥離用イオン注入層に おいて剥離する剥離工程とを含むことを特徴とする請求の範囲第 10項ないし第 14 項のいずれか 1項に記載の SOIゥエーハの製造方法。
[16] シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸ィ匕膜を介して半 導体単結晶からなる SOI層が結合された構造を有し、かつ、前記 SOI層側において 、ピーク波長 λが 0. 7 μ m以上 2 μ m以下の赤外線照射による熱処理が予定された SOIゥエーハであって、
前記シリコン酸ィ匕膜の厚さ tlと前記 SOI層の厚さ t2とが、前記シリコン酸ィ匕膜をな す SiOの赤外波長域の屈折率を nl、 SOI層をなす半導体の屈折率を n2とし、それ
2
らシリコン酸ィ匕膜と SOI層との前記赤外波長域における光学的厚さ t を t =nl X t
OP OP
l +n2 X t2として、 0. l K t く 2 λを充足し、力つ、（tl X nl)Z(t2 X n2)が 0.
OP
2以上 3以下の範囲内に設定され、
さらに、前記べ一スウェーハ中の酸素析出物の形成密度が 1 X 109/cm3未満に 調整されてなることを特徴とする SOIゥエーハ。
[17] 前記 SOI層がシリコン単結晶からなることを特徴とする請求の範囲第 16項記載の S OIゥエーハ。
PCT/JP2005/016582 2004-09-13 2005-09-09 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ WO2006030699A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/662,285 US7902042B2 (en) 2004-09-13 2005-09-09 Method of manufacturing SOI wafer and thus-manufactured SOI wafer
EP05778598.2A EP1806769B1 (en) 2004-09-13 2005-09-09 Soi wafer manufacturing method
KR1020077007945A KR101111436B1 (ko) 2004-09-13 2005-09-09 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004265901A JP4826994B2 (ja) 2004-09-13 2004-09-13 Ｓｏｉウェーハの製造方法
JP2004-265901 2004-09-13
JP2004-268901 2004-09-15
JP2004268901A JP4696510B2 (ja) 2004-09-15 2004-09-15 Ｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2006030699A1 true WO2006030699A1 (ja) 2006-03-23

Family

ID=36059952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/016582 WO2006030699A1 (ja) 2004-09-13 2005-09-09 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Country Status (4)

Country Link
US (1) US7902042B2 (ja)
EP (1) EP1806769B1 (ja)
KR (1) KR101111436B1 (ja)
WO (1) WO2006030699A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
EP2422820B1 (en) * 2008-07-16 2014-02-12 EMD Millipore Corporation Method of sterilising SOI-component by gamma or beta radiation
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8148237B2 (en) 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20110217848A1 (en) * 2010-03-03 2011-09-08 Bergman Eric J Photoresist removing processor and methods
JP5387451B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Ｓｏｉウェーハの設計方法及び製造方法
JP5387450B2 (ja) 2010-03-04 2014-01-15 信越半導体株式会社 Ｓｏｉウェーハの設計方法及び製造方法
US20120015523A1 (en) * 2010-07-15 2012-01-19 Jerry Dustin Leonhard Systems and methods for etching silicon nitride
CN102623303A (zh) * 2011-01-27 2012-08-01 钟汇才 一种soi晶圆的制造方法及其soi晶圆
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN105448645A (zh) * 2014-07-07 2016-03-30 中芯国际集成电路制造(上海)有限公司 焊垫的处理方法
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
US20170350752A1 (en) * 2016-06-01 2017-12-07 Ventsislav Metodiev Lavchiev Light emitting structures and systems on the basis of group iv material(s) for the ultraviolet and visible spectral ranges
CN107633997B (zh) 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
JP7345245B2 (ja) 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US11739437B2 (en) * 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295912A (ja) * 1993-04-09 1994-10-21 Toshiba Ceramics Co Ltd シリコンウエハの製造方法およびシリコンウエハ
JPH08107078A (ja) * 1994-10-03 1996-04-23 Nec Corp 半導体装置の加熱装置およびその方法
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
WO2003079447A1 (fr) * 2002-03-20 2003-09-25 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes par collage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3618105B2 (ja) 1991-03-07 2005-02-09 株式会社日本自動車部品総合研究所 半導体基板の製造方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
JP3172389B2 (ja) 1995-03-09 2001-06-04 東芝セラミックス株式会社 シリコンウエーハの製造方法
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JPH0964319A (ja) 1995-08-28 1997-03-07 Toshiba Corp Ｓｏｉ基板およびその製造方法
KR100207461B1 (ko) 1996-02-22 1999-07-15 윤종용 수직형 퍼니스용 보트
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
DE60041309D1 (de) 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
FR2797713B1 (fr) 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US20040093298A1 (en) * 2002-11-07 2004-05-13 Mcclure Robert E. Method for providing energy commodities trade outsourcing services within the energy markets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295912A (ja) * 1993-04-09 1994-10-21 Toshiba Ceramics Co Ltd シリコンウエハの製造方法およびシリコンウエハ
JPH08107078A (ja) * 1994-10-03 1996-04-23 Nec Corp 半導体装置の加熱装置およびその方法
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
WO2003079447A1 (fr) * 2002-03-20 2003-09-25 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes par collage

Also Published As

Publication number Publication date
EP1806769A4 (en) 2010-10-13
US7902042B2 (en) 2011-03-08
EP1806769A1 (en) 2007-07-11
EP1806769B1 (en) 2013-11-06
KR101111436B1 (ko) 2012-02-15
US20080128851A1 (en) 2008-06-05
KR20070100687A (ko) 2007-10-11

Similar Documents

Publication Publication Date Title
WO2006030699A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5567569B2 (ja) 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法
JP5168788B2 (ja) Ｓｏｉウエーハの製造方法
US6846718B1 (en) Method for producing SOI wafer and SOI wafer
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
US10236205B2 (en) Thin film and method for manufacturing thin film
EP2770525B1 (en) Method for producing transparent soi wafers
TW201017766A (en) Manufacturing method for silicon wafer
EP2757574B1 (en) Method for manufacturing composite wafer
KR20150033687A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
JP2011171377A (ja) シリコンウェーハの製造方法
JP4826994B2 (ja) Ｓｏｉウェーハの製造方法
JP4696510B2 (ja) Ｓｏｉウェーハの製造方法
JP4587034B2 (ja) Ｓｏｉウェーハの設計方法
JP4816856B2 (ja) Ｓｏｉウェーハの製造方法
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2004288790A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JPH08316444A (ja) 半導体多層材料及びその製造方法
JP2004200250A (ja) Ｓｏｉ基板の製造方法
JP2010067919A (ja) 貼り合わせシリコンウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11662285

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077007945

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005778598

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005778598

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11662285

Country of ref document: US