JP3843203B2 - 半導体薄膜の製造方法およびその半導体薄膜 - Google Patents
半導体薄膜の製造方法およびその半導体薄膜 Download PDFInfo
- Publication number
- JP3843203B2 JP3843203B2 JP2000175394A JP2000175394A JP3843203B2 JP 3843203 B2 JP3843203 B2 JP 3843203B2 JP 2000175394 A JP2000175394 A JP 2000175394A JP 2000175394 A JP2000175394 A JP 2000175394A JP 3843203 B2 JP3843203 B2 JP 3843203B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- source region
- growth source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に形成される半導体薄膜の製造方法およびその半導体薄膜に関し、さらに詳細には、絶縁表面を有する基板上に非晶質珪素膜を形成し、この非晶質珪素膜に熱、光、荷電粒子等のエネルギーを印加することにより、結晶性の半導体薄膜を得る半導体薄膜の製造方法およびその半導体薄膜に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ(以下、ＴＦＴという)に代表される薄膜半導体素子が注目されている。薄膜半導体素子は、絶縁表面を有する基板上に数１０ｎｍ〜数１００ｎｍの半導体薄膜をＣＶＤ(化学的気相成長)法等で形成し、この半導体薄膜を活性層として、絶縁ゲート型電界効果半導体装置やダイオード等を構成するものである。上記半導体薄膜は、アクティブマトリクス型の液晶電気光学装置に応用されている。この液晶電気光学装置は、マトリクス状に配置された数十万以上の画素電極のそれぞれに１つ以上のＴＦＴを配置し、画素電極に供給する電荷をＴＦＴによって制御するものである。
【０００３】
上記ＴＦＴに利用する半導体薄膜としては、非晶質珪素膜を用いることが簡便であるが、その非晶質珪素膜には移動度が小さい等の電気的特性が低いという問題がある。上記ＴＦＴの特性を向上するには、結晶性を有する珪素膜を利用すればよい。結晶性を有する珪素膜は、多結晶珪素膜、微結晶珪素膜等と称されている。この結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後にそれを加熱して結晶化すればよい。
【０００４】
従来、半導体薄膜の製造方法としては、次の▲１▼,▲２▼に示すようなものがある。
【０００５】
▲１▼ 特開平６‐２４４１０３では、非晶質珪素膜の表面に珪素の結晶化を助長する触媒を添加し、その後のアニールによって結晶化珪素膜を得る方法が提案されている。しかしながら、このような方法では、結晶化が非晶質珪素膜の表面の任意の場所で起こるために、得られた結晶化珪素膜にＴＦＴを作製した場合、ＴＦＴの活性層に複数個の結晶粒の境界が存在してしまうことが避けられない。したがって、上記ＴＦＴの電気特性において、移動度が低い、オフ電流が大きいなどの問題が発生してしまう。つまり、上記方法で作製された結晶化珪素膜では、電気的特性がよく、特性ばらつきが少ないＴＦＴを作製することは実質的に困難である。
【０００６】
▲２▼ 1999年米国Materials Research Society(MRS)Spring Meeting(A18.6)で発表された半導体薄膜の製造方法では、成長源領域とトランジスタ作製領域をパターニングで隔離し、両領域間を、一箇所の屈曲部を有する非晶質珪素経路で繋ぐことにより、トランジスタ作製領域へと結晶成長する結晶粒を単一にすることが可能であると発表された。具体的には、複数の結晶粒が屈曲部で一個に選択され、その選択された結晶粒がトランジスタ作製領域まで結晶成長する一方、それ以外の結晶粒は非晶質珪素経路を通過できないというものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記▲２▼の半導体薄膜の製造方法では、屈曲部を有する非晶質珪素経路中で完全に単一の結晶粒のみに選択することができないことが我々の研究結果で判明した。
【０００８】
より詳しくは、上記米国ＭＲＳ発表によれば、最も早く屈曲部に到達した結晶粒が、他の結晶粒が進入するよりも早く屈曲部以後(屈曲部とトランジスタ作製領域との間)の非晶質珪素経路の結晶化を完了することにより、その非晶質珪素経路に他の結晶粒が進入できなくなり、トランジスタ作製領域が単一結晶粒化するというものである。しかし、実際には結晶粒により結晶成長速度が異なるため、最も早く到達した結晶粒が屈曲部以後の非晶質珪素経路の結晶化を完了するよりも早くに、結晶成長速度の大きい別の結晶粒が、屈曲部以後の非晶質珪素経路に進入する場合があることが分った。その結果、上記トランジスタ作製領域が必ずしも単一の結晶粒のみで構成されない場合がある。
【０００９】
そこで、本発明は、トランジスタ等を作製するための領域を完全に単一の結晶粒のみで構成することができる導体薄膜の製造方法およびその半導体薄膜を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体薄膜の製造方法は、絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、触媒を添加すべき成長源領域と、この成長源領域に対して隔離されて触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを、上記非晶質珪素膜をパターニングして形成する工程と、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加する工程と、上記成長源領域にエネルギーを印加することにより、上記成長源領域で発生した結晶粒を、上記非晶質珪素経路を介して上記素子形成領域へ結晶成長させる工程とを備えることを特徴としている。
【００１１】
本発明の半導体薄膜の製造方法は、例えばＴＦＴを作製しようとする領域が完全に単一の結晶粒のみで構成されるように鋭意検討した結果見い出されたものである。
【００１２】
上記半導体薄膜の製造方法によれば、上記絶縁表面を有する基板上に非晶質珪素膜を成膜し、その非晶質珪素膜をパターニングすることによって、成長源領域と、この成長源領域に対して隔離された素子形成領域と、成長源領域と素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、屈曲部と成長源領域との間の非晶質珪素経路と一直線に位置するように、屈曲部に隣接する非晶質珪素からなる分岐領域とを形成する。そして、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加した後、成長源領域にエネルギーを印加すると、成長源領域で発生した結晶粒が、非晶質珪素経路を介して素子形成領域へ結晶成長する。このとき、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域へ向って直進する。具体的には、上記屈曲部に最も早く到達した結晶粒のみが選択され、屈曲部以後の非晶質珪素経路を占有する。その結果、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒は、屈曲部に沿って結晶成長せずに、屈曲部に隣接する分岐領域へ向って直進する。したがって、上記素子形成領域を完全に一個の結晶粒のみで構成することができる。発明者が研究した結果、殆どの場合、最も早く屈曲部に到達する結晶粒は、成長源領域において最も屈曲部に近い結晶粒であった。
【００１３】
また、上記屈曲部に最も近い結晶粒以外の結晶粒が最初に屈曲部に到達した場合でも、最初に屈曲部に到達した結晶粒は、屈曲部に比較的近い結晶粒であり、成長源領域に最も近い屈曲部の角を真っ先に占有して、屈曲部以後の非晶質珪素経路の結晶化を完了させてしまう。したがって、最初に屈曲部に到達した結晶粒よりも屈曲部に近い結晶粒は、必然的に屈曲部以後の非晶質珪素経路へは進入できなくなる。
【００１４】
また、上記屈曲部に最も早く到達した結晶粒よりも屈曲部から遠い結晶粒は、屈曲部に隣接する分岐領域へと直線的に結晶成長を続けるために、屈曲部に沿って結晶成長する速度が小さくなる。したがって、上記屈曲部に最も早く到達した結晶粒が屈曲部以後の非晶質珪素経路の結晶化を完了するまでに、その結晶粒よりも屈曲部から離れている結晶粒が屈曲部に到達することが不可能であることが分っている。
【００１５】
また、上記屈曲部に分岐領域を隣接させることにより、成長源領域から素子形成領域まで結晶成長する単一の結晶粒以外の不要な結晶粒を分岐領域へ向って直進させると、素子形成領域を完全に一個の結晶粒のみで確実に構成することができる。
【００１６】
また、上記非晶質珪素経路に設ける屈曲部の数は１つでも、成長源領域から素子形成領域まで結晶成長する結晶粒数を完全に単一に選択することが可能であったが、屈曲部の数を２つ以上にしても、成長源領域から素子形成領域まで結晶成長する結晶粒数を完全に単一にすることが可能である。また、上記屈曲部の数が２つ以上の場合、素子形成領域に例えばＴＦＴを形成しても、屈曲部の数が１つの場合と比べてＴＦＴの電気特性に差がないことが判明した。したがって、上記非晶質珪素経路は少なくとも１つの屈曲部を有していればよく、屈曲部の数を複数に設定することにより、ＴＦＴの配置に大きな自由度を持たせることができ、面積効率を向上させることが可能である。
【００１７】
また、上記屈曲部以後、つまり屈曲部と素子形成領域との間において、非晶質珪素経路の経路幅が１μｍより小さいと、素子形成領域への結晶成長が困難となる。また、上記経路幅が５０μｍより大きいと、素子形成領域へと成長する結晶粒を屈曲部で完全に単一に選択できなくなる場合がある。したがって、上記成長源領域に最も近い屈曲部と、素子形成領域との間において、非晶質珪素経路の経路幅が１μｍ以上５０μｍ以下であることが好ましい。
【００１８】
また、上記素子形成領域の面積が０．１ｍｍ2より大きいと、その素子形成領域の結晶化が急激に進行しなくなり、素子形成領域を単一結晶粒のみで結晶化することができなくなる。したがって、上記素子形成領域の面積が０．１ｍｍ2以下であることが好ましい。
【００１９】
また、上記成長源領域のみに触媒を添加するために、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなる膜厚５０ｎｍ以上のマスクを、成長源領域以外の領域表面上に形成する。上記マスクは、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなり、５０ｎｍ以上の膜厚を有しているから、エネルギー印加工程で触媒がマスクを通過するの防ぐことができる。また、上記マスクは、例えばＴＦＴとなる素子形成領域に対して直に接触するが、ＴＦＴの特性に悪影響を及ぼさない。
【００２０】
また、上記触媒として、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いると、非晶質珪素の結晶化を効果的に助長できることが分った。
【００２１】
また、上記触媒をスパッタ蒸着法、薬液塗布等で成長源領域の表面に添加する場合、成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下の範囲になるように制御する。この範囲の添加量より少ないと、結晶成長が非常に起こりにくいか、全く起こらない。逆に、上記範囲の添加量より多いと、多量の触媒が結晶化した珪素中に残留してしまって、結晶化後においてＴＦＴの電気特性の悪化を防止するために行う触媒除去工程が困難、あるいは除去するための時間が長くなって、製造工程として好ましくない。したがって、上記成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下に設定するのが好ましい。
【００２２】
また、上記触媒をイオン注入法などで成長源領域３内に注入する場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下の範囲になるように制御する。上記触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3より低いと、結晶成長が非常に起こりにくいか、あるいは全く起こらない。逆に、上記触媒の濃度が２×１０21ａｔｏｍｓ／ｃｍ3より高いと、結晶化した珪素中に多量の触媒が残留してしまうため、結晶化後に行う触媒除去工程が困難、あるいは触媒を除去する時間が長くなり、製造工程として好ましくない。したがって、上記成長源領域における触媒の濃度を２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下に設定するのが好ましい。
【００２３】
また、上記触媒の添加後において、熱、光、荷電粒子などのエネルギーを成長源領域に印加することによって、成長源領域で発生した結晶粒の１つが、成長源領域から非晶質珪素経路を通って素子形成領域まで結晶成長している。上記成長源領域に印加するエネルギーが熱である場合、例えば電気炉を用いて、エネルギーの印加を行うことができる。このとき、上記電気炉の設定温度を４００℃より低くすると、結晶化速度が非常に遅くなり、製造工程として好ましくない。逆に、上記電気炉の設定温度を８００℃より高くすると、成長源領域以外の任意の場所で、触媒によらない多数の結晶粒が発生するため、多数の微結晶珪素膜が形成されてしまう。この微結晶珪素膜に作製されたＴＦＴは、移動度が小さいなど、電気特性が悪くなる。したがって、上記電気炉の設定温度は４００℃以上８００℃以下にするのが好ましい。
【００２４】
本発明の半導体薄膜は、絶縁表面を有する基板上に、パターニングされた非晶質珪素膜を有する半導体薄膜において、上記非晶質珪素膜は、触媒を添加すべき成長源領域と、この成長源領域に対して隔離された触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを備えたことを特徴としてる。
【００２５】
上記構成の半導体薄膜によれば、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加した後、成長源領域にエネルギーを印加することにより、成長源領域で発生した結晶粒が、成長源領域から非晶質珪素経路を介して素子形成領域まで結晶成長する。このとき、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域へ向って直進する。具体的には、上記屈曲部に最も早く到達した結晶粒のみが選択され、屈曲部以後の非晶質珪素経路を占有する。その結果、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒は、屈曲部に沿って結晶成長せずに、屈曲部に隣接する分岐領域へ向って直進する。したがって、上記素子形成領域を完全に一個の結晶粒のみで構成することができる。
【００２６】
また、上記上記素子形成領域を用いて例えばＴＦＴを作製した場合、電気特性がよく、特性ばらつきが少ないＴＦＴを作製することができる。
【００２７】
【発明の実施の形態】
以下、本発明の半導体薄膜の製造方法およびその半導体薄膜を図示の実施の形態により詳細に説明する。
【００２８】
（第１の実施の形態）
図１(ａ)〜(ｃ)は本発明の第１の実施の形態の半導体薄膜の製造方法の工程図であり、図２は上記半導体薄膜の模式的平面図である。
【００２９】
上記第１の実施の形態の半導体薄膜の製造方法を以下に説明する。
【００３０】
まず、図１(ａ)に示すように、絶縁表面を有する基板としての石英基板１上に、Ｓｉ2Ｈ6ガスを用いた減圧ＣＶＤ法で非晶質珪素膜２を５０ｎｍ積層する。
【００３１】
次に、上記非晶質珪素膜２に対してレジスト塗布、露光、現像の通常のフォト工程を行うことにより、非晶質珪素膜２をパターニングすると、図１(ｂ)に示すように、パターニングされた非晶質珪素膜１２が基板１上に形成される。このパターニングされた非晶質珪素膜１２は、図２に示すように、成長源領域３と、この成長源領域３に対して隔離された素子形成領域４と、成長源領域３と素子形成領域４とを繋ぎ、１つの屈曲部６を有する非晶質珪素経路５と、屈曲部６に隣接する分岐領域７とを備えている。上記分岐領域７は非晶質珪素からなり、屈曲部６と成長源領域３との間の非晶質珪素経路５に対して一直線に位置している。
【００３２】
上記成長源領域３は１０μｍ×１０μｍの正方形状であり、素子形成領域４は１０μｍ×１００μｍの長方形状となっている。また、上記非晶質珪素経路５では、成長源領域側の経路幅Ｄ１が８μｍ、素子形成領域側の経路幅Ｄ２が８μｍ、成長源領域３の端から屈曲するまでの長さＬ１が１５μｍ、屈曲してから素子形成領域４の端までの長さＬ２が１５μｍになっている。そして、上記分岐領域７は長方形状であり、幅Ｄ３が１０μｍ、長さＬ３が１５μｍになっている。
【００３３】
次に、上記基板１、および、パターニングされた非晶質珪素膜１２上に、常圧ＣＶＤ法でＳｉＨ4ガスとＯ2ガスを用いてＳｉＯ2膜を２００ｎｍ堆積させる。そして、上記ＳｉＯ2膜に対して、レジスト塗布、露光、現像のフォト工程を行って、図１(ｃ)に示すように、９μｍ×９μｍの正方形状の開口９をＳｉＯ2膜に形成して、膜厚２００ｎｍのマスク８を成長源領域３以外の領域表面上に形成している。このマスク８の開口９（いわゆる触媒添加窓）からは、成長源領域３の一部が露出している。なお、上記現像では、例えば１０：１ＢＨＦ(バッファードフッ酸)を用いてエッチングを行っている。
【００３４】
次に、表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2になるように、マスク８の開口９から露出した成長源領域３の表面に触媒としてのニッケルを蒸着する。このとき、露出した成長源領域３以外の領域表面をマスク８が覆っているので、その露出した成長源領域３の表面のみに触媒が添加される。
【００３５】
次に、上記成長源領域３にエネルギーとしての熱を印加するために、電気炉を用いて窒素雰囲気中で６００℃の加熱処理を行うと、成長源領域３内で複数個の結晶粒が発生し、そのうちの非晶質珪素経路５付近の数個が屈曲部６に向って結晶成長していく。このとき、上記屈曲部６に最も早く到達した結晶粒が、屈曲部６以後の非晶質珪素経路５を占有して、素子形成領域４が完全に一個の結晶粒のみで構成される。一方、上記成長源領域３から素子形成領域４まで結晶成長する単一の結晶粒以外の不要な結晶粒は、屈曲部６に沿って結晶成長せずに分岐領域７へ向って直進する。
【００３６】
このように、上記屈曲部６と成長源領域３との間の非晶質珪素経路５に対して一直線に位置するように、屈曲部６に分岐領域７を隣接させているから、成長源領域３から素子形成領域４まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域７へ向って直進する。つまり、上記成長源領域３から素子形成領域４へ向って成長する結晶粒が屈曲部６で完全に単一に選択される。その結果、上記成長源領域３から素子形成領域７まで複数の結晶粒が結晶成長せず、素子形成領域４を完全に一個の結晶粒のみで形成することができる。したがって、上記素子形成領域４を用いて例えばＴＦＴを作製した場合、電気特性がよく、特性ばらつきが少ないＴＦＴを作製することができる。
【００３７】
また、上記素子形成領域４が単一の結晶粒で構成されていることを光学顕微鏡で確認できた。具体的には、上記光学顕微鏡で結晶粒界が顕著に観察できるように、電気炉の加熱処理を３時間行った後、基板１を電気炉から取り出し、１０：１ＢＨＦ中に３０分間浸漬する。そして、上記素子形成領域４を光学顕微鏡で観察した結果、素子形成領域４が単一の結晶粒で構成されていることが確認された。つまり、上記成長源領域３で発生し、成長源領域３から素子形成領域４へ向って成長する複数の結晶粒のうちの一つの結晶粒のみが完全に屈曲部６で選択されて、その選択された単一の結晶粒のみが、成長源領域３から非晶質珪素経路５を通過して素子形成領域４まで結晶成長していることが確認されたことになる。したがって、上記素子形成領域４を用いることによって、例えばＴＦＴを完全に単一の結晶粒で形成することができる。
【００３８】
また、上記屈曲部６と素子形成領域４との間の経路幅、つまり非晶質珪素経路５の素子形成領域４側の経路幅Ｄ２を８μｍに設定しているから、単一の結晶粒を成長源領域３から素子形成領域４まで確実に結晶成長させることできる。
【００３９】
また、上記素子形成領域４の面積が０．００１ｍｍ2（１０μｍ×１００μｍ）であるから、素子形成領域４での結晶成長を進行させることができる。
【００４０】
また、上記成長源領域３において、ニッケルの表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2であるから、成長源領域３で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後の触媒除去に費やす時間を短くすることができる。
【００４１】
また、上記電気炉の設定温度が６００℃であるから、結晶化速度を早くすることができ、かつ、素子形成領域４の電気特性が低下しない。
【００４２】
上記第１の実施の形態では、非晶質珪素経路５に屈曲部６を１つ設けていたが、非晶質珪素通路５に屈曲部を２つ以上設けてもよい。
【００４３】
また、上記経路幅Ｄ２を８μｍに設定していたが、経路幅Ｄ２は１μｍ以上５０μｍ以下に設定すればよい。上記経路幅Ｄ２が１μｍより小さいと、成長源領域３から素子形成領域４まで結晶粒を成長させるのが困難になる。一方、上記経路幅Ｄ２が５０μｍより大きいと、複数の結晶粒が成長源領域３から素子形成領域４まで結晶成長してしまう場合がある。
【００４４】
また、上記素子形成領域４の面積は０．００１ｍｍ2であったが、素子形成領域４の面積は０．１ｍｍ2以下であればよい。上記素子形成領域４の面積が０．１ｍｍ2より大きくなると、その素子形成領域４の結晶化が急激に進行しなくなり、素子形成領域４を単一結晶粒のみで結晶化することができなくなる。
【００４５】
また、上記マスク８はＳｉＯ2膜で形成していたが、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類で形成してもよい。
【００４６】
また、上記マスク８の膜厚は２００ｎｍであったが、その膜厚は５０ｎｍ以上であればよい。上記マスク８の膜厚が５０ｎｍより薄い場合、マスク８上から触媒の添加を行うと、触媒がマスク８を通過し、素子形成領域４を汚染してしまう。
【００４７】
また、上記触媒としてＮｉを用いたが、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いても第１の実施形態と同様の効果が得られることが分った。
【００４８】
また、上記触媒を、スパッタ蒸着法を用いて成長源領域３の表面の一部に添加したが、その表面へのニッケルの添加は薬液塗布等で行ってもよい。
【００４９】
また、上記成長源領域３において、触媒（ニッケル）の表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2であったが、触媒の表面濃度は１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下の範囲であればよい。上記表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2より低いと、結晶成長が非常に起こりにくくなり、逆に、表面濃度が１×１０16ａｔｏｍｓ／ｃｍ2より高いと、大量の触媒が結晶化した珪素中に残留してしまって、その残留した触媒の除去に要する時間が長くなってしまう。
【００５０】
また、上記触媒を、スパッタ蒸着法を用いて成長源領域３の表面の一部に添加したが、例えばイオン注入法などで成長源領域３内に注入してもよい。この場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下の範囲になるように制御する。これにより、上記成長源領域３において、結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なくし、結晶粒成長後に触媒を除去する時間を短縮できる。また、上記成長源領域３において、触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3より低いと、結晶成長が非常に起こりにくくなり、逆に、触媒の濃度が２×１０21ａｔｏｍｓ／ｃｍ3より高いと、結晶化した珪素中に大量の触媒が残留してしまって、その触媒を除去するための時間が長くなってしまう。
【００５１】
また、上記電気炉の設定温度は６００℃であったが、４００℃以上８００℃以下の範囲であればよい。上記電気炉の設定温度が４００℃より低いと、結晶化速度が非常に遅くなり製造工程として好ましくない。逆に、上記電気炉の設定温度が８００℃より高いと、成長源領域３以外の任意の場所で、触媒によらない多数の結晶粒が発生するため、微結晶珪素膜が形成されてしまう。すなわち、上記素子形成領域４を単一の結晶粒で構成することができない。
【００５２】
また、上記成長源領域３に印加するエネルギーは熱であったが、成長源領域３に印加するエネルギーは光や荷電粒子などでもよい。
【００５３】
(第２の実施の形態)
図３(ａ)〜(ｃ)は本発明の第２の実施の形態の半導体薄膜の製造方法の工程図であり、図４は上記半導体薄膜の模式的平面図である。
【００５４】
上記第２の実施の形態の半導体薄膜の製造方法を以下に説明する。
【００５５】
まず、図３(ａ)に示すように、絶縁表面を有する基板としての石英基板３１上に、Ｓｉ2Ｈ6ガスを用いた減圧ＣＶＤ法で非晶質珪素膜３２を６０ｎｍ積層する。
【００５６】
次に、上記非晶質珪素膜３２に対してレジスト塗布、露光、現像の通常のフォト工程を行うことにより、非晶質珪素膜３２をパターニングすると、図３(ｂ)に示すように、パターニングされた非晶質珪素膜４２が基板３１上に形成される。このパターニングされた非晶質珪素膜４２は、図４に示すように、
成長源領域３と、この成長源領域３に対して隔離された素子形成領域４と、成長源領域３３と素子形成領域３４とを繋ぎ、２つの第１,第２屈曲部３６,４６を有する非晶質珪素経路３５と、第１屈曲部３６に隣接する分岐領域３７とを備えている。上記分岐領域３７は非晶質珪素からなり、第１屈曲部３６と成長源領域３７との間の非晶質珪素経路３５に対して一直線に位置している。
【００５７】
上記成長源領域３３は１０μｍ×１０μｍの正方形状であり、素子形成領域３４は１０μｍ×１５０μｍの長方形状となっている。また、上記非晶質珪素経路３５では、成長源領域３３と第１屈曲部３６との間の経路幅Ｄ３１が８μｍ、第１屈曲部３６と第２屈曲部４６との間の経路幅Ｄ３２が８μｍ、第２屈曲部４６と素子形成領域３４との間の経路幅Ｄ３４が７μｍ、成長源領域３３の端から最初屈曲するまでの長さＬ３１が２０μｍ、屈曲してから再び屈曲するまでの長さＬ３２が２０μｍ、再び屈曲してから素子形成領域３４の端までの長さＬ３４が５μｍになっている。そして、上記分岐領域３７は長方形状であり、幅Ｄ３３が１０μｍ、長さＬ３３が２０μｍになっている。
【００５８】
次に、上記基板３１、および、パターニングされた非晶質珪素膜４２上に、プラズマＣＶＤ法でＳｉＨ4ガスとＮ2ガスを用いてＳｉＮX膜を３００ｎｍ堆積させる。そして、上記ＳｉＮX膜に対して、レジスト塗布、露光、現像のフォト工程を行って、図３(ｃ)に示すように、９μｍ×９μｍの正方形状の開口３９をＳｉＮX膜に形成して、膜厚３００ｎｍのマスク３８を成長源領域３３以外の領域表面上に形成している。このマスク３８の開口３９（いわゆる触媒添加窓）からは、成長源領域３３の一部が露出している。
【００５９】
次に、上記マスク３８上から、触媒としての１×１０15ｉｏｎｓ／ｃｍ2のＮｉ+を加速エネルギー５０ｋｅＶで成長源領域３３内にイオン注入する。このとき、露出した成長源領域３３以外の領域表面をマスク３８が覆っているので、Ｎ+は素子形成領域３４に到達せず、結果的には、成長源領域３３内のみにＮｉ+が注入されたことになる。
【００６０】
次に、上記成長源領域３３にエネルギーを印加するために、電気炉を用いて窒素雰囲気中で６３０℃の加熱処理を行うと、成長源領域３３内で複数個の結晶粒が発生し、そのうちの非晶質珪素経路３５付近の数個が非晶質珪素経路３５へ向って結晶成長していく。このとき、上記第１屈曲部３６に最も早く到達した結晶粒が第１屈曲部３６以後の非晶質珪素経路３５を占有して、素子形成領域４が完全に一個の結晶粒のみで構成される。一方、上記成長源領域３３から素子形成領域３４まで結晶成長する単一の結晶粒以外の不要な結晶粒は、第１屈曲部３６に沿って延びずに分岐領域３７へ向って直進する。
【００６１】
上記構成の半導体薄膜の製造方法も、上記第１の実施形態と同様の効果を奏すると共に、非晶質珪素経路３５が２つの第１,第２屈曲部３６,４６を有しているので、素子形成領域３４の配置の自由度が向上する。したがって、上記素子形成領域３４に例えばＴＦＴを形成する場合、ＴＦＴの配置の自由度も向上し、面積効率を向上させることができる。
【００６２】
また、上記電気炉で２時間加熱処理した後、電気炉から基板３１を取り出し、結晶粒境界が光学顕微鏡で顕著に観察できるように、リン酸でＳｉＮｘマスク層１３を除去した後、１０：１ＢＨＦ中に３０分間浸漬した。そして、第１の実施の形態と同様に光学顕微鏡を用いて素子形成領域３４を観察した結果、素子形成領域３４が単一の結晶粒で構成されていることが確認された。したがって、上記素子形成領域３４を用いることによって、例えばＴＦＴを完全に単一の結晶粒で形成することが可能となる。
【００６３】
上記第２の実施の形態では、触媒としてＮｉイオンを用いたが、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類のイオンを用いてもよい。
【００６４】
【発明の効果】
以上より明らかなように、本発明の半導体薄膜の製造方法は、屈曲部と成長源領域との間の非晶質珪素経路と一直線に位置するように、屈曲部に分岐領域を隣接させているから、成長源領域から素子形成領域へ向って成長する結晶粒が屈曲部で完全に単一に選択されて、素子形成領域を完全に一個の結晶粒のみで構成することができる。
【００６５】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が分岐領域へ向って直進するから、素子形成領域を完全に一個の結晶粒のみでより確実に構成することができる。
【００６６】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域から素子形成領域まで結晶成長する単一の結晶粒以外の不要な結晶粒が分岐領域へ向って直進するようするので、素子形成領域を完全に一個の結晶粒のみでより確実に構成することができる。
【００６７】
一実施形態の発明の半導体薄膜の製造方法は、上記非晶質珪素経路の屈曲部の数を複数に設定できるから、ＴＦＴの配置に大きな自由度を持たせることができ、面積効率を向上できる。
【００６８】
一実施形態の発明の半導体薄膜の製造方法は、上記成長源領域に最も近い屈曲部と、非晶質珪素経路との間の経路幅が１μｍ以上５０μｍ以下にしているから、単一の結晶粒を成長源領域から素子形成領域まで確実に結晶成長させることできる。
【００６９】
一実施形態の発明の半導体薄膜の製造方法は、上記素子形成領域の面積が０．１ｍｍ2以下だから、素子形成領域での結晶成長を進行させることができる。
【００７０】
一実施形態の発明の半導体薄膜の製造方法は、上記成長源領域以外の領域表面上に形成するマスクが、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなり、５０ｎｍ以上の膜厚を有しているから、素子形成領域に悪影響を及ぼすことなく、エネルギー印加工程で触媒がマスクを通過するの防ぐことができる。
【００７１】
一実施形態の発明の半導体薄膜の製造方法は、上記触媒として、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いると、非晶質珪素の結晶化を効果的に助長できる。
【００７２】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域の表面に触媒を添加する場合、成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下にするから、成長源領域で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後の触媒除去に費やす時間を短くすることができる。
【００７３】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域３内に触媒を注入する場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下にするから、成長源領域で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後において触媒除去に要する時間を短縮できる。
【００７４】
一実施形態の発明の半導体薄膜の製造方法は、電気炉を用いて４００℃以上８００℃以下の加熱処理を施すから、結晶化速度を早めることができ、かつ、素子形成領域の電気特性が低下するのを防止できる。
【００７５】
本発明の半導体薄膜の製造方法は、屈曲部と成長源領域との間の非晶質珪素経路と一直線になるように、屈曲部に分岐領域を隣接させているので、成長源領域から素子形成領域へ向って成長する結晶粒が屈曲部で完全に単一に選択されて、成長源領域から素子形成領域まで結晶成長する結晶粒以外の不要な結晶粒が分岐領域へ向って直進し、素子形成領域を完全に一個の結晶粒のみで構成することができる。
【図面の簡単な説明】
【図１】 図１(ａ)〜(ｃ)は本発明の第１の実施の形態の半導体薄膜の製造方法の工程図である。
【図２】 図２は上記第１の実施の形態の半導体薄膜の模式的平面図である。
【図３】 図３(ａ)〜(ｃ)は本発明の第２の実施の形態の半導体薄膜の製造方法の工程図である。
【図４】 図４は上記第２の実施の形態の半導体薄膜の模式的平面図である。
【符号の説明】
１,３１ 石英基板
２,３２ 非晶質珪素膜
３,３３ 成長源領域
４,３４ 素子形成領域
５,３５ 非晶質珪素経路
６ 屈曲部
７,３７ 分岐領域
８,３８ マスク
１２,４２ パターニングされた非晶質珪素膜
３６ 第１屈曲部
４６ 第２屈曲部
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に形成される半導体薄膜の製造方法およびその半導体薄膜に関し、さらに詳細には、絶縁表面を有する基板上に非晶質珪素膜を形成し、この非晶質珪素膜に熱、光、荷電粒子等のエネルギーを印加することにより、結晶性の半導体薄膜を得る半導体薄膜の製造方法およびその半導体薄膜に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ(以下、ＴＦＴという)に代表される薄膜半導体素子が注目されている。薄膜半導体素子は、絶縁表面を有する基板上に数１０ｎｍ〜数１００ｎｍの半導体薄膜をＣＶＤ(化学的気相成長)法等で形成し、この半導体薄膜を活性層として、絶縁ゲート型電界効果半導体装置やダイオード等を構成するものである。上記半導体薄膜は、アクティブマトリクス型の液晶電気光学装置に応用されている。この液晶電気光学装置は、マトリクス状に配置された数十万以上の画素電極のそれぞれに１つ以上のＴＦＴを配置し、画素電極に供給する電荷をＴＦＴによって制御するものである。
【０００３】
上記ＴＦＴに利用する半導体薄膜としては、非晶質珪素膜を用いることが簡便であるが、その非晶質珪素膜には移動度が小さい等の電気的特性が低いという問題がある。上記ＴＦＴの特性を向上するには、結晶性を有する珪素膜を利用すればよい。結晶性を有する珪素膜は、多結晶珪素膜、微結晶珪素膜等と称されている。この結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後にそれを加熱して結晶化すればよい。
【０００４】
従来、半導体薄膜の製造方法としては、次の▲１▼,▲２▼に示すようなものがある。
【０００５】
▲１▼ 特開平６‐２４４１０３では、非晶質珪素膜の表面に珪素の結晶化を助長する触媒を添加し、その後のアニールによって結晶化珪素膜を得る方法が提案されている。しかしながら、このような方法では、結晶化が非晶質珪素膜の表面の任意の場所で起こるために、得られた結晶化珪素膜にＴＦＴを作製した場合、ＴＦＴの活性層に複数個の結晶粒の境界が存在してしまうことが避けられない。したがって、上記ＴＦＴの電気特性において、移動度が低い、オフ電流が大きいなどの問題が発生してしまう。つまり、上記方法で作製された結晶化珪素膜では、電気的特性がよく、特性ばらつきが少ないＴＦＴを作製することは実質的に困難である。
【０００６】
▲２▼ 1999年米国Materials Research Society(MRS)Spring Meeting(A18.6)で発表された半導体薄膜の製造方法では、成長源領域とトランジスタ作製領域をパターニングで隔離し、両領域間を、一箇所の屈曲部を有する非晶質珪素経路で繋ぐことにより、トランジスタ作製領域へと結晶成長する結晶粒を単一にすることが可能であると発表された。具体的には、複数の結晶粒が屈曲部で一個に選択され、その選択された結晶粒がトランジスタ作製領域まで結晶成長する一方、それ以外の結晶粒は非晶質珪素経路を通過できないというものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記▲２▼の半導体薄膜の製造方法では、屈曲部を有する非晶質珪素経路中で完全に単一の結晶粒のみに選択することができないことが我々の研究結果で判明した。
【０００８】
より詳しくは、上記米国ＭＲＳ発表によれば、最も早く屈曲部に到達した結晶粒が、他の結晶粒が進入するよりも早く屈曲部以後(屈曲部とトランジスタ作製領域との間)の非晶質珪素経路の結晶化を完了することにより、その非晶質珪素経路に他の結晶粒が進入できなくなり、トランジスタ作製領域が単一結晶粒化するというものである。しかし、実際には結晶粒により結晶成長速度が異なるため、最も早く到達した結晶粒が屈曲部以後の非晶質珪素経路の結晶化を完了するよりも早くに、結晶成長速度の大きい別の結晶粒が、屈曲部以後の非晶質珪素経路に進入する場合があることが分った。その結果、上記トランジスタ作製領域が必ずしも単一の結晶粒のみで構成されない場合がある。
【０００９】
そこで、本発明は、トランジスタ等を作製するための領域を完全に単一の結晶粒のみで構成することができる導体薄膜の製造方法およびその半導体薄膜を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体薄膜の製造方法は、絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、触媒を添加すべき成長源領域と、この成長源領域に対して隔離されて触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを、上記非晶質珪素膜をパターニングして形成する工程と、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加する工程と、上記成長源領域にエネルギーを印加することにより、上記成長源領域で発生した結晶粒を、上記非晶質珪素経路を介して上記素子形成領域へ結晶成長させる工程とを備えることを特徴としている。
【００１１】
本発明の半導体薄膜の製造方法は、例えばＴＦＴを作製しようとする領域が完全に単一の結晶粒のみで構成されるように鋭意検討した結果見い出されたものである。
【００１２】
上記半導体薄膜の製造方法によれば、上記絶縁表面を有する基板上に非晶質珪素膜を成膜し、その非晶質珪素膜をパターニングすることによって、成長源領域と、この成長源領域に対して隔離された素子形成領域と、成長源領域と素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、屈曲部と成長源領域との間の非晶質珪素経路と一直線に位置するように、屈曲部に隣接する非晶質珪素からなる分岐領域とを形成する。そして、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加した後、成長源領域にエネルギーを印加すると、成長源領域で発生した結晶粒が、非晶質珪素経路を介して素子形成領域へ結晶成長する。このとき、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域へ向って直進する。具体的には、上記屈曲部に最も早く到達した結晶粒のみが選択され、屈曲部以後の非晶質珪素経路を占有する。その結果、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒は、屈曲部に沿って結晶成長せずに、屈曲部に隣接する分岐領域へ向って直進する。したがって、上記素子形成領域を完全に一個の結晶粒のみで構成することができる。発明者が研究した結果、殆どの場合、最も早く屈曲部に到達する結晶粒は、成長源領域において最も屈曲部に近い結晶粒であった。
【００１３】
また、上記屈曲部に最も近い結晶粒以外の結晶粒が最初に屈曲部に到達した場合でも、最初に屈曲部に到達した結晶粒は、屈曲部に比較的近い結晶粒であり、成長源領域に最も近い屈曲部の角を真っ先に占有して、屈曲部以後の非晶質珪素経路の結晶化を完了させてしまう。したがって、最初に屈曲部に到達した結晶粒よりも屈曲部に近い結晶粒は、必然的に屈曲部以後の非晶質珪素経路へは進入できなくなる。
【００１４】
また、上記屈曲部に最も早く到達した結晶粒よりも屈曲部から遠い結晶粒は、屈曲部に隣接する分岐領域へと直線的に結晶成長を続けるために、屈曲部に沿って結晶成長する速度が小さくなる。したがって、上記屈曲部に最も早く到達した結晶粒が屈曲部以後の非晶質珪素経路の結晶化を完了するまでに、その結晶粒よりも屈曲部から離れている結晶粒が屈曲部に到達することが不可能であることが分っている。
【００１５】
また、上記屈曲部に分岐領域を隣接させることにより、成長源領域から素子形成領域まで結晶成長する単一の結晶粒以外の不要な結晶粒を分岐領域へ向って直進させると、素子形成領域を完全に一個の結晶粒のみで確実に構成することができる。
【００１６】
また、上記非晶質珪素経路に設ける屈曲部の数は１つでも、成長源領域から素子形成領域まで結晶成長する結晶粒数を完全に単一に選択することが可能であったが、屈曲部の数を２つ以上にしても、成長源領域から素子形成領域まで結晶成長する結晶粒数を完全に単一にすることが可能である。また、上記屈曲部の数が２つ以上の場合、素子形成領域に例えばＴＦＴを形成しても、屈曲部の数が１つの場合と比べてＴＦＴの電気特性に差がないことが判明した。したがって、上記非晶質珪素経路は少なくとも１つの屈曲部を有していればよく、屈曲部の数を複数に設定することにより、ＴＦＴの配置に大きな自由度を持たせることができ、面積効率を向上させることが可能である。
【００１７】
また、上記屈曲部以後、つまり屈曲部と素子形成領域との間において、非晶質珪素経路の経路幅が１μｍより小さいと、素子形成領域への結晶成長が困難となる。また、上記経路幅が５０μｍより大きいと、素子形成領域へと成長する結晶粒を屈曲部で完全に単一に選択できなくなる場合がある。したがって、上記成長源領域に最も近い屈曲部と、素子形成領域との間において、非晶質珪素経路の経路幅が１μｍ以上５０μｍ以下であることが好ましい。
【００１８】
また、上記素子形成領域の面積が０．１ｍｍ2より大きいと、その素子形成領域の結晶化が急激に進行しなくなり、素子形成領域を単一結晶粒のみで結晶化することができなくなる。したがって、上記素子形成領域の面積が０．１ｍｍ2以下であることが好ましい。
【００１９】
また、上記成長源領域のみに触媒を添加するために、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなる膜厚５０ｎｍ以上のマスクを、成長源領域以外の領域表面上に形成する。上記マスクは、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなり、５０ｎｍ以上の膜厚を有しているから、エネルギー印加工程で触媒がマスクを通過するの防ぐことができる。また、上記マスクは、例えばＴＦＴとなる素子形成領域に対して直に接触するが、ＴＦＴの特性に悪影響を及ぼさない。
【００２０】
また、上記触媒として、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いると、非晶質珪素の結晶化を効果的に助長できることが分った。
【００２１】
また、上記触媒をスパッタ蒸着法、薬液塗布等で成長源領域の表面に添加する場合、成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下の範囲になるように制御する。この範囲の添加量より少ないと、結晶成長が非常に起こりにくいか、全く起こらない。逆に、上記範囲の添加量より多いと、多量の触媒が結晶化した珪素中に残留してしまって、結晶化後においてＴＦＴの電気特性の悪化を防止するために行う触媒除去工程が困難、あるいは除去するための時間が長くなって、製造工程として好ましくない。したがって、上記成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下に設定するのが好ましい。
【００２２】
また、上記触媒をイオン注入法などで成長源領域３内に注入する場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下の範囲になるように制御する。上記触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3より低いと、結晶成長が非常に起こりにくいか、あるいは全く起こらない。逆に、上記触媒の濃度が２×１０21ａｔｏｍｓ／ｃｍ3より高いと、結晶化した珪素中に多量の触媒が残留してしまうため、結晶化後に行う触媒除去工程が困難、あるいは触媒を除去する時間が長くなり、製造工程として好ましくない。したがって、上記成長源領域における触媒の濃度を２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下に設定するのが好ましい。
【００２３】
また、上記触媒の添加後において、熱、光、荷電粒子などのエネルギーを成長源領域に印加することによって、成長源領域で発生した結晶粒の１つが、成長源領域から非晶質珪素経路を通って素子形成領域まで結晶成長している。上記成長源領域に印加するエネルギーが熱である場合、例えば電気炉を用いて、エネルギーの印加を行うことができる。このとき、上記電気炉の設定温度を４００℃より低くすると、結晶化速度が非常に遅くなり、製造工程として好ましくない。逆に、上記電気炉の設定温度を８００℃より高くすると、成長源領域以外の任意の場所で、触媒によらない多数の結晶粒が発生するため、多数の微結晶珪素膜が形成されてしまう。この微結晶珪素膜に作製されたＴＦＴは、移動度が小さいなど、電気特性が悪くなる。したがって、上記電気炉の設定温度は４００℃以上８００℃以下にするのが好ましい。
【００２４】
本発明の半導体薄膜は、絶縁表面を有する基板上に、パターニングされた非晶質珪素膜を有する半導体薄膜において、上記非晶質珪素膜は、触媒を添加すべき成長源領域と、この成長源領域に対して隔離された触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを備えたことを特徴としてる。
【００２５】
上記構成の半導体薄膜によれば、上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加した後、成長源領域にエネルギーを印加することにより、成長源領域で発生した結晶粒が、成長源領域から非晶質珪素経路を介して素子形成領域まで結晶成長する。このとき、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域へ向って直進する。具体的には、上記屈曲部に最も早く到達した結晶粒のみが選択され、屈曲部以後の非晶質珪素経路を占有する。その結果、上記成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒は、屈曲部に沿って結晶成長せずに、屈曲部に隣接する分岐領域へ向って直進する。したがって、上記素子形成領域を完全に一個の結晶粒のみで構成することができる。
【００２６】
また、上記上記素子形成領域を用いて例えばＴＦＴを作製した場合、電気特性がよく、特性ばらつきが少ないＴＦＴを作製することができる。
【００２７】
【発明の実施の形態】
以下、本発明の半導体薄膜の製造方法およびその半導体薄膜を図示の実施の形態により詳細に説明する。
【００２８】
（第１の実施の形態）
図１(ａ)〜(ｃ)は本発明の第１の実施の形態の半導体薄膜の製造方法の工程図であり、図２は上記半導体薄膜の模式的平面図である。
【００２９】
上記第１の実施の形態の半導体薄膜の製造方法を以下に説明する。
【００３０】
まず、図１(ａ)に示すように、絶縁表面を有する基板としての石英基板１上に、Ｓｉ2Ｈ6ガスを用いた減圧ＣＶＤ法で非晶質珪素膜２を５０ｎｍ積層する。
【００３１】
次に、上記非晶質珪素膜２に対してレジスト塗布、露光、現像の通常のフォト工程を行うことにより、非晶質珪素膜２をパターニングすると、図１(ｂ)に示すように、パターニングされた非晶質珪素膜１２が基板１上に形成される。このパターニングされた非晶質珪素膜１２は、図２に示すように、成長源領域３と、この成長源領域３に対して隔離された素子形成領域４と、成長源領域３と素子形成領域４とを繋ぎ、１つの屈曲部６を有する非晶質珪素経路５と、屈曲部６に隣接する分岐領域７とを備えている。上記分岐領域７は非晶質珪素からなり、屈曲部６と成長源領域３との間の非晶質珪素経路５に対して一直線に位置している。
【００３２】
上記成長源領域３は１０μｍ×１０μｍの正方形状であり、素子形成領域４は１０μｍ×１００μｍの長方形状となっている。また、上記非晶質珪素経路５では、成長源領域側の経路幅Ｄ１が８μｍ、素子形成領域側の経路幅Ｄ２が８μｍ、成長源領域３の端から屈曲するまでの長さＬ１が１５μｍ、屈曲してから素子形成領域４の端までの長さＬ２が１５μｍになっている。そして、上記分岐領域７は長方形状であり、幅Ｄ３が１０μｍ、長さＬ３が１５μｍになっている。
【００３３】
次に、上記基板１、および、パターニングされた非晶質珪素膜１２上に、常圧ＣＶＤ法でＳｉＨ4ガスとＯ2ガスを用いてＳｉＯ2膜を２００ｎｍ堆積させる。そして、上記ＳｉＯ2膜に対して、レジスト塗布、露光、現像のフォト工程を行って、図１(ｃ)に示すように、９μｍ×９μｍの正方形状の開口９をＳｉＯ2膜に形成して、膜厚２００ｎｍのマスク８を成長源領域３以外の領域表面上に形成している。このマスク８の開口９（いわゆる触媒添加窓）からは、成長源領域３の一部が露出している。なお、上記現像では、例えば１０：１ＢＨＦ(バッファードフッ酸)を用いてエッチングを行っている。
【００３４】
次に、表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2になるように、マスク８の開口９から露出した成長源領域３の表面に触媒としてのニッケルを蒸着する。このとき、露出した成長源領域３以外の領域表面をマスク８が覆っているので、その露出した成長源領域３の表面のみに触媒が添加される。
【００３５】
次に、上記成長源領域３にエネルギーとしての熱を印加するために、電気炉を用いて窒素雰囲気中で６００℃の加熱処理を行うと、成長源領域３内で複数個の結晶粒が発生し、そのうちの非晶質珪素経路５付近の数個が屈曲部６に向って結晶成長していく。このとき、上記屈曲部６に最も早く到達した結晶粒が、屈曲部６以後の非晶質珪素経路５を占有して、素子形成領域４が完全に一個の結晶粒のみで構成される。一方、上記成長源領域３から素子形成領域４まで結晶成長する単一の結晶粒以外の不要な結晶粒は、屈曲部６に沿って結晶成長せずに分岐領域７へ向って直進する。
【００３６】
このように、上記屈曲部６と成長源領域３との間の非晶質珪素経路５に対して一直線に位置するように、屈曲部６に分岐領域７を隣接させているから、成長源領域３から素子形成領域４まで結晶成長する必要な結晶粒以外の不要な結晶粒が、分岐領域７へ向って直進する。つまり、上記成長源領域３から素子形成領域４へ向って成長する結晶粒が屈曲部６で完全に単一に選択される。その結果、上記成長源領域３から素子形成領域７まで複数の結晶粒が結晶成長せず、素子形成領域４を完全に一個の結晶粒のみで形成することができる。したがって、上記素子形成領域４を用いて例えばＴＦＴを作製した場合、電気特性がよく、特性ばらつきが少ないＴＦＴを作製することができる。
【００３７】
また、上記素子形成領域４が単一の結晶粒で構成されていることを光学顕微鏡で確認できた。具体的には、上記光学顕微鏡で結晶粒界が顕著に観察できるように、電気炉の加熱処理を３時間行った後、基板１を電気炉から取り出し、１０：１ＢＨＦ中に３０分間浸漬する。そして、上記素子形成領域４を光学顕微鏡で観察した結果、素子形成領域４が単一の結晶粒で構成されていることが確認された。つまり、上記成長源領域３で発生し、成長源領域３から素子形成領域４へ向って成長する複数の結晶粒のうちの一つの結晶粒のみが完全に屈曲部６で選択されて、その選択された単一の結晶粒のみが、成長源領域３から非晶質珪素経路５を通過して素子形成領域４まで結晶成長していることが確認されたことになる。したがって、上記素子形成領域４を用いることによって、例えばＴＦＴを完全に単一の結晶粒で形成することができる。
【００３８】
また、上記屈曲部６と素子形成領域４との間の経路幅、つまり非晶質珪素経路５の素子形成領域４側の経路幅Ｄ２を８μｍに設定しているから、単一の結晶粒を成長源領域３から素子形成領域４まで確実に結晶成長させることできる。
【００３９】
また、上記素子形成領域４の面積が０．００１ｍｍ2（１０μｍ×１００μｍ）であるから、素子形成領域４での結晶成長を進行させることができる。
【００４０】
また、上記成長源領域３において、ニッケルの表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2であるから、成長源領域３で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後の触媒除去に費やす時間を短くすることができる。
【００４１】
また、上記電気炉の設定温度が６００℃であるから、結晶化速度を早くすることができ、かつ、素子形成領域４の電気特性が低下しない。
【００４２】
上記第１の実施の形態では、非晶質珪素経路５に屈曲部６を１つ設けていたが、非晶質珪素通路５に屈曲部を２つ以上設けてもよい。
【００４３】
また、上記経路幅Ｄ２を８μｍに設定していたが、経路幅Ｄ２は１μｍ以上５０μｍ以下に設定すればよい。上記経路幅Ｄ２が１μｍより小さいと、成長源領域３から素子形成領域４まで結晶粒を成長させるのが困難になる。一方、上記経路幅Ｄ２が５０μｍより大きいと、複数の結晶粒が成長源領域３から素子形成領域４まで結晶成長してしまう場合がある。
【００４４】
また、上記素子形成領域４の面積は０．００１ｍｍ2であったが、素子形成領域４の面積は０．１ｍｍ2以下であればよい。上記素子形成領域４の面積が０．１ｍｍ2より大きくなると、その素子形成領域４の結晶化が急激に進行しなくなり、素子形成領域４を単一結晶粒のみで結晶化することができなくなる。
【００４５】
また、上記マスク８はＳｉＯ2膜で形成していたが、窒化珪素膜、酸化珪素膜、炭化珪素膜のうち少なくとも１種類で形成してもよい。
【００４６】
また、上記マスク８の膜厚は２００ｎｍであったが、その膜厚は５０ｎｍ以上であればよい。上記マスク８の膜厚が５０ｎｍより薄い場合、マスク８上から触媒の添加を行うと、触媒がマスク８を通過し、素子形成領域４を汚染してしまう。
【００４７】
また、上記触媒としてＮｉを用いたが、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いても第１の実施形態と同様の効果が得られることが分った。
【００４８】
また、上記触媒を、スパッタ蒸着法を用いて成長源領域３の表面の一部に添加したが、その表面へのニッケルの添加は薬液塗布等で行ってもよい。
【００４９】
また、上記成長源領域３において、触媒（ニッケル）の表面濃度が１×１０13ａｔｏｍｓ／ｃｍ2であったが、触媒の表面濃度は１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下の範囲であればよい。上記表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2より低いと、結晶成長が非常に起こりにくくなり、逆に、表面濃度が１×１０16ａｔｏｍｓ／ｃｍ2より高いと、大量の触媒が結晶化した珪素中に残留してしまって、その残留した触媒の除去に要する時間が長くなってしまう。
【００５０】
また、上記触媒を、スパッタ蒸着法を用いて成長源領域３の表面の一部に添加したが、例えばイオン注入法などで成長源領域３内に注入してもよい。この場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下の範囲になるように制御する。これにより、上記成長源領域３において、結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なくし、結晶粒成長後に触媒を除去する時間を短縮できる。また、上記成長源領域３において、触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3より低いと、結晶成長が非常に起こりにくくなり、逆に、触媒の濃度が２×１０21ａｔｏｍｓ／ｃｍ3より高いと、結晶化した珪素中に大量の触媒が残留してしまって、その触媒を除去するための時間が長くなってしまう。
【００５１】
また、上記電気炉の設定温度は６００℃であったが、４００℃以上８００℃以下の範囲であればよい。上記電気炉の設定温度が４００℃より低いと、結晶化速度が非常に遅くなり製造工程として好ましくない。逆に、上記電気炉の設定温度が８００℃より高いと、成長源領域３以外の任意の場所で、触媒によらない多数の結晶粒が発生するため、微結晶珪素膜が形成されてしまう。すなわち、上記素子形成領域４を単一の結晶粒で構成することができない。
【００５２】
また、上記成長源領域３に印加するエネルギーは熱であったが、成長源領域３に印加するエネルギーは光や荷電粒子などでもよい。
【００５３】
(第２の実施の形態)
図３(ａ)〜(ｃ)は本発明の第２の実施の形態の半導体薄膜の製造方法の工程図であり、図４は上記半導体薄膜の模式的平面図である。
【００５４】
上記第２の実施の形態の半導体薄膜の製造方法を以下に説明する。
【００５５】
まず、図３(ａ)に示すように、絶縁表面を有する基板としての石英基板３１上に、Ｓｉ2Ｈ6ガスを用いた減圧ＣＶＤ法で非晶質珪素膜３２を６０ｎｍ積層する。
【００５６】
次に、上記非晶質珪素膜３２に対してレジスト塗布、露光、現像の通常のフォト工程を行うことにより、非晶質珪素膜３２をパターニングすると、図３(ｂ)に示すように、パターニングされた非晶質珪素膜４２が基板３１上に形成される。このパターニングされた非晶質珪素膜４２は、図４に示すように、
成長源領域３と、この成長源領域３に対して隔離された素子形成領域４と、成長源領域３３と素子形成領域３４とを繋ぎ、２つの第１,第２屈曲部３６,４６を有する非晶質珪素経路３５と、第１屈曲部３６に隣接する分岐領域３７とを備えている。上記分岐領域３７は非晶質珪素からなり、第１屈曲部３６と成長源領域３７との間の非晶質珪素経路３５に対して一直線に位置している。
【００５７】
上記成長源領域３３は１０μｍ×１０μｍの正方形状であり、素子形成領域３４は１０μｍ×１５０μｍの長方形状となっている。また、上記非晶質珪素経路３５では、成長源領域３３と第１屈曲部３６との間の経路幅Ｄ３１が８μｍ、第１屈曲部３６と第２屈曲部４６との間の経路幅Ｄ３２が８μｍ、第２屈曲部４６と素子形成領域３４との間の経路幅Ｄ３４が７μｍ、成長源領域３３の端から最初屈曲するまでの長さＬ３１が２０μｍ、屈曲してから再び屈曲するまでの長さＬ３２が２０μｍ、再び屈曲してから素子形成領域３４の端までの長さＬ３４が５μｍになっている。そして、上記分岐領域３７は長方形状であり、幅Ｄ３３が１０μｍ、長さＬ３３が２０μｍになっている。
【００５８】
次に、上記基板３１、および、パターニングされた非晶質珪素膜４２上に、プラズマＣＶＤ法でＳｉＨ4ガスとＮ2ガスを用いてＳｉＮX膜を３００ｎｍ堆積させる。そして、上記ＳｉＮX膜に対して、レジスト塗布、露光、現像のフォト工程を行って、図３(ｃ)に示すように、９μｍ×９μｍの正方形状の開口３９をＳｉＮX膜に形成して、膜厚３００ｎｍのマスク３８を成長源領域３３以外の領域表面上に形成している。このマスク３８の開口３９（いわゆる触媒添加窓）からは、成長源領域３３の一部が露出している。
【００５９】
次に、上記マスク３８上から、触媒としての１×１０15ｉｏｎｓ／ｃｍ2のＮｉ+を加速エネルギー５０ｋｅＶで成長源領域３３内にイオン注入する。このとき、露出した成長源領域３３以外の領域表面をマスク３８が覆っているので、Ｎ+は素子形成領域３４に到達せず、結果的には、成長源領域３３内のみにＮｉ+が注入されたことになる。
【００６０】
次に、上記成長源領域３３にエネルギーを印加するために、電気炉を用いて窒素雰囲気中で６３０℃の加熱処理を行うと、成長源領域３３内で複数個の結晶粒が発生し、そのうちの非晶質珪素経路３５付近の数個が非晶質珪素経路３５へ向って結晶成長していく。このとき、上記第１屈曲部３６に最も早く到達した結晶粒が第１屈曲部３６以後の非晶質珪素経路３５を占有して、素子形成領域４が完全に一個の結晶粒のみで構成される。一方、上記成長源領域３３から素子形成領域３４まで結晶成長する単一の結晶粒以外の不要な結晶粒は、第１屈曲部３６に沿って延びずに分岐領域３７へ向って直進する。
【００６１】
上記構成の半導体薄膜の製造方法も、上記第１の実施形態と同様の効果を奏すると共に、非晶質珪素経路３５が２つの第１,第２屈曲部３６,４６を有しているので、素子形成領域３４の配置の自由度が向上する。したがって、上記素子形成領域３４に例えばＴＦＴを形成する場合、ＴＦＴの配置の自由度も向上し、面積効率を向上させることができる。
【００６２】
また、上記電気炉で２時間加熱処理した後、電気炉から基板３１を取り出し、結晶粒境界が光学顕微鏡で顕著に観察できるように、リン酸でＳｉＮｘマスク層１３を除去した後、１０：１ＢＨＦ中に３０分間浸漬した。そして、第１の実施の形態と同様に光学顕微鏡を用いて素子形成領域３４を観察した結果、素子形成領域３４が単一の結晶粒で構成されていることが確認された。したがって、上記素子形成領域３４を用いることによって、例えばＴＦＴを完全に単一の結晶粒で形成することが可能となる。
【００６３】
上記第２の実施の形態では、触媒としてＮｉイオンを用いたが、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類のイオンを用いてもよい。
【００６４】
【発明の効果】
以上より明らかなように、本発明の半導体薄膜の製造方法は、屈曲部と成長源領域との間の非晶質珪素経路と一直線に位置するように、屈曲部に分岐領域を隣接させているから、成長源領域から素子形成領域へ向って成長する結晶粒が屈曲部で完全に単一に選択されて、素子形成領域を完全に一個の結晶粒のみで構成することができる。
【００６５】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域から素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒が分岐領域へ向って直進するから、素子形成領域を完全に一個の結晶粒のみでより確実に構成することができる。
【００６６】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域から素子形成領域まで結晶成長する単一の結晶粒以外の不要な結晶粒が分岐領域へ向って直進するようするので、素子形成領域を完全に一個の結晶粒のみでより確実に構成することができる。
【００６７】
一実施形態の発明の半導体薄膜の製造方法は、上記非晶質珪素経路の屈曲部の数を複数に設定できるから、ＴＦＴの配置に大きな自由度を持たせることができ、面積効率を向上できる。
【００６８】
一実施形態の発明の半導体薄膜の製造方法は、上記成長源領域に最も近い屈曲部と、非晶質珪素経路との間の経路幅が１μｍ以上５０μｍ以下にしているから、単一の結晶粒を成長源領域から素子形成領域まで確実に結晶成長させることできる。
【００６９】
一実施形態の発明の半導体薄膜の製造方法は、上記素子形成領域の面積が０．１ｍｍ2以下だから、素子形成領域での結晶成長を進行させることができる。
【００７０】
一実施形態の発明の半導体薄膜の製造方法は、上記成長源領域以外の領域表面上に形成するマスクが、酸化珪素膜、炭化珪素膜のうち少なくとも１種類からなり、５０ｎｍ以上の膜厚を有しているから、素子形成領域に悪影響を及ぼすことなく、エネルギー印加工程で触媒がマスクを通過するの防ぐことができる。
【００７１】
一実施形態の発明の半導体薄膜の製造方法は、上記触媒として、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１種類の元素を用いると、非晶質珪素の結晶化を効果的に助長できる。
【００７２】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域の表面に触媒を添加する場合、成長源領域における触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下にするから、成長源領域で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後の触媒除去に費やす時間を短くすることができる。
【００７３】
一実施形態の発明の半導体薄膜の製造方法は、成長源領域３内に触媒を注入する場合、成長源領域３における触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下にするから、成長源領域で結晶粒を確実に発生および成長させることができ、かつ、結晶化した珪素に残留する触媒を少なし、結晶粒成長後において触媒除去に要する時間を短縮できる。
【００７４】
一実施形態の発明の半導体薄膜の製造方法は、電気炉を用いて４００℃以上８００℃以下の加熱処理を施すから、結晶化速度を早めることができ、かつ、素子形成領域の電気特性が低下するのを防止できる。
【００７５】
本発明の半導体薄膜の製造方法は、屈曲部と成長源領域との間の非晶質珪素経路と一直線になるように、屈曲部に分岐領域を隣接させているので、成長源領域から素子形成領域へ向って成長する結晶粒が屈曲部で完全に単一に選択されて、成長源領域から素子形成領域まで結晶成長する結晶粒以外の不要な結晶粒が分岐領域へ向って直進し、素子形成領域を完全に一個の結晶粒のみで構成することができる。
【図面の簡単な説明】
【図１】 図１(ａ)〜(ｃ)は本発明の第１の実施の形態の半導体薄膜の製造方法の工程図である。
【図２】 図２は上記第１の実施の形態の半導体薄膜の模式的平面図である。
【図３】 図３(ａ)〜(ｃ)は本発明の第２の実施の形態の半導体薄膜の製造方法の工程図である。
【図４】 図４は上記第２の実施の形態の半導体薄膜の模式的平面図である。
【符号の説明】
１,３１ 石英基板
２,３２ 非晶質珪素膜
３,３３ 成長源領域
４,３４ 素子形成領域
５,３５ 非晶質珪素経路
６ 屈曲部
７,３７ 分岐領域
８,３８ マスク
１２,４２ パターニングされた非晶質珪素膜
３６ 第１屈曲部
４６ 第２屈曲部
Claims (14)
- 絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、
触媒を添加すべき成長源領域と、この成長源領域に対して隔離されて触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを、上記非晶質珪素膜をパターニングして形成する工程と、
上記成長源領域のみに、非晶質珪素の結晶化を助長する触媒を添加する工程と、
上記成長源領域にエネルギーを印加することにより、上記成長源領域で発生した結晶粒を、上記非晶質珪素経路を介して上記素子形成領域へ結晶成長させる工程とを備えることを特徴とする半導体薄膜の製造方法。 - 請求項１に記載の半導体薄膜の製造方法において、
上記成長源領域から上記素子形成領域まで結晶成長する必要な結晶粒以外の不要な結晶粒を、上記分岐領域へ向って直進させることを特徴とする半導体薄膜の製造方法。 - 請求項１または２に記載の半導体薄膜の製造方法において、
上記成長源領域から上記素子形成領域まで結晶成長する結晶粒は単一であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至３のいずれか１つに記載の半導体薄膜の製造方法において、
上記非晶質珪素経路が上記屈曲部を少なくとも１つ有するようにしたことを特徴とする半導体薄膜の製造方法。 - 請求項１乃至４のいずれか１つに記載の半導体薄膜の製造方法において、
上記成長源領域に最も近い上記屈曲部と、上記素子形成領域との間の上記非晶質珪素経路の経路幅が１μｍ以上５０μｍ以下であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至５のいずれか１つに記載の半導体薄膜の製造方法において、
上記素子形成領域の面積が０．１ｍｍ2以下であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至６のいずれか１つに記載の半導体薄膜の製造方法において、
上記成長源領域以外の領域表面上に膜厚５０ｎｍ以上のマスクを形成することを特徴とする半導体薄膜の製造方法。 - 請求項７に記載の半導体薄膜の製造方法において、
上記マスクは、窒化珪素膜、酸化珪素膜、炭化珪素膜のうちの少なくとも１種類からなることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至８のいずれか１つに記載の半導体薄膜の製造方法において、
上記触媒は、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅのうち少なくとも１種類の元素であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至９のいずれか１つに記載の半導体薄膜の製造方法において、
上記成長源領域の表面に上記触媒を添加する場合、上記成長源領域における上記触媒の表面濃度が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至９のいずれか１つに記載の半導体薄膜の製造方法において、
上記成長源領域内に上記触媒を注入する場合、上記成長源領域における上記触媒の濃度が２×１０16ａｔｏｍｓ／ｃｍ3以上２×１０21ａｔｏｍｓ／ｃｍ3以下であることを特徴とする半導体薄膜の製造方法。 - 請求項１乃至１１のいずれか１つに記載の半導体薄膜の製造方法において、
上記成長源領域にエネルギーを印加するために、電気炉を用いることを特徴とする半導体薄膜の製造方法。 - 請求項１２に記載の半導体薄膜の製造方法において、
上記電気炉の設定温度は４００℃以上８００℃以下の条件であることを特徴とする半導体薄膜の製造方法。 - 絶縁表面を有する基板上に、パターニングされた非晶質珪素膜を有する半導体薄膜において、
上記非晶質珪素膜は、触媒を添加すべき成長源領域と、この成長源領域に対して隔離された触媒が非添加の素子形成領域と、上記成長源領域と上記素子形成領域とを繋ぎ、屈曲部を有する非晶質珪素経路と、上記屈曲部と上記成長源領域との間の上記非晶質珪素経路と一直線に位置するように、上記屈曲部に隣接する非晶質珪素からなる分岐領域とを備えたことを特徴とする半導体薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175394A JP3843203B2 (ja) | 2000-06-12 | 2000-06-12 | 半導体薄膜の製造方法およびその半導体薄膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175394A JP3843203B2 (ja) | 2000-06-12 | 2000-06-12 | 半導体薄膜の製造方法およびその半導体薄膜 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358074A JP2001358074A (ja) | 2001-12-26 |
| JP3843203B2 true JP3843203B2 (ja) | 2006-11-08 |
Family
ID=18677283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000175394A Expired - Fee Related JP3843203B2 (ja) | 2000-06-12 | 2000-06-12 | 半導体薄膜の製造方法およびその半導体薄膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843203B2 (ja) |
-
2000
- 2000-06-12 JP JP2000175394A patent/JP3843203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358074A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| KR100390523B1 (ko) | 실리콘 박막 결정화 방법 | |
| US7390727B2 (en) | Polycrystalline silicon film containing Ni | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100783224B1 (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
| JP3843203B2 (ja) | 半導体薄膜の製造方法およびその半導体薄膜 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JPS59181064A (ja) | 半導体装置 | |
| KR100721957B1 (ko) | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 | |
| KR101040984B1 (ko) | 비정질 물질의 상변화 방법 | |
| KR100721956B1 (ko) | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| KR100699991B1 (ko) | 박막트랜지스터 제조 방법 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP3977063B2 (ja) | 半導体薄膜とその製造方法 | |
| JP2002124466A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0817741A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JPH07273027A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004119723A (ja) | 半導体薄膜の作製方法 | |
| JP2002313719A (ja) | 結晶性半導体薄膜およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |