KR100527149B1 - 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법 - Google Patents

유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100527149B1
KR100527149B1 KR10-2003-0066819A KR20030066819A KR100527149B1 KR 100527149 B1 KR100527149 B1 KR 100527149B1 KR 20030066819 A KR20030066819 A KR 20030066819A KR 100527149 B1 KR100527149 B1 KR 100527149B1
Authority
KR
South Korea
Prior art keywords
dielectric film
silicon
gas
semiconductor device
plasma
Prior art date
Application number
KR10-2003-0066819A
Other languages
English (en)
Other versions
KR20040048808A (ko
Inventor
마사시 고토
유키히코 나카타
카즈후미 아즈마
데쯔야 오까모토
Original Assignee
가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터 filed Critical 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터
Publication of KR20040048808A publication Critical patent/KR20040048808A/ko
Application granted granted Critical
Publication of KR100527149B1 publication Critical patent/KR100527149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Abstract

본 발명에 따른 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법은, 저온환경 하에서의 형성에 있어서도 품질이 개선된 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법을 제공하기 위한 것이다. 묽은 가스 희석 또는 전원 주파수를 올리는 등의 방법에 의해 고전자밀도의 플라즈마를 생성시키고, 고밀도의 산소원자 또는 질소원자를 생성시킴으로써 고품질의 유전체 막을 형성한다. 유전체 막은 기체(基??) 상의 최소한 일부에 형성된, 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘, 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘, 또는 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘 또는 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 갖춘 산질화 실리콘을 포함한다.

Description

유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법{Dielectric Film, Its Formation Method, Semiconductor Device Using the Dielectric Film and Its Production Method}
발명의 분야
본 발명은 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법에 관한 것이다.
발명의 배경
유전체 막으로서, 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 이루어지는 막이 있고, 이들은 예를 들어 반도체 장치의 게이트 절연층이나 렌즈의 코팅층에 이용된다. 또한, 이들 유전체 막은 예를 들어 플라즈마 산화법에 의해 형성된다(예를 들어, 특개평11-279773호 공보(제4∼7쪽, 도1) 및 특개2001-102581호 공보(제3∼5쪽, 도1) 참조).
상기 특개평11-279773호 공보 및 특개2001-102581호 공보에는, 유전체 막 형성의 고속화 및 상기 막의 저손상화를 위한 플라즈마의 고밀도화 및 저온화에 대해서 나타내고 있다. 그러나, 상기 특개평11-279773호 공보에 기재된 방법으로는, 저온환경 하에서의 유전체 막의 형성을 고속화할 수 있지만, 양호한 유전체 막을 형성할 수 없다. 또한 상기 특개2001-102581호 공보에 기재된 방법으로는, 유전체 막에 이것을 구성하는 원소와는 다른 원소가 함유되기 때문에, 결정구조상의 결함을 발생시켜, 양호한 유전체 막을 형성할 수 없다.
또한, 양호한 품질을 갖지 않는 유전체 막을 예를 들어 반도체 장치의 게이트 절연층이나 렌즈의 코팅층에 이용한 경우에는, 반도체 장치의 전기적 특성의 열화(예를 들어 동작속도나 신뢰성의 저하)나 렌즈의 광학적 특성의 저하(예를 들어 굴절률의 저하)를 발생시킨다. 이와 같이, 유전체 막의 품질이 반도체 장치의 전기적 특성이나 렌즈의 광학적 특성에 큰 영향을 미친다.
본 발명의 목적은, 품질이 개선된 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법을 제공하는데 있다.
본 발명의 상기의 목적 및 기타의 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다. 이하 본 발명의 내용을 하기에 상세히 설명한다.
본 발명에 따른 유전체 막은, 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성되어 있고, 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘, 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘, 또는 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘 또는 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 갖춘 산질화 실리콘을 포함한다.
상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 실리콘층 또는 실리콘 화합물층이 형성되고, 상기 유전체 막이 상기 실리콘층 또는 실리콘 화합물층 상의 최소한 일부에 형성되는 것으로 할 수 있다. 이에 의하면, 내열성이 낮은 유리 기판 또는 플라스틱 기판에 대해서 유전체 막을 형성할 수 있다.
상기 플라스틱 기판으로서, 폴리이미드 수지, 폴리에테르에테르케톤 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에틸렌나프탈레이트 수지 또는 폴리에스테르 수지로 이루어지는 것으로 할 수 있다.
본 발명에 따른 유전체 막의 형성방법은, 상기 유전체 막을 형성하기 위한 방법으로, 상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 표면에 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체가 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함한다.
바람직하게는, 상기 기체는 산소분자, 질소분자 또는 암모니아분자로 이루어진다.
바람직하게는, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상이다.
더 바람직하게는, 상기 묽은 가스원소는 아르곤, 크세논 또는 크립톤이다.
더 바람직하게는, 상기 기체는 산소분자이고, 상기 묽은 가스원소는 크세논이고, 상기 플라즈마로부터 생기는 빛의 에너지가 8.8eV 이하이다.
바람직하게는, 상기 플라즈마를 발생시키기 위한 전원 주파수가 2.45㎓ 이상이다.
바람직하게는, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있다.
본 발명에 따른 반도체 장치는, 상기 산화 실리콘을 포함하는 유전체 막을 갖고, 상기 유전체 막은 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성되어 있다. 또한, 본 발명에 따른 다른 반도체 장치는 상기 질화 실리콘을 포함하는 유전체 막을 갖고, 상기 유전체 막은 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성되어 있다. 또한, 본 발명에 따른 또 다른 반도체 장치는, 상기 산질화 실리콘을 포함하는 유전체 막을 갖고, 상기 유전체 막은 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성되어 있다.
바람직하게는, 상기 유전체 막은 게이트 절연층의 두께방향에 관하여 상기 게이트 절연층의 일부를 이룬다.
상기 유전체 막은 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성되어 있다.
상기 반도체 장치의 플라스틱 기판으로서, 상기한 수지를 이용할 수 있다.
본 발명에 따른, 상기한 반도체 장치를 제조하는 방법은, 상기 유리 기판 또는 플라스틱 기판의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함한다.
바람직하게는, 상기 기체는 산소분자, 질소분자 또는 암모니아분자로 이루어진다.
바람직하게는, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상이다. 더 바람직하게는, 상기 묽은 가스원소는 아르곤, 크세논 또는 크립톤이다. 또한, 더 바람직하게는, 상기 기체는 산소분자이고, 상기 묽은 가스원소는 크세논이고, 상기 플라즈마로부터 생기는 빛의 에너지가 8.8eV 이하이다.
바람직하게는, 상기 플라즈마를 발생시키기 위한 전원 주파수가 2.45㎓ 이상이다.
바람직하게는, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있다.
바람직하게는, 상기 유전체 막은 게이트 절연층의 두께방향에 관하여 상기 게이트 절연층의 일부를 이룬다.
본 발명에 의하면, 유전체 막은 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘을 포함하고, 이 조성비는 산화 실리콘(SiO2)의 실리콘과 산소와의 이상적인 조성비 즉 화학양론적 조성비 1 : 2와 거의 같다. 또한, 다른 유전체 막은 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 포함하고, 이 조성비는 질화 실리콘(Si3N4)의 실리콘과 질소와의 이상적인 조성비 3 : 4와 거의 같다. 또 다른 유전체 막은 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘 또는 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 갖춘 산질화 실리콘을 포함하고, 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4 )의 조성비는 이상적인 조성비와 거의 같다.
따라서, 본 발명에 따른 유전체 막은 결정구조상의 결함이 극히 적은 양호한 품질을 갖고, 이것을 이용한 반도체 장치의 전기적 특성이나 렌즈의 광학적 특성의 향상에 기여한다.
상기 플라스틱 기판으로서, 상기한 수지로 이루어지는 것으로 할 수 있기 때문에, 가요성을 갖는 기판에 대해서 유전체 막을 형성할 수 있다.
본 발명에 따른 유전체 막의 형성방법에 의하면, 상기 실리콘층의 표면은, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체가 존재하는 환경 하에서 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마에 노출된다. 플라즈마 중에는, 2×1013개㎝-3 이상의 원자밀도를 갖는 상기 기체원소의 원자상 기체(예를 들어 이온과 같은 전리상태의 기체)가 발생하고, 실리콘과 상기 기체원소와의 결합이 촉진되어, 실리콘과 유전체 막을 구성하는 최소한 하나의 원소와의 이상적인 조성비 즉 화학양론적 조성비와 거의 같은 조성비를 갖는, 실리콘의 예를 들어 산화막 또는 질화막을 포함하는 유전체 막을 형성할 수 있다.
이와 같이 하여 얻어진 유전체 막은 결정구조상의 결합이 극히 적고, 높은 품질을 갖는다. 따라서, 전기적 특성이 좋은 반도체 장치나 광학적 특성이 좋은 렌즈를 실현할 수 있다.
또한, 플라즈마는 그 플라즈마 내의 온도가 그 플라즈마의 전자밀도의 증가와 함께 저하하는 성질을 갖고, 상기 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 내에 있어서는 그 온도는 400℃ 이하이다. 전자밀도의 증가에 의해 더 200℃ 이하로 할 수 있다. 따라서, 내열성이 낮은 유리 기판이나 플라스틱 기판에 대해서 유전체 막을 형성할 수 있다.
상기 기체를 산소분자, 질소분자 또는 암모니아분자로 이루어지는 것으로 함으로써, 이상적인 조성비와 거의 같은 조성비를 갖는 산화 실리콘이나 질화 실리콘 또는 이와 같은 조성비를 갖는 산화 실리콘 또는 질화 실리콘을 갖춘 산질화 실리콘을 포함하는 유전체 막을 형성할 수 있다.
게다가, 상기 기체를 묽은 가스원소로 이루어지는 기체를 포함하는 것으로 하고, 상기 묽은 가스원소로 이루어지는 기체의 분압을 전체 압력의 90% 이상으로 함으로써, 실리콘과 유전체 막을 구성하는 최소한 하나의 원소와의 결합이 보다 한층 촉진되어, 이상적인 조성비에 의해 한층 가까운 조성비를 갖는 산화 실리콘이나 질화 실리콘 또는 이와 같은 조성비를 갖는 산화 실리콘 또는 질화 실리콘을 갖춘 산질화 실리콘을 포함하는 유전체 막을 형성할 수 있다.
상기 묽은 가스원소를 아르곤, 크세논 또는 크립톤으로 함으로써, 실리콘과 유전체 막을 구성하는 최소한 하나의 원소와의 결합이 보다 한층 촉진된다.
상기 기체를 산소분자로 하고, 상기 묽은 가스원소를 크세논으로 하고, 상기 플라즈마로부터 생기는 빛의 에너지를 8.8eV 이하로 하면, 상기 결합에 의해 생긴 SiO2 내에 상기 에너지에 의한 전자 여기에 의해 생기는 정공(正孔)의 발생이 방지된다. SiO2의 충만대와 전도대와의 사이의 밴드 갭 에너지는 8.8eV이기 때문에, 8.8eV 이상의 에너지를 갖는 빛이 SiO2에 입사하면, 충만대 내의 전자가 전도대로 여기되고, 충만대에 정공을 발생시킨다. 이와 같은 정공은, 유전체 막을 예를 들어 반도체 장치의 게이트 절연막으로서 이용한 경우, 결정구조상의 결함에 포획(trap)되어, 반도체 장치의 전기적 특성을 변화시킨다.
상기 플라즈마를 발생시키기 위한 전원 주파수를 2.45㎓ 이상으로 함으로써, 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마를 효율 좋게 생성시킬 수 있다.
상기 유리 기판 또는 플라스틱 기판을 90℃ 이상 400℃ 이하로 가열함으로써, 내열성이 작은 유리 기판이나 플라스틱 기판을 이용할 수 있다.
본 발명에 따른 반도체 장치에 의하면, 반도체 장치는 실리콘층 상에 형성된, 이상적인 조성비와 거의 같은 산화 실리콘(SiO2)을 포함하는 유전체 막을 갖는다. 또한, 다른 반도체 장치는 실리콘층 상에 형성된 이상적인 조성비와 거의 같은 질화 실리콘(Si3N4)을 포함하는 유전체 막을 갖는다. 또한, 또 다른 반도체 장치는 실리콘층 상에 형성된 이상적인 조성비와 거의 같은 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)을 갖춘 산질화 실리콘을 포함하는 유전체 막을 갖는다.
이에 의해, 결정구조상의 결함이 극히 적은 산화 실리콘, 질화 실리콘 또는 산질화 실리콘을 포함하는 유전체 막을 갖는 반도체 장치로 할 수 있고, 반도체 장치의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
상기 유전체 막을, 게이트 절연층의 두께방향에 관하여 상기 게이트 절연층의 일부를 이루게 함으로써, 상기 게이트 절연층과 상기 실리콘층과의 사이의 계면특성이 향상하고, 게이트 절연층으로서의 기능을 향상할 수 있다.
상기 유전체 막을, 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성하면, 내열성이 낮은 유리 기판 또는 플라스틱 기판에 대해서 유전체 막을 형성할 수 있다.
상기 반도체 장치의 플라스틱 기판으로서, 상기한 수지를 이용함으로써 가요성을 갖는 기판에 대해서 유전체 막을 형성할 수 있다.
본 발명에 따른 반도체 장치를 제조하는 방법에 의하면, 상기 실리콘층의 표면은 상기한 바와 같이, 상기 플라즈마에 노출되어, 이상적인 조성비와 거의 같은 조성비를 갖는, 실리콘의 예를 들어 산화물, 질화물 또는 산질화물을 포함하는 유전체 막을 갖는 반도체 장치를 형성할 수 있다.
이와 같이 결정구조상의 결함이 극히 적은, 이상적인 조성비에 극히 가까운 또는 동일한 조성비를 갖는, 실리콘의 예를 들어 산화물 또는 질화물을 포함하는 유전체 막으로 할 수 있기 때문에, 유전체 막의 품질을 향상시킬 수 있다. 따라서, 반도체 장치의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
상기 기체를 산소분자, 질소분자 또는 암모니아분자로 이루어지는 것으로 함으로써, 상기한 것과 같은 산화 실리콘이나 질화 실리콘 또는 산화 실리콘 또는 질화 실리콘을 갖춘 산질화 실리콘을 포함하는 유전체 막을 갖는 반도체 장치를 형성할 수 있다.
게다가, 상기 기체를 묽은 가스원소로 이루어지는 기체를 포함하는 것으로 하고, 상기 묽은 가스원소로 이루어지는 기체의 분압을 전체 압력의 90% 이상으로 한다. 또는, 상기 묽은 가스원소를 아르곤, 크세논 또는 크립톤으로 한다. 또한, 상기 기체를 산소분자로 하고, 상기 묽은 가스원소를 크세논으로 하고, 상기 플라즈마로부터 생기는 빛의 에너지를 8.8eV 이하로 한다. 이에 의해, 보다 전자나 정공의 포획에 의한 특성변화가 없는 유전체 막을 갖는 반도체 장치를 형성할 수 있다.
상기 플라즈마를 발생시키기 위한 전원 주파수를 2.45㎓ 이상으로 함으로써, 상기 플라즈마를 싸고 효율 좋게 발생시킬 수 있다.
상기 유리 기판 또는 플라스틱 기판을 90℃ 이상 400℃ 이하로 가열함으로써, 상기와 같은 내열성이 작은 기판을 이용할 수 있다.
상기 유전체 막을, 게이트 절연층의 두께방향에 관하여 상기 게이트 절연층의 일부를 이루게 함으로써, 상기한 것과 같이 게이트 절연층으로서의 기능을 향상할 수 있다.
발명의 최적의 실시형태
본 발명의 실시예를 상세하게 설명하기 전에 개요에 대해서 서술한다.
본 발명에 따른, 실리콘층에 유전체 막을 형성하는 방법에 있어서는, 산소 또는 질소로 이루어지는 기체를 여기하여 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마를 생성시킨다. 이에 의해, 산소 또는 질소의 원자밀도가 2×1013개㎝-3 이상의 원자상 기체(예를 들어 이온과 같은 전리상태의 기체)가 발생한다. 이와 같은 플라즈마 환경 하에서, 산화 실리콘 또는 질화 실리콘으로 이루어지는 유전체 예를 들어 유전체 막이 형성된다. 이에 의해, 400℃ 이하, 더 한층 200℃ 이하에 있어서도 양호한 품질을 갖는 유전체 막을 고속으로 형성할 수 있다.
상기 기체 대신에, 묽은 가스원소를 포함하는 기체를 여기하여 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마를 발생시키고, 이 플라즈마 중에 산소 또는 질소로 이루어지는 기체를 도입함으로써, 산소 또는 질소의 원자밀도가 2×1013개㎝-3 이상의 원자상 기체(예를 들어 이온과 같은 전리상태의 기체)를 발생시키는 것이어도 좋다. 이 경우에도, 400℃ 이하, 더 한층 200℃ 이하에서도 양호한 품질을 갖는 유전체 막을 고속으로 형성할 수 있다.
이와 같이, 플라즈마를 생성시키기 위한 기체로서 묽은 가스원소로 이루어지는 기체를 이용하고, 여기에 산소 또는 질소를 혼합함으로써 플라즈마의 전자밀도가 증가하고, 기체를 구성하는 분자의 분해효율이 증가한다. 특히 묽은 가스의 혼합비를 90% 이상으로 하면 상기 전자밀도가 급격하게 증가하여, 보다 한층 효과적이다.
플라즈마를 발생시키기 위한 전원 주파수를 증가시키면 전원 전력이 동일해도 플라즈마의 전자밀도가 증가하고, 기체를 구성하는 분자의 분해효율이 증가한다.
유전체 막의 형성에 있어서, 기판을 90℃ 이상의 온도로 가열한 상태로 형성된 유전체 막 내의 구성원소의 조성비를 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, 이하 「XPS」라 한다)에 의해 구하면, 산화 실리콘에 있어서의 실리콘과 산소와의 조성비가 1 : 1.94보다 우수하고, 또한, 질화 실리콘에 있어서의 실리콘과 질소와의 조성비가 3 : 3.84보다 우수한 분석 결과가 얻어졌다. 이들을 이용한 전자 디바이스 예를 들어 박막 트랜지스터와 같은 반도체 장치는 종래의 반도체 장치보다도 계면준위나 리크전류 등에 대해서의 전기적 특성이 향상하고, 또한 전기적 특성이 경시적으로 변화하는 일이 없기 때문에 신뢰성도 향상한다.
실시예 1
유전체 예를 들어 유전체 막의 형성을 위한 플라즈마 처리장치, 예를 들어 도1에 나타낸 바와 같은 플라즈마 처리장치(10)를 이용할 수 있다. 도시한 장치(10)는, 플라즈마 발생을 위해 마이크로파 발생용 전원장치(12)와, 마이크로파의 주파수와 전력을 조정하는 튜너(14)를 갖춘다. 즉, 전원장치(12)의 출력단에는 도파관(16)의 한쪽끝이 접속되고, 이 도파관(16)의 중간부에는 튜너(14)가 접속되어 있다. 도파관(16)의 다른쪽 끝에는 동축 케이블(18)의 한쪽 끝이 접속되고, 이 동축 케이블(18)의 다른쪽 끝에는 반응실(22) 내에 마이크로파 전력을 균일하게 출력하기 위한 래디얼 슬롯 안테나(20)가 접속되어 있다. 래디얼 슬롯 안테나(20)는 동축 케이블(18)의 접속부를 중심축으로 하여 다수의 슬릿을 갖고, 피처리기판(24)의 크기와 거의 같던가, 피처리기판(24) 이상의 크기를 갖는다.
다른 한편, 래디얼 슬롯 안테나(20)의 마주보는 면에는, 상기 마이크로파를 투과하는 재료의 예를 들어 석영창(26)이 설치된다. 이 석영창(26)은 반응실(22)을 형성하기 위한 예를 들어 기밀용기(21)의 윗덮개에 기밀하게 부착되어 있다. 기밀용기(21)의 측벽면에는 반응 기체를 도입하기 위한 가스 도입관(23)이 피처리기판(24) 보다 위쪽 위치에 설치되고, 처리 완료된 배기가스를 배기하기 위한 배기관(27)이 피처리기판(24)보다 아래쪽에 설치되어 있다.
가스 도입관(23)은 반응가스 봄베(도시하지 않음)에 배관에 의해 접속되어 있다.
배기관(27)은 배기펌프(도시하지 않음)에 배관에 의해 접속되어 있다. 이 배기펌프에 의한 배기량을 제어함으로써 반응실(22) 내의 압력을 묽은 압력값으로 조정할 수 있도록 구성되어 있다. 게다가, 기밀용기(21)의 측벽면에는 반응실(22) 내에 발생하는 플라즈마의 전자밀도나 발광 분석하기 위한 프로브를 기밀하게 삽입 가능한 포트(32)가 설치되어 있다.
게다가, 기밀용기(21)의 측벽면에는, 피처리기판(24)을 반입·반출할 때에 개폐하는 게이트 밸브(도시하지 않음)가 설치되어 있다. 반응실(22)의 저부에는 반입된 피처리기판(24)을 놓기 위한 지지판(28)이 설치되고, 이 지지판(28)은 중심축에 상당하는 뒷면에 지지축이 설치되고, 이 지지축은 구동장치(30)에 접속되어 있다.
구동장치(30)는 지지판(28)을 상하 이동시키는 기능이 갖추어져 있다. 상하이동은 피처리기판(24)의 수도(受渡) 시 및 플라즈마 산화처리 시, 석영창(26)과 피처리기판(24)과의 사이의 거리를 설정할 때에 상하 이동된다. 이와 같이 하여 표면파 플라즈마형 플라즈마 발생장치(10)가 구성되어 있다.
피처리기판(24)은 표면에 실리콘층(25)이 형성된 피처리체이다. 피처리기판(24)은 예를 들어 유리 기판이나 플라스틱 기판이다.
튜너(14)로 주파수 및 전력이 조정된 마이크로파가, 도파관(16) 내의 동축 케이블(18)을 지나, 264mm의 외경을 갖는 래디얼 라인 슬롯 안테나(이하 「RLSA」라 한다)(20)에 공급된다. 래디얼 라인 슬롯 안테나(20)에 공급된 마이크로파는 석영창(26)을 사이에 두고 반응실(22) 내에 전파되고, 가스 도입관(23)에서 공급된 처리가스를 여기한다. 그 결과, 소정의 진공도 상태에 있는 반응실(22) 내에 플라즈마가 발생한다. 이 플라즈마는 표면파 플라즈마라 불리는 고전자밀도의 상태로 되어 있는 것을 확인하였다. 최소한 일부에 실리콘층이 형성된 기판(24)이 장치(10)의 석영창(26)으로부터 예를 들어 54mm의 거리를 두고 상기 실리콘층을 석영창(26)과 마주보게 하고, 반응실(22) 내의 지지판(28)에 배치되어 있다.
창 형상의 분석용 포트(32)는 기판(24)과 석영창(26)과의 사이의 간격과 같이, 석영창(26)으로부터 54mm의 거리만큼 떨어져 설치되어 있고, 포트(32)는 랑그뮈어(Langmuir) 프로브에 의한 전자밀도 측정 및 발광 분석에 이용된다. 이에 의해, 기판(24) 상에 상당하는 전자밀도 측정 및 발광 분석 결과를 얻을 수 있다.
상기 산화 실리콘으로 이루어지는 막인 산화 실리콘막의 막 두께는 기판(24)을 진공 상태를 유지한 채 측정용기로 이동하여, 인사이츄 에립소미터로 측정한다.
실시예 1에 있어서는, 기판(24)으로서, P형(100)의 Si 단결정 웨이퍼 기판을 이용하였다. 우선, 반응실(22) 내의 진공배기 처리 후, 반응실(22) 내에 산소 및 크립톤(이하 「Kr」이라 한다)의 기체분자를 반응실(22) 내의 기체 압력이 100Pa가 될 때까지 도입하고, 기판(24)을 300℃의 온도로 가열한 상태로 2.45㎓의 주파수에서 1000W의 전력을 갖는 마이크로파를 반응실(22) 내에 공급함으로써, 기판(24)에 형성된 실리콘층(25)에 산화 처리를 실시하였다. 이 산화 처리는 반응실(22) 내에 발생한 전자밀도가 높은 예를 들어 3×1011개㎝-3 이상의 표면파 플라즈마에 의해 실리콘층(25)이 산화되었다. 상기 실리콘층(25)에 실시한 산화 처리 시간은 4분이다. 이 실리콘층(25)의 산화 처리에 의해 실리콘층(25)의 표면에 형성된 실리콘 산화막의 두께를 측정하였다.
게다가, Kr과 산소(O2)와의 혼합기체로 이루어지는 전자밀도가 예를 들어 3×1011개㎝-3 이상의 표면파 플라즈마 중에서 실리콘층(25)의 산화 처리를 행하고, 실리콘층(25)의 표면에 형성된 산화 실리콘막의 두께를 측정하였다. Kr과 산소와의 기체혼합비를 다양하게 변경했을 때의 실리콘층(25)의 표면에 형성된 산화 실리콘막의 두께를 그래프로 도2에 나타내었다. 도2에 나타낸 바와 같이, Kr과 산소화의 혼합기체에 있어서의 Kr 기체의 분압이 약 90% 이상인 표면파 플라즈마 중에서 형성된 산화 실리콘막이 가장 두꺼운 것을 알 수 있다.
이어서, 마이크로파에 대해서의 주파수 및 전력을 상기한 것과 같은 조건으로 설정하고, 산소 기체의 압력이 100%인 환경(즉 산소만의 환경), 및 기체 분압에 관하여 Kr/O2가 97%/3%인 환경으로 이루어지는, 다른 2개의 환경 하에서 각각 발생시킨 플라즈마 내에서, 상기 기판(24)의 표면에 형성된 Si층(25)을 90℃에서 350℃ 범위의 각종 온도로 가열한 상태로 실리콘층(25)을 산화시켜 형성한 4nm의 두께를 갖는 산화 실리콘막의 실리콘과 산소와의 조성비를 측정하였다.
실리콘과 산소와의 조성비의 측정에 이용한 분석 방법은, X선 광전자 분광법(X-ray Photoelectron Spectroscopy, 이하 「XPS」라 한다)이다. 분석 결과를 그래프로 도3에 나타내었다.
상기 Kr/O2가 97%/3%인 표면파 플라즈마 중에서 산화하여 실리콘층(25)의 표면에 형성된 산화 실리콘에 대해서는, 이산화 실리콘(SiO2)에 있어서의 실리콘과 산소와의 화학양론적 조성비가 1:2인 바, 실제로 형성된 산화 실리콘 SiOx에 있어서의 X의 값은, 기판(24)의 가열 온도가 약 350℃일 때 약 1.98이고, 이 값은 화학양론적 조성비와 매우 가깝다. 즉, 이 값은 SiO2로서 결정구조상의 결함이 매우 적은 산화 실리콘막이 얻어진 것을 나타낸다. 또한 기판(24)의 가열온도가 약 90℃일 때에도, X의 값이 약 1.94이고, 이 값도 또한 화학양론적 조성비에 가깝고, 이 때의 산화 실리콘막의 조성이 양호한 것을 나타내고 있다.
상기 산소만의 표면파 플라즈마 중에서 산화하여 실리콘층(25)의 표면에 형성된 산화 실리콘에 대해서도, 기판(24)의 가열온도가 약 90℃∼약 350℃에 있어서, 상기 X의 값이 약 1.91∼약 1.94였다. 도3에 나타낸 바와 같이 Kr/O2가 97%/3%인 표면파 플라즈마 중에서 산화 처리한 경우는, O2가 100%인 표면파 플라즈마 중에서 산화 처리한 경우보다 X의 값이 2.00에 가깝고 SiO2로서 막의 조성이 양호한 산화 실리콘막이 얻어진다.
이 원인을 해석하기 위해, 액티노메트리법으로 알려져 있는 방법으로 산소의 원자밀도(단위는 임의단위 a.u.(arbitrary unit)이다)를 측정하였다. Ar 기체를 분압으로서 1%가 되는 양만 상기 기체에 더하고, 산소원자의 926nm의 발광과 Ar의 750nm의 발광과의 두 빛의 강도비로부터, 산소원자의 상대밀도를 구하였다. 이 결과를 그래프로 도4에 나타내었다. 도4에서 알 수 있듯이, Kr과 O2와의 혼합기체에 있어서의 Kr의 분압이 90% 이상에서 산소원자가 급격하게 증가하고, 산화 실리콘막의 막 두께 변화의 경향(도2 참조)과 일치하고 있다. 또한, Kr/O2가 90%/10%인 경우에 대해서, 출현질량 분석법에 의해 산소원자밀도를 측정하였다. 이 방법에 의하면, 측정에 시간을 요하지만, 원자에 대해서 상기한 상대원자밀도가 아니고, 절대원자밀도를 측정할 수 있다. 상기 산소원자의 절대원자밀도를 측정한 결과, 2×1013개㎝-3의 값이 얻어졌다.
이와 같은 경향의 일치에 관하여, 산소원자밀도에 대해서 수치 해석한 결과를 그래프로 도5에 나타내었다. 산소기체분자와 전자와의 충돌에 의한 산소원자의 생성(생성반응 1, □으로 나타냄)은 O2 분압의 감소와 함께, 직선적으로 감소한다. 또한, 산소기체분자와 Kr기체분자와의 충돌에 의한 산소원자의 생성(생성반응 2, ■으로 나타냄)은 Kr/O2가 50%/50%일 때 가장 많고, Kr의 증가와 함께 감소한다. 생성반응 1 및 2는 하기의 식으로 나타내어진다.
생성반응 1: O2+e → 2O
생성반응 2: O2+Kr* → 2O+Kr
이들 생성반응에 관한 분석을 위해, 플라즈마의 전자밀도를 랑그뮈어 프로브로 측정하였다. 이 결과를 그래프로 도6에 나타내었다. 도6에서 알 수 있듯이, Kr과 O2와의 혼합기체에 있어서의 Kr 분압이 90% 이상이 되면 플라즈마의 전자밀도가 급격하게 증가한다. 또한, 플라즈마의 전자밀도가 3×1011개㎝-3 이상일 때의 산소원자밀도를 측정한 결과, 산소원자밀도는 2×1013개㎝-3 이상이었다. 또한, Kr만의 기체환경 하에서의 플라즈마의 전자밀도는 높고, 이 플라즈마 내에 산소 기체를 조금씩 도입하면, 산소원자가 발생하여, 플라즈마의 전자밀도가 저하하는 것이 발견되었다.
도6에 나타낸 플라즈마의 전자밀도의 측정결과 값과 도5에 나타낸 수치 해석에 의한 계산값에서, 도7에 나타낸 그래프가 얻어졌다. 플라즈마의 전자밀도의 증가가 산소원자밀도의 증가에 매우 영향을 주고 있는 것을 알 수 있다. 산화반응의 이론에 의하면, 산소원자가 산화에 의해 생성된 산화 실리콘막 중을 확산하는, 소위 확산율속의 상태에서는 산화 실리콘막의 두께는 도8에 나타낸 바와 같이, 산소원자수의 제곱근으로 나타내어진다. 도8에 나타낸 바와 같이, 수치해석 값이 산화 실리콘막의 두께의 측정값과 잘 일치하는 것을 알 수 있다.
이와 같이, 3×1011개㎝-3의 전자밀도를 갖는 플라즈마 내에 있어서는, 산소원자밀도가 2×1013개㎝-3 이상이 되는 것이 발견되었다.
실리콘에 대해서의 플라즈마 산화막의 특성을 해석하기 위해, 플라즈마 산화막의 적외선 흡수 스펙트럼을 측정하였다. 도11에 크립톤의, 크립톤·산소의 혼합기체에 대한 비(γ)(즉, γ=Kr/(Kr+O2)이다)에 대해서, γ=0(%)에 있어서의 플라즈마 산화막의 적외선 흡수 스펙트럼을 각 기판온도에서 측정한 결과를 나타내었다. 동일하게 도12에, γ=97(%)에 있어서의 각 기판온도에서 작성한 플라즈마 산화막의 적외선 흡수 스펙트럼의 결과를 나타내었다. 측정에 이용한 시료인 플라즈마 산화막의 두께는 5∼8nm이다. 도11에 나타낸 바와 같이, γ=0(%)인 O2 플라즈마를 이용한 때는, 얻어진 산화 실리콘막에 대해서의 TO 포논(phonon)·모드의 피크 파수(波數)는 기판온도를 350℃, 300℃, 200℃로 저하시켜 가면, 각각 1069㎝-1, 1066㎝-1, 1064㎝-1로 저하해 간다. 도12에 나타낸 바와 같이, γ=97(%)인 Kr/O2 플라즈마를 이용한 때는, 얻어진 산화 실리콘막에 대해서의 TO 포논·모드의 피크 파수는 거의 일정한 값(도시한 예에서는 1070㎝-1)이고, 최소한 도시한 온도범위에서는 기판온도에 의존하지 않는다. TO 포논·모드의 피크 파수는 도12에 나타낸 바와 같이, 950℃에 있어서의 열산화 실리콘막의 피크 파수와 거의 동일하다. 이것은 Kr/O2 플라즈마를 이용하면, 저온에서도 양호한 산화막이 얻어지는 것을 나타내고 있다.
실시예 2
도1에 나타낸 플라즈마 처리장치(10)를 사용하여 플라즈마 산화법에 의해, 기체의 분압에 대해서 Kr/O2가 97%/3%인 표면파 플라즈마 중에서 기판(24)의 표면에 설치되어 있는 실리콘층(25)을 산화하여 실리콘층(25)의 표면에, 4nm 두께의 산화 실리콘막(41)을 형성한 후, 이 산화 실리콘막(41) 상에 50nm의 산화 실리콘막(SiO2)(42)을 테트라에틸오르토실리케이트(tetra ethyl ortho silicate, 이하 「TEOS」라 한다)와 O2와의 혼합기체에서, 주파수대로서 VHF대역을 이용하는 화학 기상 성장장치(VHF-CVD 장치)를 이용하여, 플라즈마 여기 화학 기상 성장(PECVD)법에 의해 형성하였다. 이 산화 실리콘막(42)에 알루미늄 전극을 형성하여 커패시터(capacitor)를 제작하고, 용량전압특성(C-V 특성)에서 계면준위밀도를 측정하였다.
그 측정결과를 도9에 그래프로 나타내었다. 계면준위밀도는 4×1010㎝-2eV-1이었다. 이 값은 CVD법으로 직접 산화 실리콘막(42)을 형성한 경우에 있어서의 값 1.4×1011㎝-2eV-1보다 작다. 계면특성이 개선되었다. 이어서, 150℃의 환경 온도 하에서 커패시터에 정(正) 및 부(負)의 3MV/㎝의 직류전압을 30분간 인가함으로써 신뢰성 시험을 행하였다. 특히 부의 전위를 인가했을 때, 플랫 밴드 전압이 변화하였다. 상기 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마에 의해 형성된 4nm의 산화 실리콘막(41)을 갖는 경우의 플랫 밴드 전압의 변화는 -1.8V에서 -1.4V이고, 이 변화량은 상기 플라즈마에 의한 산화 실리콘막(41)을 갖지 않는 경우의 플랫 밴드 전압의 -2.5V에서 -1.4V의 변화량에 비해 작아, 신뢰성이 개선되었다.
실시예 3
상기한 묽은 가스를 이용하지 않고 산소만의 플라즈마 중에서 실리콘을 산화시켜, 산화 실리콘막을 형성하였다.
실시예 1과 같이, 도1에 나타낸 플라즈마 처리장치(10)를 사용하고, 반응실(22) 내의 진공 배기 처리 후, 반응실(22) 내에 산소의 기체분자를 반응실(22) 내의 기체 압력이 예를 들어 40Pa가 될 때까지 도입하고, 기판(24)을 300℃의 온도로 가열한 상태로 2.45㎓의 주파수에서 3000W의 전력을 갖는 마이크로파를 반응실(22) 내에 공급함으로써, 3×1011개㎝-3의 전자밀도를 갖는 플라즈마를 생성시키고, 기판(24)의 표면에 형성되어 있는 실리콘층(25)에 산화 처리를 실시하였다. 상기 실리콘의 산화 처리 시간은 4분이었다.
이 실리콘의 산화 처리에 의해 실리콘에 형성된 산화 실리콘막의 조성을 측정하였다. 실리콘과 산소와의 조성비는 1 : 1.94였다. 이 산화 실리콘막은 막 조성이 우수한 유전체이다.
실시예 4
묽은 가스를 이용하지 않고 전원 주파수를 상승시켜 플라즈마의 전자밀도를 증가시켰다. 실시예 1과 같이, 도1에 나타낸 플라즈마 처리장치(10)를 사용하고, 반응실(22) 내의 진공 배기 후, 반응실(22) 내에 산소가스를 반응실(22) 내의 기체 압력이 예를 들어 40Pa가 될 때까지 도입하고, 기판을 300℃의 온도로 가열한 상태로 전원 주파수를 2.45㎓에서 10㎓의 주파수로 상승시켜 1000W의 전력을 갖는 마이크로파를 반응실(22) 내에 공급함으로써, 3×1011개㎝-3의 전자밀도를 갖는 플라즈마를 생성시키고, 기판(24)의 표면에 형성되어 있는 실리콘층(25)에 산화 처리를 행하였다. 상기 실리콘의 산화 처리 시간은 4분이었다.
이 실리콘의 산화 처리에 의해 형성된 산화 실리콘막의 실리콘과 산소와의 조성비는 1 : 1.94였다.
실시예 5
질화 실리콘막을 형성하는 경우의 실시예이다. 도1에 나타낸 플라즈마 처리장치(10)를 사용하고, 2.45㎓의 전원 주파수를 이용하고, 혼합기체로서 Ar의 혼합비율을 Ar/(Ar+N2)=95%, 기체 압력을 80Pa로 하고, 반응실(22)로의 마이크로파 공급전력으로서 1000W의 전력을 공급하여 표면파 플라즈마를 발생시켜 플라즈마 처리함으로써 실리콘층(25)의 표면에 질화 실리콘막을 형성하였다. 이 실리콘의 질화 처리에 의해 질화 실리콘막의 실리콘과 질소와의 조성비는 3 : 3.84였다.
실시예 6
산화 실리콘막에 대해서, 산화온도와 리크전류밀도와의 관계를 조사하였다. 도13은, 순수산소 플라즈마에 의한 산화 실리콘막 및 Kr 혼합산소(Kr=97%) 플라즈마에 의한 산화 실리콘막에 대해서의, 산화온도와 리크전류밀도(2MV/㎝ 인가시의 전류밀도)와의 관계를 나타내는 그래프이다. 산화 실리콘막의 두께는 4nm이다. Kr 혼합산소 플라즈마에 의한 산화 실리콘막에서는, 산화온도가 350℃에서 200℃로 저하했을 때, 리크전류밀도는 1.5×10-9A/㎠ 이하로 작고, 또한 거의 변화하지 않았다. 한편, 순수산소 플라즈마에 의한 산화 실리콘막에서는, 리크전류밀도는 온도가 낮아짐에 따라 증가하였다. 상기 실시예에서는, 표면파 플라즈마 상태로 서술하였지만, 이에 한정되는 것은 아니다.
적층하는 막에 각종 조합이 가능하다. 실시예 2의 경우는, 실리콘 표면을 산소 플라즈마에서 산화 후, PECVD법으로 산화 실리콘막을 성막하고 있다. 이 외, 실리콘 표면을 질소(N2) 플라즈마로 질화 후, PECVD법으로 질화 실리콘막을 성막하는 것도 가능하다.
상기 유전체 막 대신에, 실리콘의 산화물과 질화물을 갖춘 산질화 실리콘막을 포함하는 유전체 막으로 해도, 이상적인 조성비를 갖는 산화 실리콘 또는 질화 실리콘을 갖춘 실리콘 산질화막을 포함하는 유전체 막으로 할 수 있다. 즉, 실시예 1의 방법에 의해 플라즈마 산화를 행하여 SiO2층을 형성하고, 이 SiO2층에 대해 실시예 5의 방법에 의해 플라즈마 질화를 행하여 Si3N4를 형성한 유전체를 얻을 수 있다. 이 형성 순서는 반대로 해도 좋다.
상기 기판은 유리 기판 또는 플라스틱 기판이다. 또는, 상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 실리콘층 또는 실리콘 화합물층이 형성되고, 상기 유전체 막은 상기 실리콘층 또는 실리콘 화합물층 상의 최소한 일부에 형성되는 것이어도 좋다.
상기 플라스틱 기판으로서, 폴리이미드(Polyimide) 수지(최고온도 275℃), 폴리에테르에테르케톤(Polyetheretherketone) 수지(이하 「PEEK」라 한다. 최고온도 250℃), 폴리에테르술폰(Polyethersulphone) 수지(이하 「PES」라 한다. 최고온도 230℃), 폴리에테르이미드(Polyetherimide) 수지(이하 「PEI」라 한다. 최고온도 200℃), 폴리에틸렌나프탈레이트(Polyethylenenaphthalate) 수지(이하 「PEN」이라 한다. 최고온도 150℃), 또는 폴리에틸렌텔레프탈레이트(Polyethylenetelephthalate) 수지(이하 「PET」라 한다)와 같은 폴리에스테르(Polyester) 수지(최고온도 120℃)로 이루어지는 것을 이용할 수 있다.
상기 유리 기판을 이용한 경우에는, 제조공정에 있어서의 환경온도 및 상기 유리 기판에 가해지는 온도로서, 일반적으로 약 600℃의 최고온도를 채용할 수 있다. 또한, 상기 플라스틱 기판을 이용한 경우에는, 제조공정에 있어서의 환경온도 및 상기 플라스틱 기판에 가해지는 온도로서, 상기한 각 수지에 대해서 각각의 상기 최고온도를 채용할 수 있다.
상기한 실시예에 있어서, 예를 들어 상기 실리콘의 전부를, 투명성을 갖는 막인 산화 실리콘막으로 바꿈으로써, 렌즈의 코팅층에 이용할 수 있다. 상기 산화 실리콘막에 대해서, 상기한 바와 같이 실리콘과 산소와의 조성비는 이상적인 조성비이기 때문에, 렌즈의 코팅층에 있어서의 광학적 특성, 예를 들어 굴절률이 우수한 것이 된다.
실시예 7
Kr/O2가 97%/3%인 플라즈마 중에서 기판(24)의 표면에 설치되어 있는 실리콘층(25)을 플라즈마 산화하여 형성된 산화 실리콘막에 플라즈마 질화를 행하여 산질화 실리콘막 즉 상기한 유전체 막을 반도체 소자의 절연층 예를 들어 박막 트랜지스터(이하 「TFT」라 한다)의 게이트 절연층으로 함으로써, 반도체 장치에 있어서의 리크전류 및 계면준위가 개선되고, 반도체 장치의 전기적 특성이 향상하였다. 또한, 조성비에 대해서 최소한 Si : O2=1 : 1.94의 산화 실리콘 또는 Si : N=3 : 3.84의 질화 실리콘을 포함하는 산질화 실리콘막을 갖는 게이트 절연층으로 함으로써, 유전율이 높아져 TFT의 초기 전기적 특성 및 그 전기적 특성이 경시적으로 유지되어, 신뢰성이 개선되었다.
실시예 8
기판으로서 폴리이미드 수지로 이루어지는 기판을 이용하여 박막 트랜지스터(이하 「TFT」라 한다)를 제작한 예를 도10을 참조하여 설명한다. 도10에 나타낸 예에 있어서는, 폴리이미드 수지로 이루어지는 기판(101)은 그 양면에 실리콘의 레이저 결정화 시의 내열성 향상과 상기 수지로부터의 가스 방출의 방지를 위해, 각각 200nm의 두께를 갖는 산화 실리콘층(도시하지 않음)이 증착법 또는 스패터법에 의해 형성되어 있다.
반도체 장치의 제조 시, 우선 도10(a)에 나타낸 바와 같이, 기판(101) 상에 기초 절연층(102)과 비정질 실리콘층(103)을 이 순서로 형성 후, 비정질 실리콘층(103)에 탈수소 처리를 실시한다. 도10(b)에 나타낸 바와 같이, 유리 기판(101)을 화살표(105) 방향으로 주사시키면서 비정질 실리콘층(103) 표면의 넓은 범위에 레이저광을 조사한다. 레이저광이 조사된 범위의 비정질 실리콘층(103)은 도10(c)에 나타낸 바와 같이, 다결정 실리콘층(106)에 결정화된다.
다결정 실리콘층(106)의 미리 정해진 영역을 부분적으로 제거 후, 도10(d) 및 (e)에 나타낸 바와 같이, 다결정 실리콘층(106) 상에 게이트 절연층(107)과 게이트 전극(110)을 형성 후, 게이트 전극(110)을 마스크로 하여 다결정 실리콘층(106)의 일부에 n형 또는 p형의 불순물을 게이트 절연층(107)을 통하여 주입하고, 다결정 실리콘층(106)의 일부에 소스 영역(108) 및 드레인 영역(109)을 형성한다. 게이트 절연층(107)은 실시예 2에서 설명한 바와 같이, Kr/O2가 97%/3%인 플라즈마 중에서 기판(24)의 표면에 설치되어 있는 실리콘층(25)을 산화하고, 실리콘층(25) 상에 4nm 두께의 산화 실리콘막(41)을 형성한 후, 이 산화 실리콘막(41) 상에, TEOS와 O2와의 혼합기체의 플라즈마 분위기 중에서 50nm의 산화 실리콘막(SiO2)(42)을, VHF-CVD 장치를 이용하여 형성하였다.
계속해서, 도10(f)를 참조하면, 레이저광 조사에 의해 소스 영역(108) 및 드레인 영역(109) 내의 불순물의 활성화를 행한 후, 층간 절연층(111)을 형성하고, 소스 영역(108) 및 드레인 영역(109)의 각 영역 위쪽에 위치하는 게이트 절연층(107) 및 층간 절연층(111) 부분에 컨택트 홀을 형성하고, 소스 영역(108) 및 드레인 영역(109)과의 전기적 접속을 위한 소스 전극(112) 및 드레인 전극(113)을 형성하고, 전기적 신호의 전달을 위한 금속배선(114)을 형성한다.
이에 의해, 소스 영역(108)과 드레인 영역(109)과의 사이의 채널 영역(115)을 흐르는 전류가 게이트 전극(110)으로의 인가전압 즉 게이트 전압에 의해 제어되는 다결정 실리콘 박막 트랜지스터가 얻어진다.
전자의 이동도에 대해서, 상기 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마에 의해 형성된 산화 실리콘막을 갖지 않는 경우에는 50㎠/(V·s)인 반면, 상기 산화 실리콘막을 갖는 경우는 80㎠/(V·s)으로, 전자의 이동도가 향상하였다. 또한, 신뢰성 시험을, 소스 전위, 드레인 전위 및 게이트 전위를 각각 0V, 5V 및 5V로 하여 2시간 행하였다. TFT 특성인 역치 전압의 변화량이, 상기 플라즈마에 의한 산화 실리콘막을 갖지 않는 경우에 2.0V인 반면, 상기 플라즈마에 의한 산화 실리콘막을 갖는 경우에는 1.0V로, 감소한 것이 확인되었다. 이것은 본 발명에 의해, 화학양론적으로 이상에 가까운 조성비를 갖는 실리콘의 산화막 질화막 또는 산질화막을 저온환경 하에서 얻을 수 있기 때문이다. 상기한 예에 있어서는, 플라스틱 기판을 폴리이미드 수지로 이루어지는 기판으로 했지만, 이 대신에 폴리에테르에테르케톤 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에틸렌나프탈레이트 수지, 또는 폴리에틸렌텔레프탈레이트 수지와 같은 폴리에스테르 수지로 이루어지는 것을 이용할 수 있다.
본 발명의 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법은 품질이 개선된 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체 장치 및 그 제조방법을 제공할 수 있는 발명의 효과를 갖는다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 이용될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
도1은 본 발명에 따른 유전체 막의 형성방법을 실시하기 위해 이용할 수 있는 플라즈마 발생장치의 예를 개략적으로 나타낸 측면도이다.
도2는 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도3은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도4는 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도5는 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도6은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도7은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도8은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도9는 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도10은 본 발명에 따른 반도체 장치 및 그 제조방법을 설명하기 위한 도면이다.
도11은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도12는 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
도13은 본 발명에 따른 유전체 막 및 그 형성방법을 설명하기 위한 그래프이다.
* 도면의 주요부호에 대한 설명 *
10 : 플라즈마 발생장치 12 : 전원장치
14 : 튜너(tuner) 16 : 도파관
18 : 동축 케이블 20 : 래디얼 라인 슬롯 안테나
21 : 기밀용기 22 : 반응실
23 : 가스 도입관 24 : 기판
25 : 실리콘층 26 : 석영창(窓)
27 : 배기관 28 : 지지판
30 : 회전구동장치 32 : 분석용 포트
10 : 유리 기판 102 : 기초 절연층
103 : 비정질 실리콘층 106 : 다결정 실리콘층
107 : 게이트 절연층 108 : 소스 영역
109 : 드레인 영역 110 : 게이트 전극
111 : 층간 절연층 112 : 소스 전극
113 : 드레인 전극 114 : 금속배선

Claims (44)

  1. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 유전체 막으로, 상기 유전체 막은 최소한 막 두께방향의 일부에 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘을 포함하는 것을 특징으로 하는 유전체 막.
  2. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 유전체 막으로, 상기 유전체 막은 최소한 막 두께방향의 일부에 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 포함하는 것을 특징으로 하는 유전체 막.
  3. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 유전체 막으로, 상기 유전체 막은 최소한 막 두께방향의 일부에 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘 또는 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 산질화 실리콘을 포함하는 것을 특징으로 하는 유전체 막.
  4. 제1항 내지 제3항의 어느 한 항에 있어서, 상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 실리콘층 또는 실리콘 화합물층이 형성되고, 상기 유전체 막은 상기 실리콘층 또는 실리콘 화합물층 상의 최소한 일부에 형성되어 있는 것을 특징으로 하는 유전체 막.
  5. 제1항에 있어서, 상기 플라스틱 기판은, 폴리이미드 수지, 폴리에테르에테르케톤 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에틸렌나프탈레이트 수지, 또는 폴리에스테르 수지로 이루어지는 것을 특징으로 하는 유전체 막.
  6. 제1항에 기재된 유전체 막을 형성하기 위한 방법으로, 상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 표면에 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함하는 것을 특징으로 하는 유전체 막의 형성방법.
  7. 제6항에 있어서, 상기 기체는 산소분자로 이루어지는 것을 특징으로 하는 유전체 막의 형성방법.
  8. 제7항에 있어서, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상인 것을 특징으로 하는 유전체 막의 형성방법.
  9. 제8항에 있어서, 상기 묽은 가스원소는 아르곤, 크세논, 또는 크립톤인 것을 특징으로 하는 유전체 막의 형성방법.
  10. 제6항에 있어서, 상기 기체는 산소분자이고, 상기 묽은 가스원소로서 크세논을 더 포함하고, 상기 플라즈마로부터 생기는 빛의 에너지가 8.8eV 이하인 것을 특징으로 하는 유전체 막의 형성방법.
  11. 제2항에 기재된 유전체 막을 형성하기 위한 방법으로, 상기 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 표면에 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함하는 것을 특징으로 하는 유전체 막의 형성방법.
  12. 제11항에 있어서, 상기 기체는 산소분자 또는 암모니아 분자로 이루어지는 것을 특징으로 하는 유전체 막의 형성방법.
  13. 제12항에 있어서, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상인 것을 특징으로 하는 유전체 막의 형성방법.
  14. 제13항에 있어서, 상기 묽은 가스원소는 아르곤, 크세논, 또는 크립톤인 것을 특징으로 하는 유전체 막의 형성방법.
  15. 제6항에 있어서, 상기 플라즈마를 생성시키기 위한 전원 주파수가 2.45㎓ 이상인 것을 특징으로 하는 유전체 막의 형성방법.
  16. 제6항에 있어서, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있는 것을 특징으로 하는 유전체 막의 형성방법.
  17. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성된 유전체 막으로 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘을 포함하는 유전체 막을 갖는 것을 특징으로 하는 반도체 장치.
  18. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성된 유전체 막으로 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 포함하는 유전체 막을 갖는 것을 특징으로 하는 반도체 장치.
  19. 유리 기판 또는 플라스틱 기판 상의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층 상의 최소한 일부에 형성된 유전체 막으로 실리콘과 산소와의 조성비가 (1 : 1.94)∼(1 : 2)인 산화 실리콘 또는 실리콘과 질소와의 조성비가 (3 : 3.84)∼(3 : 4)인 질화 실리콘을 갖춘 산질화 실리콘을 포함하는 유전체 막을 갖는 것을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서, 상기 유전체 막은 게이트 절연층의 두께방향에 관하여 상기 게이트 절연층의 일부를 이루는 것을 특징으로 하는 반도체 장치.
  21. 제19항에 있어서, 상기 플라스틱 기판은 폴리이미드 수지, 폴리에테르에테르케톤 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에틸렌나프탈레이트 수지, 또는 폴리에스테르 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  22. 제17항에 기재된 반도체 장치를 제조하는 방법으로, 상기 유리 기판 또는 플라스틱 기판의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  23. 제22항에 있어서, 상기 기체는 산소분자로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제23항에 있어서, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제24항에 있어서, 상기 묽은 가스원소는 아르곤, 크세논, 또는 크립톤인 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제24항에 있어서, 상기 기체는 산소분자이고, 상기 묽은 가스원소는 크세논이고, 상기 플라즈마로부터 생기는 빛의 에너지가 8.8eV 이하인 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 제22항에 있어서, 상기 플라즈마를 생성시키기 위한 전원 주파수가 2.45㎓ 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  28. 제18항에 있어서, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  29. 제22항에 있어서, 상기 유전체 막은 박막 트랜지스터의 게이트 절연층인 것을 특징으로 하는 반도체 장치의 제조방법.
  30. 제18항에 기재된 반도체 장치를 제조하는 방법으로, 상기 유리 기판 또는 플라스틱 기판의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  31. 제30항에 있어서, 상기 기체는 질소분자 또는 암모니아 분자로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  32. 제31항에 있어서, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  33. 제32항에 있어서, 상기 묽은 가스원소는 아르곤, 크세논, 또는 크립톤인 것을 특징으로 하는 반도체 장치의 제조방법.
  34. 제30항에 있어서, 상기 플라즈마를 생성시키기 위한 전원 주파수가 2.45㎓ 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  35. 제30항에 있어서, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  36. 제30항에 있어서, 상기 유전체 막은 박막 트랜지스터의 게이트 절연층인 것을 특징으로 하는 반도체 장치의 제조방법.
  37. 제19항에 기재된 반도체 장치를 제조하는 방법으로, 상기 유리 기판 또는 플라스틱 기판의 최소한 일부에 직접 또는 간접적으로 형성된 실리콘층을 갖는 기판을 준비하고, 상기 실리콘층의 표면을, 상기 유전체 막을 구성하는 최소한 하나의 원소로 이루어지는 기체를 여기하여 형성된 3×1011개㎝-3 이상의 전자밀도를 갖는 플라즈마 중에서 처리하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  38. 제37항에 있어서, 상기 기체는 산소분자, 질소분자 또는 암모니아 분자로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  39. 제38항에 있어서, 상기 기체는 묽은 가스원소로 이루어지는 기체를 더 포함하고, 상기 묽은 가스원소로 이루어지는 기체의 분압이 전체 압력의 90% 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  40. 제39항에 있어서, 상기 묽은 가스원소는 아르곤, 크세논, 또는 크립톤인 것을 특징으로 하는 반도체 장치의 제조방법.
  41. 제39항에 있어서, 상기 기체는 산소분자이고, 상기 묽은 가스원소는 크세논이고, 상기 플라즈마로부터 생기는 빛의 에너지가 8.8eV 이하인 것을 특징으로 하는 반도체 장치의 제조방법.
  42. 제37항에 있어서, 상기 플라즈마를 생성시키기 위한 전원 주파수가 2.45㎓ 이상인 것을 특징으로 하는 반도체 장치의 제조방법.
  43. 제37항에 있어서, 상기 유리 기판 또는 플라스틱 기판은 90℃ 이상 400℃ 이하로 가열되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  44. 제37항에 있어서, 상기 유전체 막은 박막 트랜지스터의 게이트 절연층인 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2003-0066819A 2002-12-03 2003-09-26 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법 KR100527149B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00351167 2002-12-03
JP2002351167 2002-12-03
JPJP-P-2003-00121773 2003-04-25
JP2003121773 2003-04-25
JPJP-P-2003-00309332 2003-09-01
JP2003309332A JP2004343031A (ja) 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20040048808A KR20040048808A (ko) 2004-06-10
KR100527149B1 true KR100527149B1 (ko) 2005-11-08

Family

ID=32512115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0066819A KR100527149B1 (ko) 2002-12-03 2003-09-26 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US20040113227A1 (ko)
JP (1) JP2004343031A (ko)
KR (1) KR100527149B1 (ko)
CN (1) CN1312743C (ko)
TW (1) TWI230969B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763327B2 (en) * 1996-04-22 2010-07-27 Micron Technology, Inc. Methods using ozone for CVD deposited films
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
EP1786030A4 (en) * 2004-08-31 2011-06-29 Tokyo Electron Ltd SILICON OXIDE FILM PRODUCTION METHOD, METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS AND COMPUTER MEMORY MEDIUM
JP4028538B2 (ja) * 2004-09-10 2007-12-26 株式会社東芝 半導体装置の製造方法およびその製造装置
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
JP4679437B2 (ja) * 2005-06-02 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007250715A (ja) * 2006-03-15 2007-09-27 Konica Minolta Holdings Inc 半導体デバイスの製造方法
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
CN102239545A (zh) * 2009-09-17 2011-11-09 东京毅力科创株式会社 成膜方法、半导体元件的制造方法、绝缘膜以及半导体元件
JP5601821B2 (ja) * 2009-11-11 2014-10-08 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101657341B1 (ko) * 2011-04-25 2016-09-13 도쿄엘렉트론가부시키가이샤 성막 방법
CN102260857B (zh) * 2011-07-25 2013-02-06 润峰电力有限公司 一种晶硅表面镀膜及其制备方法
JP5814712B2 (ja) * 2011-09-15 2015-11-17 日本放送協会 薄膜デバイスの製造方法
JP2013179106A (ja) * 2012-02-28 2013-09-09 Hitachi Ltd Ｍｉｍキャパシタを有する半導体装置
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
KR102250116B1 (ko) 2020-08-20 2021-05-11 쿠팡 주식회사 보냉 포장박스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
JP3698390B2 (ja) * 1998-07-29 2005-09-21 パイオニア株式会社 電子放出表示装置及び電子放出装置
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US6288435B1 (en) * 1999-12-28 2001-09-11 Xerox Corporation Continuous amorphous silicon layer sensors using doped poly-silicon back contact
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
TWI264244B (en) * 2001-06-18 2006-10-11 Semiconductor Energy Lab Light emitting device and method of fabricating the same

Also Published As

Publication number Publication date
TWI230969B (en) 2005-04-11
US20090029507A1 (en) 2009-01-29
KR20040048808A (ko) 2004-06-10
US20040113227A1 (en) 2004-06-17
JP2004343031A (ja) 2004-12-02
CN1312743C (zh) 2007-04-25
CN1505116A (zh) 2004-06-16
TW200410297A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100527149B1 (ko) 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법
JP2004343031A5 (ko)
JP4713752B2 (ja) 半導体装置およびその製造方法
JP5068402B2 (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
KR100856531B1 (ko) 반도체 제조방법 및 반도체 제조장치
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
US7759598B2 (en) Substrate treating method and production method for semiconductor device
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
US7250375B2 (en) Substrate processing method and material for electronic device
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
US20070224837A1 (en) Method for producing material of electronic device
KR20040037278A (ko) 〈110〉 면방위의 실리콘 표면상에 형성된 반도체 장치 및그 제조 방법
KR100481835B1 (ko) 절연막 형성방법, 반도체장치 및 제조장치
US7923360B2 (en) Method of forming dielectric films
KR100942106B1 (ko) 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
KR100441836B1 (ko) 성막 방법
Nakata et al. Stacked gate insulator of photooxide and PECVD film from SiH4 and N2O for low‐temperature poly‐Si thin‐film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee