JP4028538B2 - 半導体装置の製造方法およびその製造装置 - Google Patents

半導体装置の製造方法およびその製造装置 Download PDF

Info

Publication number
JP4028538B2
JP4028538B2 JP2004264149A JP2004264149A JP4028538B2 JP 4028538 B2 JP4028538 B2 JP 4028538B2 JP 2004264149 A JP2004264149 A JP 2004264149A JP 2004264149 A JP2004264149 A JP 2004264149A JP 4028538 B2 JP4028538 B2 JP 4028538B2
Authority
JP
Japan
Prior art keywords
film thickness
film
oxide film
nitriding
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004264149A
Other languages
English (en)
Other versions
JP2006080372A (ja
Inventor
宮 誠 治 犬
藤 基 之 佐
子 明 生 金
根 克 行 関
口 和 弘 江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004264149A priority Critical patent/JP4028538B2/ja
Priority to US10/986,408 priority patent/US20060057746A1/en
Publication of JP2006080372A publication Critical patent/JP2006080372A/ja
Application granted granted Critical
Publication of JP4028538B2 publication Critical patent/JP4028538B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置の製造方法およびその製造装置に関する。
ＭＯＳ型トランジスタにおけるゲート絶縁膜の材料として、シリコン酸窒化（ＳｉＯＮ）膜が用いられている。その形成方法として、シリコン酸化（ＳｉＯ２）膜を窒素プラズマに曝すことで窒素を導入する手法が採られている。
その際、ベースとなるシリコン酸化膜の膜厚にばらつきが存在するにもかかわらず、同一条件で窒化を行うと、でき上がりのシリコン酸化膜換算の膜厚が変動してしまい、ＭＯＳ型トランジスタの特性がばらついてしまうという問題があった。
また、窒素濃度の高いシリコン酸窒化膜を形成する方法として、シリコン窒化（Ｓｉ３Ｎ４）膜を酸化する方法も提案されている。この場合も同様に、ベースとなるシリコン窒化膜厚にばらつきがあるにもかかわらず、同一の条件で酸化してしまうと、でき上がりのシリコン酸化膜に換算したときの膜厚が変動してＭＯＳ型トランジスタの特性がばらつくという問題があった。
さらに、ＭＯＳ型トランジスタにおけるゲート絶縁膜の材料に用いられているシリコン酸化膜あるいはシリコン窒化膜は、薄膜化の物理的限界に直面している。
そこで、シリコン酸化膜、シリコン窒化膜よりも誘電率が高く、且つ半導体製造プロセスにおける高温工程に対する耐性のある材料として、窒化ハフニウムシリケイト（ＨｆＳｉＯＮ）等の窒化シリケイトが代替材料として注目されている。
しかし、窒化シリケイトは半導体基板を酸化することによって形成するシリコン酸化膜とは異なり、ＣＶＤ法等で堆積した膜を用いる。堆積された膜は膜厚のばらつきが大きく、でき上がりのシリコン酸化膜に換算した膜厚が変動してしまい、ＭＯＳ型トランジスタの特性にばらつきが生じるという問題があった。
以下、従来のゲート絶縁膜の製造方法を開示する文献名を記載する。
特開２００４−３１７６０号公報 特開２００２−３３３２０号公報 特開２０００−１２４１５４号公報 特開２００３−１４２４８２号公報 米国特許第６，４４４，０３６号公報
本発明は上記事情に鑑み、シリコン酸化膜に換算したときの膜厚の変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造を可能とする半導体装置の製造方法およびその製造装置を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板の表面上に、金属元素及びシリコンを有する酸化膜を堆積する工程と、
前記酸化膜の膜厚、または膜厚及び組成を測定する工程と、
前記酸化膜の膜厚とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータ、または前記酸化膜の膜厚及び組成とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータを用いて、測定された前記酸化膜の膜厚、または膜厚及び組成に基づき、所望のシリコン酸化膜換算膜厚を得るための窒化時間を含む窒化条件を設定する工程と、
設定された前記窒化条件に基づいて、前記酸化膜に窒化プラズマ雰囲気中で窒化処理を行う工程と、
を備えることを特徴とする。
本発明の一態様による半導体装置の製造装置は、
半導体基板の表面上に、金属元素及びシリコンを有する酸化膜を堆積する堆積装置と、 前記酸化膜の膜厚を測定する膜厚測定装置、または前記膜厚測定装置及び前記酸化膜の組成を測定する組成測定装置と、
前記酸化膜の膜厚とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータ、または前記酸化膜の膜厚及び組成とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータを用いて、前記膜厚測定装置によって測定された前記酸化膜の膜厚、または前記膜厚測定装置及び前記組成測定装置によって測定された前記酸化膜の膜厚及び組成に基づき、所望のシリコン酸化膜換算膜厚を得るための窒化時間を含む窒化条件を設定するプロセス制御装置と、
前記プロセス制御装置によって設定された前記窒化条件に基づいて、前記酸化膜に窒化プラズマ雰囲気中で窒化処理を行う窒化装置と、
を備えることを特徴とする。
本発明の半導体装置の製造方法およびその製造装置によれば、シリコン酸化膜に換算した膜厚の変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）実施の形態１
本発明の実施の形態１による半導体装置の製造方法の処理の手順を図１のフローチャートに示し、各工程における素子の縦断面を図２、図４、図５にそれぞれ示す。本実施の形態１では、ゲート絶縁膜として窒化ハフニウムシリケイト膜を用いる。
図２において、通常のＳＴＩ（shallow trench isolation）法を用いて、半導体基板１の表面部分に図示されていない素子分離膜を形成する。
図１におけるステップＳ１０として、半導体基板１において表面が露出した素子形成領域に、膜厚２ｎｍのハフニウムシリケイト膜２をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて堆積する。引き続き、８００℃、０．１Ｔｏｒｒの酸素雰囲気中で、６０秒間の熱処理を行う。
ステップＳ１２として、光学的なエリプソメトリ法、あるいは蛍光Ｘ線法等を用いて、ハフニウムシリケイト膜２の膜厚を測定する。
ステップＳ１４として、窒化条件の算出を行う。ここで、プラズマ窒化時間とシリコン酸化膜に換算した膜厚との関係を示す図３に示されたデータを用いる。ここで、シリコン酸化膜に換算した膜厚とは、材料によって誘電率が異なる点、ここでは窒化ハフニウムシリケイトと酸化シリコンとの誘電率の違いを考慮して算出した膜厚をいう。ステップＳ１２において測定したハフニウムシリケイト膜２の膜厚（ここでは、２ｎｍ）から、シリコン酸化膜間に換算した膜厚の設計値を１．０ｎｍとしたとき、窒化時間は９０秒間に決定される。このときの窒化条件は、窒素プラズマ雰囲気が９００W、２０Ｔｏｒｒであるとする。
ステップＳ１６として、決定した窒化条件、即ち９００Ｗ、２０Ｔｏｒｒの窒素プラズマ雰囲気中に窒化時間として９０秒間曝すことで、ハフニウムシリケイト膜２に窒素を導入する。
さらに、直ちに１０００℃、５Ｔｏｒｒの窒素雰囲気中で１０秒間の熱処理を行う。これにより、図４に示された窒化ハフニウムシリケイト膜３が形成される。
この後、図５に示されたように、窒化ハフニウムシリケイト膜３上に、ＬＰＣＶＤ法を用いてゲート電極材としてのポリシリコン膜４を１５０ｎｍ堆積する。
以降、通常のＭＯＳＦＥＴ形成プロセスであるゲート電極加工、ゲート側壁形成、ソース／ドレイン領域形成、シリサイド形成、配線工程等を行い、ＭＯＳＦＥＴを完成させる。
このようにして得られたＭＯＳＦＥＴは、ハフニウムシリケイト膜２の膜厚の測定値に適合した窒化時間で窒化処理を行っている。このため、設計値通りのシリコン酸化膜に換算した膜厚を有する窒化ハフニウムシリケイト膜３から成るゲート絶縁膜を有しており、設計値通りの閾値電圧として、例えば０．３Ｖが得られる。
従って、ハフニウムシリケイト膜２の膜厚が変動した場合にも、膜厚に応じて窒化時間を調整することにより、設計通りの閾値電圧を得ることが可能である。
ここでは、ステップＳ１２において、堆積したハフニウムシリケイト膜２の膜厚を測定し、ステップＳ１４において膜厚に基づいて窒化時間を決定した。
しかし、ステップＳ１２において、上記膜厚の測定を行う替わりに、ハフニウムシリケイト膜２の組成（Ｈｆ／（Ｈｆ＋Ｓｉ））を例えば蛍光Ｘ線等を用いて測定し、ステップＳ１４において膜厚および組成に基づいて窒化時間を決定してもよい。
例えば、図６に示されたように、ハフニウムシリケイト膜２の膜厚が２ｎｍであり、組成（Ｈｆ／（Ｈｆ＋Ｓｉ））＝５０％を中心値とした場合、図５を用いて説明したように９０秒間窒化処理を行うことで、シリコン酸化膜に換算したときの所望の膜厚１．０ｎｍが得られる。
しかし、組成が４５％である場合は、この所望の膜厚１．０ｎｍを得るためには、図６に示されたように１４０秒間の窒化処理が必要であることがわかる。
このように、膜厚の測定に代えて、組成を測定して窒化時間を調整することによっても、シリコン酸化膜に換算したときの膜厚が得られるので、ばらつきの少ないＭＯＳ型トランジスタを形成することが可能となる。
あるいはまた、膜厚の測定に加えて組成の測定を行ってもよく、この場合にはより高い精度でシリコン酸化膜に換算したときの膜厚を求めることができる。
以上説明したように、本実施の形態１によれば、各々の半導体基板毎に測定した膜厚、あるいは膜厚および組成に応じて窒化時間を変えることにより、シリコン酸化膜に換算したときの所望の膜厚を得ることができるので、このような膜をゲート絶縁膜に用いることでトランジスタの閾値のばらつきが小さい半導体装置を得ることができる。
（２）実施の形態２
本発明の実施の形態２による半導体装置の製造装置について、その構成を示した図７を参照して説明する。
半導体ウェーハ収納室１１あるいは１２に、図示されていない半導体ウェーハが収納される。
半導体ウェーハ収納室１１、１２にプラットホーム１３が連結され、さらにプラットホーム１３に、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）チャンバ１８、組成測定装置１９が連結されている。
半導体ウェーハ収納室１１、１２は大気状態であり、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤチャンバ１８、組成測定装置１９はいずれも真空状態にある。このため、プラットホーム１３は空気の入れ替えを行う空間に相当する。
半導体ウェーハ収納室１１、１２に載置された半導体ウェーハは、アーム２１によってプラットホーム１３を通過し、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤチャンバ１８、組成測定装置１９にそれぞれ移送される。ここで、各装置の動作は、プロセス制御装置２０によって制御される。
膜厚測定装置１４は、半導体ウェーハ上に堆積されたハフニウムシリケイト膜、シリコン酸化膜、シリコン窒化膜等の膜厚を測定するために用いられる。
ＭＯＣＶＤチャンバ１５は、半導体ウェーハ上にハフニウムシリケイト膜等の所望の膜をＭＯＣＶＤ法により堆積するために用いられる。
熱処理チャンバ１６は、半導体ウェーハの表面に酸化処理を行ってシリコン酸化膜を形成するため、あるいは膜を堆積した後に酸素雰囲気中で必要な熱処理を行うために用いられる。
プラズマ窒化チャンバ１７は、膜の堆積後に、プラズマ窒化処理を行うために用いられる。
ＬＰＣＶＤチャンバ１８は、シリコン酸化膜、シリコン窒化膜等のゲート絶縁膜用の膜の堆積、あるいはゲート絶縁膜を形成した後のポリシリコン膜の堆積等に用いられる。
組成測定装置１９は、ハフニウムシリケイト膜等の組成を測定するために用いられるもので、例えば蛍光Ｘ線装置等により構成されていてもよい。
プロセス制御装置２０は、上記各装置の動作を制御すると共に、膜厚測定装置１４で測定した膜厚、あるいは組成測定装置１９で測定した組成に基づいて、窒化または酸化処理条件を算出し、熱処理チャンバ１６、プラズマ窒化チャンバ１７における窒化処理または酸化処理に必要な動作を制御する。
上記構成の他に、更に微細領域の膜厚を測定することが可能な膜厚測定装置を用いてもよく、この装置で測定された膜厚値から適切な酸化時間あるいは窒化時間を算出してもよい。
このような構成を備える本実施の形態２による製造装置を用いることで、上記実施の形態１による製造方法を容易に行うことができる。
さらに本実施の形態２によれば、堆積した膜の膜厚の測定、あるいは組成の測定を装置に含まれる膜厚測定装置１４、組成測定装置１９で測定し、さらに同一システム内のプロセス制御装置２０によって測定結果に基づいて適切な窒化条件あるいは酸化条件を決定して処理を行うことにより、測定誤差を発生させる外部要因が排除されて、最適な窒化条件あるいは酸化条件を算出する際の精度を向上させることができる。
上述した実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、上記実施の形態１では窒化ハフニウムシリケイト膜の形成について述べているが、これに限らず、Ｚｒ等の他の金属元素を含有する高誘電率の酸窒化膜の形成に適用することも可能である。また、例えばシリコン酸化膜を堆積した後の窒化処理、あるいはシリコン窒化膜を堆積した後の酸化処理に関しても、本発明を同様に適用することができる。
即ち、シリコン酸化膜を堆積した後、膜厚を測定し、測定結果に基づいて所望のシリコン酸化膜換算の膜厚が得られるように窒化時間を含む窒化条件を決定してもよい。あるいは同様に、シリコン窒化膜を堆積した後、膜厚を測定し、測定結果に基づいて所望のシリコン酸化膜換算の膜厚が得られるように酸化時間を含む酸化条件を決定してもよい。このようにすることで、堆積したシリコン酸化膜あるいはシリコン窒化膜の膜厚のばらつきにかかわらず、所望のシリコン酸化膜換算の膜厚が得られ、得られたシリコン酸窒化膜をゲート絶縁膜に用いた場合に、設計値通りの閾値電圧を得ることができる。尚、組成の測定は、ハフニウムシリケイト膜のように、金属元素とシリコンとを含む場合に、必要に応じて金属元素とシリコンとの組成比を測定すればよい。
同様に、上記実施の形態２による製造装置では、窒化ハフニウムシリケイト膜の形成装置として説明したが、これに限らず他の絶縁膜の窒化処理あるいは酸化処理、例えばシリコン酸化膜の窒化処理、あるいはシリコン窒化膜の酸化処理等にも本発明を適用することが可能である。
本発明の実施の形態１による半導体装置の製造方法の手順を示したフローチャート。 本発明の実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。 同実施の形態１による半導体装置の製造方法において参照する、膜厚、プラズマ窒化時間、シリコン酸化膜換算膜厚の関係を示すグラフ。 同実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。 同実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。 同実施の形態１による半導体装置の製造方法において参照する、膜の組成、プラズマ窒化時間、シリコン酸化膜換算膜厚の関係を示すグラフ。 同実施の形態２による半導体装置の製造装置の構成を示す概略図。
符号の説明
１ 半導体基板
２ ハフニウムシリケイト膜
３ 窒化ハフニウムシリケイト膜
４ ポリシリコン膜
１１、１２ 半導体ウェーハ収納室
１３ プラットホーム
１４ 膜厚測定装置
１５ ＭＯＣＶＤ測定装置
１６ 熱処理チャンバ
１７ プラズマ窒化チャンバ
１８ ＬＰＣＶＤチャンバ
１９ 組成測定装置
２０ プロセス制御装置
２１ アーム

Claims (6)

  1. 半導体基板の表面上に、金属元素及びシリコンを有する酸化膜を堆積する工程と、
    前記酸化膜の膜厚、または膜厚及び組成を測定する工程と、
    前記酸化膜の膜厚とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータ、または前記酸化膜の膜厚及び組成とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータを用いて、測定された前記酸化膜の膜厚、または膜厚及び組成に基づき、所望のシリコン酸化膜換算膜厚を得るための窒化時間を含む窒化条件を設定する工程と、
    設定された前記窒化条件に基づいて、前記酸化膜に窒化プラズマ雰囲気中で窒化処理を行う工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記酸化膜は、ハフニウムシリケイト膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記酸化膜の膜厚の測定では、エリプソメトリ法または蛍光Ｘ線法を用いることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記酸化膜の組成の測定では、蛍光Ｘ線法を用いて行うことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 半導体基板の表面上に、金属元素及びシリコンを有する酸化膜を堆積する堆積装置と、 前記酸化膜の膜厚を測定する膜厚測定装置、または前記膜厚測定装置及び前記酸化膜の組成を測定する組成測定装置と、
    前記酸化膜の膜厚とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータ、または前記酸化膜の膜厚及び組成とプラズマ窒化時間からシリコン酸化膜換算膜厚を求めるための予め定められたデータを用いて、前記膜厚測定装置によって測定された前記酸化膜の膜厚、または前記膜厚測定装置及び前記組成測定装置によって測定された前記酸化膜の膜厚及び組成に基づき、所望のシリコン酸化膜換算膜厚を得るための窒化時間を含む窒化条件を設定するプロセス制御装置と、
    前記プロセス制御装置によって設定された前記窒化条件に基づいて、前記酸化膜に窒化プラズマ雰囲気中で窒化処理を行う窒化装置と、
    を備えることを特徴とする半導体装置の製造装置。
  6. 前記酸化膜は、ハフニウムシリケイト膜であることを特徴とする請求項５記載の半導体装置の製造装置。
JP2004264149A 2004-09-10 2004-09-10 半導体装置の製造方法およびその製造装置 Expired - Lifetime JP4028538B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004264149A JP4028538B2 (ja) 2004-09-10 2004-09-10 半導体装置の製造方法およびその製造装置
US10/986,408 US20060057746A1 (en) 2004-09-10 2004-11-12 Semiconductor device fabrication method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004264149A JP4028538B2 (ja) 2004-09-10 2004-09-10 半導体装置の製造方法およびその製造装置

Publications (2)

Publication Number Publication Date
JP2006080372A JP2006080372A (ja) 2006-03-23
JP4028538B2 true JP4028538B2 (ja) 2007-12-26

Family

ID=36034559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004264149A Expired - Lifetime JP4028538B2 (ja) 2004-09-10 2004-09-10 半導体装置の製造方法およびその製造装置

Country Status (2)

Country Link
US (1) US20060057746A1 (ja)
JP (1) JP4028538B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090233429A1 (en) * 2006-05-17 2009-09-17 Dai Ishikawa Semiconductor device manufacturing method and substrate processing apparatus
US8724369B2 (en) * 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5877859A (en) * 1996-07-24 1999-03-02 Therma-Wave, Inc. Broadband spectroscopic rotating compensator ellipsometer
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6427093B1 (en) * 1999-10-07 2002-07-30 Advanced Micro Devices, Inc. Method and apparatus for optimal wafer-by-wafer processing
US6893979B2 (en) * 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US6563578B2 (en) * 2001-04-02 2003-05-13 Advanced Micro Devices, Inc. In-situ thickness measurement for use in semiconductor processing
US6583876B2 (en) * 2001-05-24 2003-06-24 Therma-Wave, Inc. Apparatus for optical measurements of nitrogen concentration in thin films
US6593748B1 (en) * 2001-07-12 2003-07-15 Advanced Micro Devices, Inc. Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
US20030073255A1 (en) * 2001-10-12 2003-04-17 Sundar Narayanan Novel self monitoring process for ultra thin gate oxidation
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US7535066B2 (en) * 2002-01-23 2009-05-19 Texas Instruments Incorporated Gate structure and method
US7018879B2 (en) * 2002-03-20 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing
US6642066B1 (en) * 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
US6800852B2 (en) * 2002-12-27 2004-10-05 Revera Incorporated Nondestructive characterization of thin films using measured basis spectra
US7087440B2 (en) * 2003-05-23 2006-08-08 Texas Instruments Corporation Monitoring of nitrided oxide gate dielectrics by determination of a wet etch
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
US6974779B2 (en) * 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
US7166525B2 (en) * 2004-01-15 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
US7359052B2 (en) * 2004-05-14 2008-04-15 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials

Also Published As

Publication number Publication date
US20060057746A1 (en) 2006-03-16
JP2006080372A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US7220681B2 (en) Semiconductor device and method of fabricating the same
US7883974B2 (en) Method of manufacturing semiconductor device
KR101097964B1 (ko) 트랜지스터 제조 공정에서 하이-ｋ 게이트 절연층을통합하기 위한 방법
JP4411907B2 (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
US6740941B2 (en) Semiconductor device including a gate insulating film made of high-dielectric-constant material
JP4028538B2 (ja) 半導体装置の製造方法およびその製造装置
JP4261276B2 (ja) 半導体装置の製造方法
JP2008130797A (ja) 半導体装置及びその製造方法
JP2006135229A (ja) 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
JP5176428B2 (ja) 酸窒化処理装置及び方法、並びに半導体装置の製造方法
JP2006108493A (ja) 半導体装置の製造方法
JP5177980B2 (ja) 半導体装置およびその製造方法
Garcia et al. Formation and characterization of tin layers for metal gate electrodes of CMOS capacitors
JP2006245306A (ja) 半導体装置の製造方法
JP4264039B2 (ja) 半導体装置
JP4101130B2 (ja) 半導体装置の製造方法
EP0911869A2 (en) Low temperature method for forming a uniform thin oxide layer
JPWO2005004224A1 (ja) 半導体装置及びその製造方法
US6294447B1 (en) Method of making devices having thin dielectric layers
JP2007103892A (ja) 半導体素子のトランジスタ形成方法
KR20050110105A (ko) 고유전율 게이트 절연막을 갖는 씨모스 집적회로 소자 및그 제조방법
JP2006054391A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4028538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350