JP2007103892A - 半導体素子のトランジスタ形成方法 - Google Patents

半導体素子のトランジスタ形成方法 Download PDF

Info

Publication number
JP2007103892A
JP2007103892A JP2005362831A JP2005362831A JP2007103892A JP 2007103892 A JP2007103892 A JP 2007103892A JP 2005362831 A JP2005362831 A JP 2005362831A JP 2005362831 A JP2005362831 A JP 2005362831A JP 2007103892 A JP2007103892 A JP 2007103892A
Authority
JP
Japan
Prior art keywords
forming
oxide film
gate
transistor
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005362831A
Other languages
English (en)
Inventor
Jae Soo Kim
ジャエ スー キム
Hye Jin Seo
ヘ ジン ソ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007103892A publication Critical patent/JP2007103892A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Abstract

【課題】複数のゲートスタックの稠密度とは関係なしに、均一な厚さのスペーサ酸化膜を一層迅速に形成できる半導体素子の形成方法を提供する。
【解決手段】半導体基板１００上に複数のゲートスタック１１０を形成する段階と;前記半導体基板１００上に気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給することで、前記複数のゲートスタック１１０上にスペーサ酸化膜１１８を形成する段階と；を含んで半導体素子のトランジスタ形成方法を構成する。
【選択図】図１(Ｄ)

Description

本発明は、均一な厚さのスペーサ酸化膜を迅速に形成できる半導体素子のトランジスタ形成方法に関するものである。
半導体素子のトランジスタ、特にＰＭＯＳ及びＮＭＯＳからなるペリ(peri)トランジスタの電気的特性は、ゲートの厚さの均一度に大きく依存する。すなわち、一つのウエハーまたは相異なる各ウエハー内で均一な厚さでゲートを形成した場合、素子の電気的特性が一層均一に向上することで、素子が一層安定的に動作できるとともに、全体的な素子製造工程の収率も向上できる。
一方、従来は、次のような工程によりゲートを含む半導体素子のトランジスタを形成した。
まず、半導体基板上にゲート絶縁膜、ゲート導電膜及びハードマスク膜などからなる複数のゲートスタックを形成し、それら複数のゲートスタックに低濃度の不純物を注入することで、前記複数のゲートスタック両側の半導体基板内にＬＤＤ(Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する。
次いで、例えば、ＬＰＣＶＤ方法などのＣＶＤ方法でＴＥＯＳなどの酸化膜を蒸着して前記複数のゲートスタック上にスペーサ酸化膜を形成し、このスペーサ酸化膜に対するブランケットエッチング(ｂｌａｎｋｅｔ ｅｔｃｈｉｎｇ)を行って前記複数のゲートスタックの両側壁にゲートスペーサを形成する。その結果、半導体基板上には、前記ゲートスタック及びゲートスペーサからなる複数のゲートが形成される。
その後、前記複数のゲート両側の半導体基板内に高濃度の不純物を注入してソース/ドレインを形成することで、最終的にＬＤＤ構造を有する半導体素子のトランジスタを形成する。
上述した従来の半導体素子のトランジスタ形成方法は、主に、高速動作が要求されるＰＭＯＳ及びＮＭＯＳからなるペリトランジスタの形成に適用されたものであり、その他にも、多様な半導体素子の製造工程で幅広く適用されてきた。
しかしながら、最近、半導体素子の高集積化及び超微細化に伴い、同一広さの半導体基板上に形成される前記複数のゲートスタックの稠密度が一層増加するとともに、単一の半導体基板内でも、より多数のゲートスタックが稠密に形成される領域及び比較的少数のゲートスタックが疎らに形成される領域が同時に存在し、各領域別に前記複数のゲートスタックの稠密度が異なるようになった。
そのため、前記複数のゲートスタックの稠密度とは関係なしに、全ての領域における前記複数のゲートスタックの側壁に均一な厚さでゲートスペーサを形成し、かつ、前記ゲートスタック及びゲートスペーサからなる複数のゲートを均一な厚さで形成することにより、これらゲートを含む半導体素子のトランジスタの電気的特性を一層均一に向上させる必要があった。
しかしながら、従来のＬＰＣＶＤ方法などのＣＶＤ方法でスペーサ酸化膜を形成し、これに対するブランケットエッチングによってゲートスペーサを形成すると、前記ＣＶＤ方法の特性上、各領域別に異なる稠密度で、前記複数のゲートスタックが形成された半導体基板上に均一な厚さでスペーサ酸化膜を形成できないため、全ての領域における前記複数のゲートスタックの側壁にゲートスペーサを均一な厚さで形成できないという問題点があった。すなわち、前記ＣＶＤ方法でスペーサ酸化膜を形成したとき、複数のゲートスタックが稠密に形成された領域では前記スペーサ酸化膜が薄い厚さで形成される反面、前記複数のゲートスタックが疎らに形成された領域では前記スペーサ酸化膜が厚く形成される。その結果、前記スペーサ酸化膜に対するブラケットエッチングによって形成されるゲートスペーサの厚さは、単一の半導体基板内で各領域別に異なり、さらに、相異なる各半導体基板内でも異なるようになる。
上述したように、ゲートスペーサが各領域別に相異なる厚さで形成され、さらに、各半導体基板によっても相異なる厚さで形成されるにつれて、前記ゲートスタック及びゲートスペーサからなる複数のゲートの厚さも互いに不均一になるため、半導体素子のトランジスタの電気的特性、例えば、ＰＭＯＳのＶｔ特性が不均一になる(すなわち、ＰＭＯＳのＶｔ領域別差が大きくなる)。
そのため、従来の技術によると、前記ＰＭＯＳのＶｔ特性などの半導体素子のトランジスタの電気的特性が不均一化及び悪化されるにつれて、全体的な素子製造工程の収率が著しく低下するとともに、半導体素子のトランジスタ、特にペリトランジスタの動作にエラーが発生することで、半導体素子のトランジスタが安定的に動作できなくなるという問題点があった。
上記の問題点を解決するために、従来は、前記ＬＰＣＶＤ方法などのＣＶＤ方法の代わりに、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）方法を用いて前記スペーサ酸化膜を形成することで、ゲートスペーサ及びゲートを一層均一な厚さで形成しようとする試みがあった。
しかしながら、当業者にはよく知られているように、前記ＡＬＤ方法は、一つのサイクル当りに単一の原子層のみが成長する低い蒸着速度を有し、かつ、量産性が極めて低い蒸着方法であるため、半導体素子の大量生産のための量産工程には適用できないという問題点があった。
上述した従来の問題点によって、前記複数のゲートスタックの稠密度とは関係なしに、均一な厚さのスペーサ酸化膜を一層迅速に形成できる工程技術の開発が要求されつつある。
米国特許第６，６３８，８７９号明細書 米国特許第６，６６４，１５６号明細書
本発明は、複数のゲートスタックの稠密度とは関係なしに、均一な厚さのスペーサ酸化膜を一層迅速に形成できる半導体素子の形成方法を提供することを目的とする。
上記の目的を達成するために、本発明は、半導体基板上に複数のゲートスタックを形成する段階と;前記半導体基板上に気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給することで、前記複数のゲートスタック上にスペーサ酸化膜を形成する段階と；を含むことを特徴とする半導体素子のトランジスタ形成方法を提供する。
本発明による半導体素子のトランジスタ形成方法は、前記ゲートスタックの形成段階後、前記複数のゲートスタックの表面を酸化する段階と;前記複数のゲートスタック両側の半導体基板内にＬＤＤ領域を形成する段階と；前記複数のゲートスタック上にバッファ酸化膜及びスペーサ窒化膜を順次形成する段階と；をさらに含む。
また、本発明による半導体素子のトランジスタ形成方法において、前記トリス(ｔｅｒｔ-アルコキシ)シラノールは、トリス(ｔｅｒｔ-ブトキシ)シラノールまたはトリス(ｔｅｒｔ-ペントキシ)シラノールである。
また、本発明による半導体素子のトランジスタ形成方法における前記スペーサ酸化膜の形成段階は、常圧以下の圧力及び２２５〜２５０℃の温度で行うことが好ましい。
また、本発明による半導体素子のトランジスタ形成方法は、前記スペーサ酸化膜の形成段階前に、前記半導体基板の表面を酸性水溶液で洗浄する段階をさらに含み、このとき、前記酸性水溶液は、ＨＦ水溶液である。
本発明によると、複数のゲートスタックの稠密度とは関係なしに、全ての領域にかけて、半導体素子のトランジスタをなすゲートスペーサ及びこれを含むゲートを均一な厚さで形成できるという効果がある。
さらに、半導体素子のトランジスタの電気的特性を均一に向上するため、半導体素子の安定的な動作によって半導体素子の品質及び信頼性を大きく向上できるとともに、全体的な素子製造工程の収率も大いに向上できるという効果がある。
以下、本発明の一実施形態による半導体素子のトランジスタ形成方法を詳しく説明する。
図１(Ａ)乃至図１(Ｄ)は、本発明の一実施形態による半導体素子のトランジスタ形成工程を順次示した断面図で、図２は、図１のトランジスタ形成方法におけるスペーサ酸化膜形成工程の反応原理を示した図である。
本実施形態によって半導体素子のトランジスタを形成するとき、まず、図１(Ａ)に示すように、半導体基板１００上に複数のゲートスタック１１０を形成する。ここで、このゲートスタック１１０は、酸化膜などからなるゲート絶縁膜１０２、ポリシリコン膜などからなるゲート導電膜１０４、タングステンシリサイド膜などからなる金属シリサイド膜１０６及び窒化膜などからなるハードマスク膜１０８を半導体基板１００上に順次積層した後、感光膜(図示せず)を用いた写真エッチング工程によって前記ハードマスク膜１０８、金属シリサイド膜１０６、ゲート導電膜１０４及びゲート絶縁膜１０２を順次パターニングして形成されたものである。
次いで、前記複数のゲートスタック１１０を形成した後、前記パターニングのためのエッチング工程で加えられた損傷を緩和するために、前記複数のゲートスタック１１０の表面を軽く酸化してから、低濃度の不純物を注入して前記複数のゲートスタック１１０両側の半導体基板１００内にＬＤＤ領域(図示せず)を形成する。
その後、図１(Ｂ)に示すように、前記複数のゲートスタック１１０を含む半導体基板１００の全面にバッファ酸化膜１１４及びスペーサ窒化膜１１６を順次形成する。ここで、前記バッファ酸化膜１１４は、スペーサ窒化膜１１６と半導体基板１００とが直接接触して発生するストレスを防止する役割をし、前記スペーサ窒化膜１１６は、後続の不純物注入工程及びエッチング工程などに対するバリア膜の役割をする。
一方、図１(Ａ)及び図１(Ｂ)に示した各工程段階、すなわち、複数のゲートスタック１１０の形成工程からスペーサ窒化膜１１６の形成工程は、当業者によく知られた通常のトランジスタの形成方法によるので、これに対する具体的な説明は省略する。
前記スペーサ窒化膜１１６を形成した後、図１(Ｃ)に示すように、前記バッファ酸化膜１１４及びスペーサ窒化膜１１６が形成された複数のゲートスタック１１０上にスペーサ酸化膜１１８を蒸着する。すなわち、本実施形態においては、従来のＬＰＣＶＤ方法などのＣＶＤ方法またはＡＬＤ方法によって前記スペーサ酸化膜１１８を形成するのではなく、気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給して酸化膜を形成するＰＤＬ（Ｐｕｌｓｅ Ｄｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒ）蒸着方法によって前記スペーサ酸化膜１１８を形成する。
以下、ＰＤＬ蒸着方法を用いた酸化膜の形成工程の具体的な反応原理について、図２に基づいて説明する。
図２に示すように、前記ＰＤＬ蒸着方法で酸化膜を形成するとき、まず、酸化膜が形成される被蒸着層２００上に気体状態のトリメチルアルミニウムを供給する。すると、前記被蒸着層２００のシリコンと前記トリメチルアルミニウムのアルミニウムとが互いに反応し、前記被蒸着層２００の表面がメチルアルミニウムによって覆われる。
その後、前記メチルアルミニウムによって覆われた被蒸着層２００上に気体状態のトリス(ｔｅｒｔ-アルコキシ)シラノール、例えば、気体状態のトリス(ｔｅｒｔ-ブトキシ)シラノールまたはトリス(ｔｅｒｔ-ペントキシ)シラノールを供給すると、前記トリス(ｔｅｒｔ-アルコキシ)シラノールと前記被蒸着層２００を覆うメチルアルミニウムとが互いに反応し、前記メチルアルミニウムと前記トリス(ｔｅｒｔ-アルコキシ)シラノールの酸素とが互いに結合する(図２の第１段階を参照)。
このとき、前記一つの分子のメチルアルミニウムと一つの分子のトリス(ｔｅｒｔ-アルコキシ)シラノールとが互いに反応した後、前記アルミニウムの触媒作用によって、他のトリス(ｔｅｒｔ-アルコキシ)シラノール分子がメチルアルミニウムに拡散し、前記被蒸着層２００を覆うアルミニウムとこれに結合する酸素との間で追加的に反応して結合するため、前記被蒸着層２００を覆うアルミニウムに単一分子層のトリス(ｔｅｒｔ-アルコキシ)シラノールのみが反応するのではなく、多数の分子層のトリス(ｔｅｒｔ-アルコキシ)シラノールが反応するようになる(図２の第２段階を参照)。
上述した過程により、被蒸着層２００を覆うアルミニウムに多数の分子のトリス(ｔｅｒｔ-アルコキシ)シラノールが反応及び結合してシロキサン高分子が形成されると、これら各シロキサン高分子の相互反応により各シロキサン高分子どうしが架橋結合を形成する(図２の第３段階を参照)。その結果、この架橋結合によって、被蒸着層２００を覆うアルミニウムに結合されたシリコン-酸素結合が全ての領域にかけて均一の数で形成される。
以上の過程により、被蒸着層２００上には、酸化アルミニウムなどのアルミニウム膜及びこのアルミニウム膜上の酸化膜が形成される(図２の第４段階を参照)。前記気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給して上述した過程を繰り返すことで、所望の厚さで酸化膜を形成できる。
ところが、上記の反応原理を有するＰＤＬ蒸着方法によって酸化膜を形成すると、前記アルミニウムの触媒作用によって一サイクル当りに多数の分子層が成長するため、従来のＡＬＤ方法に比べて非常に速い速度(約１００倍の速度)で酸化膜を形成できるとともに、磁気制御的な性質によって、ＡＬＤ方法とほぼ同じく、全ての領域にかけて均一な厚さで酸化膜を形成できる。
したがって、ＰＤＬ蒸着方法を用いて前記半導体基板１００上に気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給し、前記複数のゲートスタック１１０上にスペーサ酸化膜１１８を形成すると、前記複数のゲートスタック１１０の稠密度とは関係なしに、全ての領域にかけて均一な厚さでスペーサ酸化膜１１８を形成できる。
一方、前記ＰＤＬ蒸着方法を用いたスペーサ酸化膜１１８の形成工程は、常圧以下の圧力及び２２５〜２５０℃の温度で行うことが好ましい。この工程条件は、ＰＤＬ蒸着方法によって均一な厚さの酸化膜を最も速い速度で形成する最適な工程条件であり、この工程条件下で、前記スペーサ酸化膜１１８を均一な厚さで最も速く形成できる。
また、前記スペーサ酸化膜１１８の形成工程を行う直前に、前記複数のゲートスタック１１０が形成された半導体基板１００の表面をＨＦ水溶液などの酸性水溶液で洗浄する工程をさらに行うことが好ましい。この洗浄工程を経ると、前記半導体基板１００の表面が水酸化されることで、前記気体状態のトリメチルアルミニウムとの反応性が大きく向上する。よって、前記ＰＤＬ蒸着方法により、均一な厚さのスペーサ酸化膜１１８を一層迅速に形成できる。
一方、図１(Ｄ)に示すように、前記スペーサ酸化膜１１８を形成した後、通常のトランジスタ形成工程によって前記バッファ酸化膜１１４及びスペーサ窒化膜１１６を順次エッチングし、前記スペーサ酸化膜１１８に対するブランケットエッチング工程を行って前記複数のゲートスタック１１０の両側壁にゲートスペーサ１２０を形成する。その結果、半導体基板１００上に前記ゲートスタック１１０及びゲートスペーサ１２０からなる複数のゲート１３０が形成される。続いて、前記複数のゲート１３０両側の半導体基板１００内に高農度の不純物を注入してソース/ドレイン(図示せず)を形成することで、最終的にＬＤＤ構造を有する半導体素子のトランジスタを形成する。
上述した本実施形態による半導体素子のトランジスタ形成方法によると、前記複数のゲートスタック１１０の稠密度とは関係なしに、全ての領域にかけて均一な厚さのスペーサ酸化膜１１８が形成される。したがって、このスペーサ酸化膜１１８に対するブランケットエッチングによって最終的に形成されるゲートスペーサ１２０及びこれを含むゲート１３０も、均一な厚さで形成されるので、半導体素子のトランジスタの電気的特性、例えば、ＰＭＯＳのＶｔ特性を均一に向上できる。
本発明者たちの実験結果によると、従来のＬＰＣＶＤ方法などのＣＶＤ方法でスペーサ酸化膜を形成した場合、ゲートスペーサ及びゲートが各領域別に不均一な厚さで形成されることで、ＰＭＯＳのＶｔ領域別差が２２０ｍＶに達して半導体素子のトランジスタの電気的特性が大きく不均一化及び悪化された。しかし、本実施形態によるＰＤＬ蒸着方法でスペーサ酸化膜を形成すると、ゲートスペーサ及びゲートが均一な厚さで形成されることで、ＰＭＯＳのＶｔ領域別差が１５０ｍＶに過ぎなかった(約７０ｍＶの改善効果がある)。また、ＰＭＯＳのＶｔローディング効果の領域別差を測定した結果によっても、従来は１７２ｍＶに達したが、本実施形態は２９ｍＶに過ぎなく、約１４０ｍＶの改善効果があった。
上述したように、本実施形態によって半導体素子のトランジスタを形成すると、半導体素子のトランジスタの電気的特性、特に、ペリトランジスタの電気的特性を均一に向上することで、半導体素子を安定的に動作できるとともに、全体的な素子製造工程の収率も大きく向上できる。
以上、本発明の好ましい実施形態について詳しく説明したが、本発明の権利範囲は、これに限定されるものでなく、特許請求の範囲で定義する本発明の基本概念を用いた当業者の多様な変形及び改良形態も本発明の権利範囲に属する。
例えば、上述した実施形態では、バッファ酸化膜及びスペーサ窒化膜と共にスペーサ酸化膜を形成し、これら膜をエッチングしてゲートスペーサを形成したが、スペーサ酸化膜の単一膜によりゲートスペーサを形成する半導体素子のトランジスタ形成方法も、スペーサ窒化膜及びスペーサ酸化膜の二重膜によりゲートスペーサを形成する半導体素子のトランジスタ形成方法も、特許請求の範囲によって定義される本発明の権利範囲内に含まれる。
本発明の一実施形態による半導体素子のトランジスタ形成工程を順次示した断面図である。 本発明の一実施形態による半導体素子のトランジスタ形成工程を順次示した断面図である。 本発明の一実施形態による半導体素子のトランジスタ形成工程を順次示した断面図である。 本発明の一実施形態による半導体素子のトランジスタ形成工程を順次示した断面図である。 図１のトランジスタ形成方法におけるスペーサ酸化膜形成工程の反応原理を示した図である。
符号の説明
１００ 半導体基板、１０２ ゲート絶縁膜、１０４ ゲート導電膜、１０６ 金属シリサイド膜、１０８ ハードマスク膜、１１０ ゲートスタック、１１４ バッファ酸化膜、１１６ スペーサ窒化膜、１１８ スペーサ酸化膜、１２０ ゲートスペーサ、１３０ ゲート。

Claims (6)

  1. 半導体基板上に複数のゲートスタックを形成する段階と、
    前記半導体基板上に気体状態のトリメチルアルミニウム及びトリス(ｔｅｒｔ-アルコキシ)シラノールを交互に供給することで、前記複数のゲートスタック上にスペーサ酸化膜を形成する段階と、
    を含むことを特徴とする半導体素子のトランジスタ形成方法。
  2. 前記ゲートスタックの形成段階後、前記複数のゲートスタックの表面を酸化する段階と、
    前記複数のゲートスタック両側の半導体基板内にＬＤＤ領域を形成する段階と、
    前記複数のゲートスタック上にバッファ酸化膜及びスペーサ窒化膜を順次形成する段階と、
    をさらに含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
  3. 前記トリス(ｔｅｒｔ-アルコキシ)シラノールは、トリス(ｔｅｒｔ-ブトキシ)シラノールまたはトリス(ｔｅｒｔ-ペントキシ)シラノールであることを特徴とする請求項１または請求項２に記載の半導体素子のトランジスタ形成方法。
  4. 前記スペーサ酸化膜の形成段階は、常圧以下の圧力及び２２５〜２５０℃の温度で行うことを特徴とする請求項１または請求項２に記載の半導体素子のトランジスタ形成方法。
  5. 前記スペーサ酸化膜の形成段階前に、前記半導体基板の表面を酸性水溶液で洗浄する段階をさらに含むことを特徴とする請求項１または２に記載の半導体素子のトランジスタ形成方法。
  6. 前記酸性水溶液は、ＨＦ水溶液であることを特徴とする請求項５に記載の半導体素子のトランジスタ形成方法。
JP2005362831A 2005-09-30 2005-12-16 半導体素子のトランジスタ形成方法 Pending JP2007103892A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092374A KR100675897B1 (ko) 2005-09-30 2005-09-30 반도체 소자의 트랜지스터 형성 방법

Publications (1)

Publication Number Publication Date
JP2007103892A true JP2007103892A (ja) 2007-04-19

Family

ID=37902424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362831A Pending JP2007103892A (ja) 2005-09-30 2005-12-16 半導体素子のトランジスタ形成方法

Country Status (4)

Country Link
US (1) US20070077717A1 (ja)
JP (1) JP2007103892A (ja)
KR (1) KR100675897B1 (ja)
TW (1) TWI278938B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001827A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 이중 게이트 산화막을 갖는 반도체 소자의 제조방법
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
KR100996816B1 (ko) * 2002-03-28 2010-11-25 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 이산화규소 나노라미네이트의 증기증착
US6664156B1 (en) * 2002-07-31 2003-12-16 Chartered Semiconductor Manufacturing, Ltd Method for forming L-shaped spacers with precise width control
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same

Also Published As

Publication number Publication date
KR100675897B1 (ko) 2007-02-02
US20070077717A1 (en) 2007-04-05
TWI278938B (en) 2007-04-11
TW200713462A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US9911613B2 (en) Method of fabricating a charge-trapping gate stack using a CMOS process flow
JP6873890B2 (ja) Оｎｏスタックの形成方法
JP5509472B2 (ja) 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
KR100757645B1 (ko) 반도체 장치 및 상보형 반도체 장치
US7622340B2 (en) Method for manufacturing semiconductor device
JP5122059B2 (ja) 金属ゲートパターンを有する半導体素子の製造方法
JP2010530127A5 (ja)
JP2006032948A (ja) 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法
TWI761505B (zh) 製造半導體裝置的方法
JP5050351B2 (ja) 半導体装置の製造方法
JP2010147104A (ja) 半導体装置の製造方法
US20070155105A1 (en) Method for forming transistor of semiconductor device
JP2007103892A (ja) 半導体素子のトランジスタ形成方法
JP2008130963A (ja) 半導体装置及びその製造方法
CN1967790A (zh) 移除栅极上的金属硅化物层的方法及蚀刻方法
US7517781B2 (en) Method of manufacturing semiconductor device
US6803277B1 (en) Method of forming gate electrode in flash memory device
KR100665396B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2008010881A (ja) 半導体装置の製造方法
KR20070014410A (ko) 불휘발성 메모리 장치의 제조방법
KR100982600B1 (ko) 반도체 소자 및 그 제조 방법
KR20040045578A (ko) 반도체 소자의 스페이서 형성방법
KR20040054053A (ko) 반도체 소자 제조 방법
JP2004221580A (ja) Ｍｏｓトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717