KR19980071177A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR19980071177A
KR19980071177A KR1019980003625A KR19980003625A KR19980071177A KR 19980071177 A KR19980071177 A KR 19980071177A KR 1019980003625 A KR1019980003625 A KR 1019980003625A KR 19980003625 A KR19980003625 A KR 19980003625A KR 19980071177 A KR19980071177 A KR 19980071177A
Authority
KR
South Korea
Prior art keywords
silicon film
region
metal element
film
crystalline silicon
Prior art date
Application number
KR1019980003625A
Other languages
English (en)
Inventor
순페이 야마자키
Original Assignee
순페이 야마자키
한도타이 에네루기 겐큐쇼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순페이 야마자키, 한도타이 에네루기 겐큐쇼 주식회사 filed Critical 순페이 야마자키
Publication of KR19980071177A publication Critical patent/KR19980071177A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

니켈을 이용한 결정성 규소막을 제작에 있어서, 결정화 후에 니켈 원소의 제거를 한다.
니켈을 이용하여 얻어진 결정성 규소막상에 마스크(106)를 형성하여, P(인)의 도핑을 107과 109의 영역에 대하여 행한다. 그 후, 할로겐 원소를 함유한 분위기중에서의 가열 처리를 한다. 이 때, 니켈 원소는 108의 영역으로부터 107과 109의 영역으로 이동한다. 그리고 니켈 원소가 제거된 108의 영역을 이용하여 박막 트랜지스터를 제작한다.

Description

반도체 장치의 제작 방법
본 명세서에서 개시하는 발명은 유리 등의 기판상에 형성된 규소막을 사용한 반도체 장치의 제작 방법에 관한 것이다. 예를 들면, 유리 기판상에 박막 트랜지스터를 제작하는 방법에 관한 것이다.
(종래의 기술)
종래부터 유리 기판이나 석영 기판상에 박막 트랜지스터를 제작하는 기술이 알려져 있다.
박막 트랜지스터로서는 비정질 규소막을 사용한 것이 주류이지만, 최근에는 결정성을 갖는 규소막을 사용한 것도 제작되고 있다.
결정성을 갖는 규소막을 사용한 박막 트랜지스터는 높은 성능을 얻을 수 있는 특징이 있다.
그러나, 큰 면적에 균일하게 높은 결정성을 갖는 규소막을 형성하는 것은 곤란한 것도 사실이다.
또한, 기판으로서 염가인 유리 기판을 이용하는 것을 생각한 경우, 유리 기판이 견디는 프로세스 온도 이하에서 결정성 규소막을 얻는 기술이 필요하게 된다. 이 사실은 비용적으로 중요한 기술 과제이다.
상기의 유리 기판이 견디는 프로세스 온도의 하나로서, 레이저 어닐 프로세스를 들 수 있다. 레이저 어닐 프로세스는 기판에 대해서는 열충격이 거의 없는 우위성이 있다.
그러나,
(1)큰 면적에 걸쳐 균일한 레이저 어닐을 시행하는 것은 곤란하다.
(2) 레이저광의 발진 강도가 불안정하다.
와 같은 문제가 있다.
이러한 문제를 해결하는 수단으로서, 특개평 07-321339호 공보에 기재된 기술이 공지되어 있다.
이 기술은 니켈 등의 규소의 결정화를 조장하는 금속 원소를 비정질 규소막에 도입함으로써, 유리 기판이 견딜 수 있는 온도에서의 가열 처리에 의해 결정성 규소막을 얻는 기술이다.
상기 특개평 07-321339호 공보에 기재된 기술을 이용하면, 지금까지 얻어지지 않았던 고품질의 양호한 결정성 규소막(단지 결정성이 양호하다는 의미가 아니라, 양호한 특성을 갖는 TFT가 얻어진다고 하는 의미)을 큰 면적에 걸쳐 얻을 수 있다. 그러나 한편으로는, 잔류하는 금속 원소가 원인으로 보이는 특성의 분산이나 불안정성과 같은 문제가 있다.
본 명세서에서 개시하는 발명은 이 문제를 해결하는 수단을 제공하는 것을 과제로 한다.
(과제를 해결하기 위한 수단)
본 명세서에서 개시하는 발명의 하나는,
비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과, 가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 이동시키는 공정과,
상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
다른 발명의 구성은,
비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과, 가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과,
상기 결정성 규소막에 대하여 레이저광의 조사를 하는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 이동시키는 공정과,
상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
다른 발명의 구성은,
비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과, 가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 마스크된 영역에서 상기 불순물 원소의 도핑이 행해진 영역을 향하여 상기 금속 원소를 이동시키는 공정과,
상기 마스크된 영역을 이용하고 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
본 명세서에서 개시하는 발명의 하나는,
절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과,
가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 마스크된 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 다른 부분으로 이동시키는 공정과,
상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과,
가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과,
상기 결정성 규소막에 대하여 레이저광의 조사를 행하는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 불순물 원소의 가속 주입된 영역으로 이동시키는 공정과,
상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과,
가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과,
상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과,
가열 처리하여 상기 마스크된 영역에서 상기 불순물 원소의 도핑이 행해진 영역을 향하여 상기 금속 원소를 이동시키는 공정과,
상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 한다.
이상의 구성에 있어서, 금속 원소를 이동시키는 공정에서, 산소를 함유하는 분위기에 있어서, 가열 처리를 하는 것이 바람직하다.
또한, 이상의 구성에 있어서, 규소의 결정화를 조장하는 금속 원소로서, Ni(니켈)를 이용하는 것이 바람직하다.
또한, 규소의 결정화를 조장하는 금속 원소로서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 일종 또는 복수 종류의 원소를 이용할 수가 있다.
그리고 또한, 가속 주입되는 불순물 원소로서 P(인)를 이용하는 것이 바람직하다. P 이외에는, P와 동일한 족의 N, As, Sb, Bi에서 선택된 재료를 사용할 수 있다.
또한, 마스크되는 영역은 금속 원소가 선택적으로 도입된 영역을 피하여 선택하는 것이 중요하게 된다.
도 1a 내지 도 1e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 2a 내지 도 2e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 3a 내지 도 3e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 4a 내지 도 4e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 5a 내지 도 5e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 6a 내지 도 6e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 7a 내지 도 7e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 8a 내지 도 8e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 9a 내지 도 9f는 발명을 이용한 장치의 구성을 나타내는 도면.
도 10a 내지 도 10e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 11a 내지 도 11e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
도 12a 내지 도 12e는 박막 트랜지스터의 제작 공정을 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명
101: 유리 기판 102: 하지막(산화규소막)
103: 비정질 규소막 104: 표면에 접촉하여 보유된 니켈 원소
105: 결정성 규소막 106: 산화규소막으로 이루어지는 마스크
107: P(인)원소가 도핑된 영역 108: P(인)원소가 도핑되지 않은 영역
109: P(인)원소가 도핑된 영역 110: 레지스터 마스크
111: 활성층이 되는 산화규소막의 패턴
11: CVD 법에 의해 성막된 산화규소막
112: 소스 영역 113: 채널 영역
114: 드레인 영역 115: 질화규소막
116: 수지막 117: 소스 전극
118: 드레인 전극
도 1a 내지 도 1e에 도시하는 바와 같이, 규소의 결정화를 조장하는 금속 원소인 니켈을 이용하여 결정화시킨 결정성 규소막의 일부를 레지스터 마스크(106)로 마스크하고, 마스크되지 않은 영역에 P(인) 이온을 가속 주입한다.
이 결과, 107과 109의 영역에 P 이온이 도핑된다. 또한, 이들 영역은 이 때, 이온의 충격에 의해 손상되며, 비정질화한다.
그리고 도 2a에 도시하는 바와 같이 염소를 함유한 분위기중에서 가열 처리를 함으로써, 마스크되어 있던 108의 영역으로부터 P가 가속 주입된 107,109의 영역으로 니켈 원소를 이동한다.
이렇게 하여 108의 영역에서 니켈 원소를 제거한다. 그리고, 이 영역을 이용하여 박막 트랜지스터의 활성층을 형성한다.
이렇게 함으로써, 니켈 원소의 영향을 배제하여 박막 트랜지스터를 제작할 수가 있다.
(실시예)
(실시예 1)
도 1a 내지 도 1e 및 도 2a 내지 도 2e에 본 실시예의 제작 공정의 개략을 나타낸다.
우선 도 1a에 도시하는 바와 같이, 유리 기판(101)상에 하지막으로서, 산화규소막(102)을 플라즈마 CVD 법에 의해 3000Å의 두께로 성막한다.
다음에 감압열 CVD 법(또는 플라즈마 CVD 법)에 의해, 비정질 규소막(103)을 400Å의 두께로 성막한다. 또, 비정질 규소막(103)중에는 Ge를 함유시켜도 된다.
비정질 규소막(103)을 성막하면, 그 표면에 도시하지 않는 극히 얇은 산화막을 형성한다. 여기서는 산소 분위기중에 있어서 UV 광을 조사함으로써 극히 얇은 산화막을 성막한다. 이 산화막은 나중에 도포되는 용액의 습성(wetting property)을 향상시키는 기능을 갖고 있다.
다음에 니켈을 10 ppm(중량 환산)으로 함유한 니켈아세트산염 용액을 도포 한다. 그리고 스핀 코터에 의해, 여분의 용액을 날려보내 제거한다.
이 결과, 104로 도시되는 바와 같이 비정질 규소막(103)의 표면에 니켈 원소가 접촉하여 보유된 상태가 얻어진다. (도 1a)
도 1a에 도시하는 상태를 얻으면, 600℃, 6시간의 가열 처리를 하여, 비정질 규소막(103)의 결정화를 행한다. 이렇게 해서 결정성 규소막(105)을 얻는다.
이 가열 처리는 550℃ 내지 700℃, 바람직하게는 600℃ 내지 650℃의 온도로 할 수 있다. 또, 가열 온도의 상한은 유리 기판의 변형점보다 낮게 하는 것이 필요하다.
다음에 도 1c에 도시하는 바와 같이 얻어진 결정성 규소막(105)에 대하여 레이저광의 조사를 행한다. 여기서는, KrF 엑시머 레이저(파장248 nm)를 사용한다.
엑시머 레이저는 펄스 발진형의 레이저이며, 이 레이저광이 조사됨으로써, 피조사 영역이 순간적으로 용융 고화하는 것이 반복된다.
엑시머 레이저광을 조사함으로써, 일종의 비평형 상태가 형성된다. 구체적으로는, 표면에 리지라고 불리는 볼록부가 형성되거나, 니켈 원소가 부분적으로 편석되기도 한다.
이러한 비평형 상태에 있어서는, 외부로부터 어떠한 에너지가 주어진 경우에 니켈 원소가 움직이기 쉽게 되어 있다.
레이저광의 조사가 종료하면, 도 1d에 도시하는 바와 같이 산화규소막으로 이루어지는 마스크(106)를 형성한다.
다음에 P(인) 원소의 도핑을 플라즈마 도핑법(또는 이온 주입법)으로써 행한다.
이 도핑은 최종적으로 규소막중에 잔류하는 니켈 원소의 농도와 비교하여 P 원소의 농도가 1자리수 이상 높아지도록 조건을 설정한다.
본 발명자들의 계측에 의하면, 도 1c의 공정이 종료한 시점에서의 규소막중에 잔류하는 니켈 원소 농도의 최고치는 1×1019원자개 cm-3정도이다.
따라서, 이 경우는 P 원소의 도핑을 P가 막중에 최저라도 1×1020원자개 cm-3정도 이상 잔류하도록 도핑 조건을 설정한다.
이 P 이온의 도핑은 도 1e의 107과 109의 영역에 대하여 행해진다. 이 도핑의 결과, 107과 109의 영역은 P를 고농도로 함유하게 된다. 또한, 이들 영역은 주입되는 이온의 충격에 의해서 비정질화 된다.
또한, 108로 도시되는 영역은 산화규소막으로 이루어지는 마스크(106)가 존재하는 관계로 P 원소는 도핑되지 않는다. 또한 이 상태에 있어서, 108의 영역은 결정성을 유지하고 있다.
P 원소의 도핑 종료 후, 시료를 가열 처리한다. 여기서는, 질소(분압비88%)와 산소(분압비10%)와 염화수소(분압비2%)의 혼합 가스 분위기로 한 가열 화로에 시료를 배치하여, 400℃, 30분의 가열 처리를 한다.
이 공정에서, P(인)의 작용에 의해 영역(108)중의 니켈 원소가 107과 108의 영역으로 이동한다. (도 2a)
이 니켈 원소의 이동은 앞서의 레이저광의 조사에 의해, 니켈 원소가 이동하기 쉽게 되어 있는 것, 더욱이 107과 109의 영역이 비정질화되어 있는 것에 의해 조장된다.
특히 107과 109의 영역이 비정질화되며, 결함이나 변형이 많이 형성되어 있는 것이, 니켈 원소의 그 영역으로의 이동에 큰 역할을 한다.
또한, 이 때, 드러난 규소막의 표면(107과 109의 영역의 표면)에 얇은 산화막(열산화막)이 형성되며, 거기에 할로겐 원소의 작용에 의해 니켈 원소가 빠져나간다. 또, 레이저광의 조사를 하지 않는 경우, 이 가열 온도를 더욱 높여, 예를 들면 600℃ 이상과 같은 온도로 할 필요가 있다.
그리고, 107과 108의 영역이 상기 분위기에 노출됨으로써, 극히 얇은 열산화막이 형성되며, 그 막 내에 니켈 원소가 게터링된다.
이 공정에서, 107과 109의 영역은 국소적으로 에칭이 과도하게 진행하여, 구멍투성이의 상태가 된다. (이 영역은 도저히 소자 형성에 이용할 수 없다)
가열 처리가 종료하면, 산화규소막으로 이루어지는 마스크(106)를 제거한다. 그리고 도 2b에 도시하는 바와 같이 레지스터 마스크(110)를 형성한다. 이 레지스터 마스크는 마스크(106)로 덮혀 있던 영역보다 좁은 면적을 덮도록 다소의 여유를 가진 것으로 한다.
이 레지스터 마스크(110)를 이용하여, 규소막을 패턴화 한다. 이 결과, 111로 도시되는 결정성 규소막의 패턴이 얻어진다. 이 패턴은 나중에 박막 트랜지스터의 활성층이 된다. (도 2c)
이 결정성 규소막은, 막중의 니켈 원소가 외부로 제거된 것으로 되어 있다.
111로 도시되는 패턴을 얻으면, 레지스터 마스크(110)를 제거한다. 그리고 규소막 패턴(111)을 덮고, 100과 11로 도시되는 막이 적층된 게이트 절연막을 형성한다.
여기서는, 우선 플라즈마 CVD 법에 의해, 1000Å의 산화규소막(11)을 성막하며, 또한 열산화법에 의해, 50Å 정도의 산화막(100)을 형성하여, 게이트 절연막으로 한다.
이 경우, CVD 법으로 성막한 산화규소막(11)의 안쪽에 나중에서부터 성막하는 열산화막(100)이 성막된다. (도 2d)
게이트 절연막을 성막하면, 알루미늄을 주성분으로 하는 게이트 전극(12)을 형성한다. 이 게이트 전극(12)에는, 그 패턴을 형성 후에 양극산화법에 의해, 양극산화막(10)을 성막한다. 이 양극산화막(10)은 내열성이 낮은 알루미늄막의 표면을 전기적 및 기계적으로 보호하는 기능을 갖고 있다.
다음에 소스 및 드레인 영역을 형성하기 위해서 불순물의 도핑을 행한다. 여기서는, N 채널형의 박막 트랜지스터를 제작하기 위해서 P(인) 이온을 플라즈마 도핑법으로 도핑한다.
이 공정에서, 112와 114의 영역에 P 원소가 도핑된다. 그리고, 112가 소스 영역, 114가 드레인 영역이 된다. 또한, 113의 영역이 채널 영역이 된다.
또한, 도핑의 종료 후에 레이저광의 조사를 행하여, 도핑 시에 생긴 손상된 어닐과 도핑된 불순물을 활성화한다.
다음에 도 2e에 도시하는 바와 같이, 층간절연막으로서 질화규소막(115)을 2000Å의 두께로 플라즈마 CVD 법으로 성막한다.
또한 폴리이미드 수지막(116)을 스핀코트법으로 성막한다. 층간절연막(116)에 수지막을 이용하면, 그 표면을 평탄화할 수 있는 유의성이 있다.
수지막의 재료로서는, 폴리아미드, 폴리이미드아미드, 에폭시, 아크릴 등의 재료를 이용할 수 있다.
또한 컨택트 홀을 형성하여, 소스 전극(117)과 드레인 전극(118)의 형성을 한다. 이렇게 해서 박막 트랜지스터가 완성된다. (도 2e)
(실시예 2)
도 3a 내지 도 3e 및 도 4a 내지 도 4e에 본 실시예의 제작 공정의 개략을 도시한다. 본 실시예에서는, 실시예 1과 다른 결정화 방법을 나타낸다.
먼저 도 3a에 도시하는 바와 같이, 유리 기판(201)상에 하지막으로서, 산화규소막(202)을 플라즈마 CVD 법에 의해 3000Å의 두께로 성막한다.
다음에 감압열 CVD 법(또는 플라즈마 CVD 법)에 의해, 비정질 규소막(203)을 400Å의 두께로 성막한다.
비정질 규소막(203)을 성막하면, 그 표면에 도시하지 않는 극히 얇은 산화막을 형성한다. 여기서는, 산소분위기중에 있어서 UV 광을 조사함으로써 극히 얇은 산화막을 성막한다. 이 산화막은 나중에 도포되는 용액의 습성을 향상시키는 기능을 갖고 있다.
다음에 산화규소막으로 이루어지는 마스크(15)를 형성한다. 이 마스크는 두께가 1000Å의 산화규소막을 플라즈마 CVD 법으로 성막하여, 그것을 패턴화 함으로써 얻는다.
이 마스크(15)에는, 16으로 도시되는 슬릿장의 개구가 형성되어 있다. 비정질 규소막(203)은 이 슬릿(16)의 영역에서 드러나고 있다.
다음에 니켈을 10 ppm(중량 환산)함유한 니켈아세트산염 용액을 도포한다.
그리고 스핀 코터에 의해, 여분의 용액을 날려보내 제거한다.
이 결과, 204로 도시되는 바와 같이 니켈 원소가 접촉하여 보유된 상태가 얻어진다. 여기서, 니켈 원소는 개구(16)의 영역만에 있어서, 비정질 규소막(203)의 표면에 접촉하여 보유된 상태가 된다. (도 3a)
도 3a에 도시하는 상태를 얻으면, 600℃, 6시간의 가열 처리를 한다. 이 공정에서, 17로 도시하는 바와 같이, 선택적으로 니켈 원소가 도입된 영역(개구(16)의 영역)으로부터 결정 성장이 기판(201)에 평행한 방향으로 진행한다. 이렇게 해서 결정성 규소막(205)을 얻는다. (도 3b)
이 가열 처리는 550℃ 내지 700℃, 바람직하게는 600℃ 내지 650℃의 온도로 할 수 있다. 또, 가열 온도의 상한은 유리 기판의 변형점보다 낮게 하는 것이 필요하다.
다음에 도 3c에 도시하는 바와 같이 얻어진 결정성 규소막(205)에 대하여 레이저광의 조사를 행한다. 여기서는, KrF 엑시머 레이저(파장 248 nm)를 사용한다.
엑시머 레이저는 펄스 발진형 레이저이며, 이 레이저광이 조사됨으로써, 피조사 영역이 순간적으로 용융 고화하는 것이 반복된다.
엑시머 레이저광을 조사함으로써, 일종의 비평형 상태가 형성된다. 구체적으로는 표면에 리지라고 불리는 볼록부가 형성되거나, 니켈 원소가 부분적으로 편석하기도 한다.
이러한 비평형의 상태에 있어서는, 외부로부터 어떠한 에너지가 주어진 경우에 니켈 원소가 움직이기 쉽게 되어 있다.
레이저광의 조사가 종료하면, 도 3d에 도시하는 바와 같이 산화규소막으로 이루어지는 마스크(206)를 형성한다.
이 마스크(206)에 의해서 덮혀지는 영역은, 앞서의 니켈 원소가 선택적으로 도입된 영역을 피하여 형성하는 것이 중요하게 된다.
이것은, 나중에 마스크(206)로 덮혀지지 않는 영역이 제거되는 것이지만, 이 때 니켈 원소가 도입되어, 결정 성장의 시점이 된 영역(니켈 원소가 비교적 고농도에 포함된다)도 동시에 제거하는 것이 바람직하기 때문이다.
다음에 P(인) 원소의 도핑을 플라즈마 도핑법(또는 이온 주입법)으로 행한다.
이 도핑은 최종적으로 막중에 잔류하는 니켈 원소의 농도와 비교하여 P 원소의 농도가 1자리수 이상 높아지도록 조건을 설정한다.
본 발명자 들의 계측에 의하면, 도 3c의 공정이 종료한 시점에서의 규소막중에 잔류하는 니켈 원소 농도의 최고치는 1×1019원자개 cm-3정도이다.
따라서, 이 경우는 P 원소의 도핑을 P가 막중에 최저라도 1×1020원자개 cm-3정도 이상 잔류하도록 도핑 조건을 설정한다.
이 P 이온의 도핑은 도 3e의 207과 209의 영역에 대하여 행해진다. 이 도핑의 결과, 207과 209의 영역은 P를 고농도로 함유하게 된다. 또한, 이들 영역은 주입되는 이온의 충격에 의해서 비정질화된다.
또한, 208로 도시되는 영역은 산화규소막으로 이루어지는 마스크(206)가 존재하는 관계로 P 원소는 도핑되지 않는다. 또한 이 상태에 있어서, 208의 영역은 결정성을 유지하고 있다.
P 원소의 도핑 종료 후, 시료를 가열 처리한다. 여기서는, 질소(분압비88%)와 산소(분압비10%)와 염화수소(분압비2%)의 혼합 가스 분위기로 한 가열화로에 시료를 배치하여, 400℃, 30분의 가열 처리를 한다.
이 공정에서, P(인)의 작용에 의해 영역(208)중의 니켈 원소가 207과 208의 영역으로 이동한다. (도 4a)
이 니켈 원소의 이동은, 먼저 레이저광의 조사에 의해, 니켈 원소가 이동하기 쉽게 되어 있는 것, 또한 207과 209의 영역이 비정질화 되어 있는 것에 의해 조장된다.
특히 207과 209의 영역이 비정질화되며, 결함이나 변형이 많이 형성되어 있는 것이, 니켈 원소의 그 영역으로의 이동에 큰 역할을 한다.
이 공정에서, 207과 209의 영역은, 국소적으로 에칭이 과도하게 진행하여, 구멍투성이의 상태가 된다. (이 영역은 도저히 소자 형성에 이용할 수 없다)
또, 레이저광의 조사를 하지 않는 경우, 이 가열온도를 600℃ 이상으로 높일 필요가 있다. 이것은 니켈 원소가 그다지 움직이기 쉽지 않기 때문이다.
가열 처리가 종료하면, 산화규소막으로 이루어지는 마스크(206)를 제거한다. 그리고 도 4b에 도시하는 바와 같이 레지스터 마스크(210)를 형성한다. 이 레지스터 마스크는, 마스크(206)로 덮혀 있는 영역보다 좁은 면적을 덮도록 다소의 여유를 가진 것으로 한다.
이 레지스터 마스크(210)를 이용하여, 규소막을 패턴화한다. 이 결과, 니켈 원소가 편석한 영역이 제거된다. (이상의 공정을 레터럴 게터링으로 칭한다)
이렇게 해서, 211로 도시되는 결정성 규소막의 패턴이 얻어진다. 이 패턴은 나중에 박막 트랜지스터의 활성층이 된다. (도 4c)
이 결정성 규소막은 막중의 니켈 원소가 외부로 제거된 것으로 되어 있다.
211로 도시되는 패턴을 얻으면, 레지스터 마스크(210)를 제거한다. 그리고 규소막 패턴(211)을 덮어, 200과 11로 도시되는 막이 적층된 게이트 절연막을 형성한다.
여기서는, 우선 플라즈마 CVD 법에 의해, 1000Å의 산화규소막(21)을 성막하며, 또한 열산화법에 의해, 50Å 정도의 산화막(200)을 형성하여, 게이트 절연막으로 한다.
이 경우, CVD 법으로 성막한 산화규소막(21)의 안쪽에 나중에서부터 성막하는 열산화막(200)이 성막된다. (도 4d)
게이트 절연막을 성막하면, 알루미늄을 주성분으로 하는 게이트 전극(213)을 형성한다. 이 게이트 전극(22)에는, 그 패턴을 형성한 후에 양극산화법에 의해, 양극산화막(20)을 성막한다. 이 양극산화막은, 내열성이 낮은 알루미늄막의 표면을 전기적 및 기계적으로 보호하는 기능을 갖고 있다.
다음에 소스 및 드레인 영역을 형성하기 위해서 불순물의 도핑을 행한다. 여기서는, N 채널형의 박막 트랜지스터를 제작하기 위해서 P(인) 이온을 플라즈마 도핑법으로 도핑한다.
이 공정에서, 212와 214의 영역에 P 원소가 도핑된다. 그리고, 212가 소스 영역, 214가 드레인 영역이 된다. 또한, 213의 영역이 채널 영역이 된다.
또한, 도핑 종료 후에 레이저광의 조사를 행하여, 도핑 시에 생긴 손상된 어닐과 도핑된 불순물을 활성화한다.
다음에 도 4e에 도시하는 바와 같이, 층간절연막으로서 질화규소막(215)을 2000Å의 두께로 플라즈마 CVD 법으로 성막한다.
또한 폴리이미드수지막(216)을 스핀 코트법으로 성막한다. 층간절연막에 수지막을 이용하면, 그 표면을 평탄화할 수 있는 유의성이 있다.
수지막의 재료로서는, 폴리아미드, 폴리이미드아미드, 에폭시, 아크릴 등의 재료를 이용할 수 있다.
또한 컨택트 홀을 형성하여, 소스 전극(217)과 드레인 전극(218)의 형성을 한다. 이렇게 해서 박막 트랜지스터가 완성된다. (도 4e)
(실시예 3)
본 실시예에서는, 도 2a에 도시하는 실시예 1의 니켈의 게터링 공정 및 도 4a 내지 도 4e에 도시하는 실시예 1의 니켈의 게터링 공정에서, 할로겐 원소를 함유한 분위기중에서의 가열 처리 대신에, 불산과 과수를 혼합한 용액으로 처리를 한다. 이 때, 니켈, 니켈실리사이드가 선택적으로 에칭된다.
(실시예 4)
본 실시예는 실시예 1 및 실시예 2에 나타내는 구성에 있어서, TFT의 경계값을 제어하는 방법에 관한 것이다.
여기서는, 도 1a에 도시하는 비정질 규소막(103)의 성막 시에 미량의 B(붕소)를 도핑한다. 이 도핑을 하기 위해서는, 성막 시에 B2H6를 성막 가스 중에 미량으로 혼합시킨다. 또한, 실시예 2에서는, 도 3a에 도시하는 비정질 규소막(203)의 성막시에 B를 도핑한다.
이렇게 하는 것은, 채널 영역을 약한 P 형으로 함으로써, TFT의 경계값을 제어하기 위해서이다.
도핑 방법으로서는, 비정질 규소막의 성막 후에 플라즈마 도핑법 또는 이온주입법에 의해, B(붕소)를 도핑할 수도 있다.
또, P 채널형의 TFT를 제작하는 것이라면, P(인)의 도핑을 행하면 된다.
(실시예 5)
본 실시예에서는, 실시예 1 및 실시예 2에 나타내는 구성에 있어서, 게이트 전극으로서, 규소 재료를 사용한다.
(실시예 6)
본 실시예는 실시예 1 및 실시예 2에 나타내는 공정에서, 규소의 결정화를 조장하는 금속 원소의 도입 방법으로서, 이온 주입법을 사용하는 경우의 예이다. 즉, 니켈 이온을 전계에 의해 가속하여, 비정질 규소막에 박아넣는 방법에 의해, 비정질 규소막중에 니켈 원소를 도입하는 경우의 예이다.
이온 주입법을 사용한 경우에는, 니켈 원소의 도입량을 정밀하게 제어할 수 있는 우위성이 있다.
(실시예 7)
본 실시예는 본 명세서에 개시하는 금속 원소의 제거 방법을 이용하여 상보형으로 구성된 박막 트랜지스터 회로를 제작하는 공정을 나타낸다.
먼저 도 5a에 도시하는 바와 같이 유리 기판(301)상에 산화규소막으로 이루어지는 하지막(302)을 성막한다. 다음에 비정질 규소막(302)을 성막한다. 그리고, 아세트산 니켈염 용액을 사용하여 니켈 원소가 304로 도시하는 바와 같이 비정질 규소막(303)의 표면 전체에 접촉하여 보유된 상태를 얻는다. (도 5a)
다음에 가열 처리를 시행하여, 비정질 규소막(303)을 결정화시킨다. (도 5b)
또한 도 5c에 도시하는 바와 같이 레이저광의 조사를 행한다.
다음에 산화규소막으로 이루어지는 마스크(306과 307)를 형성한다. (도 5d)
다음에 도 5e에 도시하는 바와 같이 P(인) 이온을 강하게 도핑한다.
이 공정에서, 308,310,312의 영역에 P 이온이 가속 주입된다. 또한, 309,311의 영역에는, P 이온은 가속 주입되지 않는다.
다음에 도 6a에 도시하는 바와 같이 HCl과 산소와 질소의 혼합 분위기중에서 가열 처리를 하여, 니켈 원소의 게터링을 행한다.
그 후, 산화규소막으로 이루어지는 마스크(306,307)를 제거한다. 그리고, 도 6b에 도시하는 바와 같이 레지스터 마스크(313,314)를 형성한다.
다음에 레지스터 마스크(313,314)를 이용하여, 규소막을 패턴화한다. 이렇게 해서, 315,316으로 도시하는 결정성 규소막으로 이루어지는 패턴을 얻는다. 이 패턴의 한쪽이 P 채널형의 TFT의 활성층이 된다. 또한, 다른쪽은 N 채널형의 TFT의 활성층이 된다. (도 6c)
다음에 열산화막(318)과 플라즈마 CVD 법에 의한 산화규소막(319)으로 이루어지는 게이트 절연막을 형성한다.
또한 알루미늄으로 이루어지는 게이트 전극(311,323)을 형성하여, 그 표면에 양극산화막(320,322)을 성막한다.
다음에 도시하지 않는 레지스터 마스크를 이용하여, 선택적으로 P 및 B의 도핑을 행함으로써, P 채널형의 박막 트랜지스터의 소스 영역(324), 드레인 영역(326)을 형성한다. 또한, N 채널형의 박막 트랜지스터의 소스 영역(329), 드레인 영역(327)을 형성한다. (도 6d)
그리고, 레이저광의 조사를 행하여, 소스 및 드레인 영역의 활성화를 한다.
다음에 층간 절연막으로서, 질화규소막(230)을 성막하고, 또한 폴리이미드수지막(331)을 성막한다. 그리고 컨택트 홀(hole)을 형성하여, P 채널형 TFT의 소스 전극(332), N 채널형 TFT의 소스 전극(334), 양 TFT에 공통의 드레인 전극(333)을 형성한다.
이렇게 해서 도 6e에 도시하는 바와 같이 P 채널형의 TFT와 N 채널형의 TFT를 상보형으로 구성한 것이 얻어진다.
본 실시예에서는, 실시예 1에서 설명한 결정화 방법을 사용하여, 비정질 규소막(303)을 결정화하였지만, 실시예 2에서 설명한 결정화 방법을 사용하는 것이 가능하다.
(실시예 8)
본 실시예에서는, 역스태거형의 박막 트랜지스터의 제작 공정을 나타낸다. 우선 도 7a에 도시하는 바와 같이, 유리 기판(401)상에 하지막으로서 산화규소막(402)을 성막한다.
그리고, 금속 실리사이드로 이루어지는 게이트 전극(403)을 형성한다. 또한 게이트 절연막(404)을 성막한다.
그리고 비정질 규소막(405)을 성막한다. 다음에 산화규소막으로 이루어지는 마스크(400)를 형성한다. 이 마스크에는, 개구(40)가 형성되어 있다.
다음에 아세트산 니켈염 용액을 사용하여 니켈 원소가 406으로 도시하는 바와 같이 표면에 접촉하여 보유된 상태를 얻는다. (도 7a)
다음에 가열에 의해 비정질 규소막(405)을 결정화시킨다. 이 때, 화살표(41)로 나타나는 방향으로 결정 성장이 진행한다.
이렇게 해서, 결정성 규소막(407)을 얻는다. (도 7b)
다음에 레이저광의 조사를 행한다. (도 7c)
다음에 산화규소막으로 이루어지는 마스크(408)를 형성한다. (도 7d)
다음에 P(인)원소를 강하게 도핑한다. 이 공정에서, 409와 411의 영역에 P 원소가 강하게 도핑된다. 또한, 410의 영역에는 도핑은 행해지지 않는다. (도 7e)
다음에 HCl과 산소와 질소의 혼합 분위기중에서의 가열 처리를 시행하여, 도 8a에 도시하는 바와 같이 니켈 원소를 게터링한다.
그 후, 산화규소막으로 이루어지는 마스크(408)를 제거하여, 새롭게 레지스터 마스크(408)를 형성한다. (도 8b)
그리고 레지스터 마스크(412)를 사용하여, 규소막을 패턴화한다. 이렇게 해서, 413으로 도시되는 규소막의 패턴을 잔존시킨다. (도 8c)
다음에 게이트 전극(414)을 설치하고, 또한 게이트 전극을 마스크로서 전도형을 부여하는 불순물의 도핑을 행한다. 이렇게 해서, 소스 영역(415)과 드레인 영역(417)을 형성한다. (도 8d)
그리고, 레이저광의 조사를 행하여, 소스 및 드레인 영역의 활성화를 한다.
다음에 층간절연막으로서, 질화규소막(418)과 폴리이미드 수지막(419)을 성막한다.
또한 컨택트 홀을 형성하여, 소스 전극(420)과 드레인 전극(421)을 형성한다. 이렇게 해서 도 8e에 도시하는 바와 같이 역스태거형의 박막 트랜지스터를 완성시킨다.
본 실시예에서는, 실시예 2에서 설명한 결정화 방법을 사용하여, 비정질 규소막(303)을 결정화하였지만, 실시예 1에서 설명한 결정화 방법을 사용하는 것이 가능하다.
(실시예 9)
본 실시예에서는, 본 명세서에서 개시하는 발명을 이용한 장치의 개략을 나타낸다. 도 9a 내지 도 9f에 각 장치의 개요를 도시한다.
도 9a에 도시하는 것은, 휴대형의 정보 처리 단말이며, 전화 회선을 이용한 통신 기능을 갖고 있다.
이 전자 장치는 박막 트랜지스터를 이용한 집적화 회로(2006)를 본체(2001)의 내부에 구비하고 있다. 그리고, 액티브 매트릭스형의 액정 디스플레이(2005), 화상을 넣은 카메라부(2002), 또한 조작 스위치(2004)를 구비하고 있다.
도 9b에 도시하는 것은, 헤드 마운트 디스플레이라고 불리는 전자 장치이다. 이 장치는 밴드(2103)에 의해서 머리에 본체(21201)를 장착하여, 유사적으로 눈앞에 화상을 표시하는 기능을 갖고 있다. 화상은 좌우의 눈에 대응한 액정 표시 장치(2102)에 의해서 작성된다.
이러한 전자 장치는, 소형 경량인 것으로 하기 위해서 박막 트랜지스터를 이용한 회로가 이용된다.
도 9c에 도시하는 것은, 인공위성으로부터의 신호를 기초로 지도 정보나 각종 정보를 표시하는 기능을 갖고 있다. 안테나(2204)에서 파악한 위성에서의 정보는, 본체(2201) 내부에 구비한 전자 회로에서 처리되며, 액정 표시 장치(2202)에 필요한 정보가 표시된다.
장치의 조작은, 조작 스위치(2203)에 의해서 행해진다. 이러한 장치에 있어서도 전체의 구성을 소형화하기 위해서 박막 트랜지스터를 이용한 회로가 이용된다. 도 9d에 도시하는 것은, 휴대 전화이다. 이 전자 장치는, 본체(2301)에 안테나(2306), 음성 출력부(2302), 액정 표시 장치(2304), 조작 스위치(2305), 음성 입력부(2303)를 구비하고 있다.
도 9e에 도시하는 전자 장치는, 비디오 카메라로 불려지는 휴대형의 촬상 장치이다. 이 전자 장치는, 본체(2401)에 개폐 부재에 부착된 액정 디스플레이(2402), 개폐 부재에 부착된 조작 스위치(2404)를 구비하고 있다.
그리고 또한, 본체(2401)에는, 화상의 수상부(2406), 집적화 회로(2407), 음성 입력부(2403), 조작 스위치(2404), 배터리(2405)가 구비되고 있다.
도 9f에 도시하는 전자 장치는, 투사형의 액정 표시 장치이다. 이 장치는, 본체(2501)에 광원(2502), 액정 표시 장치(2503), 광학계(2504)를 구비하여, 스크린(2505)에 화상을 투영하는 기능을 갖고 있다.
또한, 이상 나타낸 전자 장치에 있어서의 액정 표시 장치로서는, 투과형 또는 반사형의 어떠한 것이라도 이용할 수가 있다. 표시 특성의 면에서는 투과형이 유리하며, 저소비 전력이나 소형 경량화를 추구하는 경우에는, 반사형이 유리하다.
또한, 표시 장치로서, 액티브 매트릭스형의 EL 디스플레이나 플라즈마 디스플레이 등의 플랫 패널 디스플레이를 이용할 수가 있다.
(실시예 10)
본 실시예는 실시예 1 및 실시예 2의 제작 공정을 변형한 경우를 나타낸다. 도 10a 내지 도 10e에 본 실시예의 제작 공정을 도시한다.
먼저 실시예 1 또는 실시예 2에 나타내는 결정화 공정에 따라서, 유리 기판(501)상에 하지막(502), 결정성 규소막(503)을 성막한다. 그리고, 레지스터 마스크(504)를 이용하여 산화규소막(또는 질화규소막)으로 이루어지는 마스크(505)를 형성한다. (도 10a)
다음에 506,507의 영역에 대하여 P(인)를 강하게 도핑한다. (도 10b)
다음에 등방성의 어싱을 행하여, 레지스터 마스크(504)를 등방적으로 후퇴시켜, 803으로 도시하는 바와 같은 상태로 한다. (도 10c)
그리고 이 후퇴시킨 레지스터 마스크(509)를 이용하여 산화규소막으로 이루어지는 마스크(505)를 다시 패턴화하여, 510으로 도시하는 산화규소막으로 이루어지는 패턴을 형성한다. 그리고 레지스터 마스크(509)를 제거한다. (도 10d)
그리고 도 10d의 상태에 있어서, 가열 처리를 하여, 니켈 원소를 508의 영역으로부터 506,507의 영역으로 이동시킨다.
그리고, 마스크(510)를 이용하여 508로 도시하는 규소막의 영역을 패턴화하여 나중에 박막 트랜지스터의 활성층이 되는 영역(511)을 형성한다. 나중에는, 실시예 1이나 다른 실시예 z에 기재된 공정에 따라서 박막 트랜지스터를 제작한다.
본 실시예에 나타내는 구성을 채용한 경우, P 이온을 주입하기 위한 마스크를 이용하여 자기정합적으로 511로 도시되는 규소막의 패턴을 형성할 수 있다.
(실시예 11)
본 실시예는 실시예 1 및 실시예 2에 나타내는 제작 공정을 개량한 구성에 관한 것이다. 도 11a 내지 도 11e에 본 실시예의 제작 공정을 도시한다.
먼저, 유리 기판(601)상에 하지막(602)을 성막한다. 실시예 1 또는 실시예 2에 나타내는 결정화 공정에 따라서, 결정성 규소막(603)을 성막한다.
다음에 산화규소막(또는 질화규소막)으로 이루어지는 마스크(604)를 레지스터 마스크(605)를 이용하여 형성한다. (도 11a)
다음에 P(인) 이온을 강하게 도핑한다. 이 공정에서 606과 607의 영역에 P가 강하게 도핑된다. (도 11b)
이 후, 레지스터 마스크(605)를 제거한다. 그리고, 도 11c에 도시하는 바와 같이, 가열 처리를 함으로써, 니켈 원소를 608의 영역으로부터 607,608의 영역으로 이동시킨다.
다음에 산화규소막으로 이루어지는 마스크(604)를 이용하여 규소막의 608의 영역을 패턴화하여, 609로 도시하는 영역을 얻는다.
다음에 산화규소막으로 이루어지는 마스크(604)를 이용하여, 등방성 에칭을 함에 따라, 규소막의 패턴(609)의 패턴의 측면을 에칭하여, 610으로 나타내는 패턴을 얻는다. (도 11d)
다음에 마스크(604)를 제거하여, 610으로 나타내는 규소막의 패턴을 이용하여 박막 트랜지스터의 활성층을 형성한다.
본 실시예에 나타내는 구성을 채용한 경우, 마스크(604)를 2회 이용할 수 있으며, 자기정합적으로 활성층 패턴(610)을 얻을 수 있다.
또한, 도 11e에 도시하는 규소막의 패턴화 시에 니켈 원소를 고농도로 포함한 606이나 607의 영역이 존재하지 않는 상태로 할 수 있는 것은 중요하다.
에칭을 행할 때, 사방으로 흩어져서 니켈 원소가 최종적으로 활성층이 되는 영역으로 들어가는 것이 우려된다. 예를 들면, 도 10e에 도시하는 바와 같은 패턴(511)을 형성할 때의 에칭 공정에서는, 에칭 제거되는 506이나 507의 영역의 비산물로부터 니켈 원소가 511의 영역에 들어가는 것이 우려된다.
그러나, 도 11e에 도시하는 공정에서는, 니켈 원소를 고농도로 포함하는 606이나 607의 영역이 존재하지 않으므로, 상기의 우려를 배제할 수 있다.
(실시예 12)
본 실시예에서는, 실시예 1 및 실시예 2에 나타내는 제작 공정을 개량한 예를 나타낸다. 먼저 도 12a에 도시하는 바와 같이 유리 기판(701)상에 하지막(702)을 성막하고, 또한, 실시예 1 또는 실시예 2에 나타내는 결정화 방법을 사용하여, 결정성 규소막(703)을 형성한다.
다음에 레지스터 마스크(704)를 이용하여 산화규소막(705)과 질화규소막(706)과의 적층막으로 이루어지는 마스크를 형성한다. (도 12a)
다음에 P 원소를 강하게 도핑한다. (도 12b)
다음에 가열 처리를 하여, 709의 영역으로부터 707 및 708의 영역으로 니켈 원소를 이동시킨다. (도 12c)
다음에 질화규소막의 마스크(705)를 이용하여, 산화규소막의 마스크(705)를 등방성 에칭에 의해 에칭한다. 이 결과, 측면이 에칭된 산화규소막으로 이루어지는 마스크(710)가 얻어진다. (도 12d)
다음에 질화규소막의 마스크(705)를 제거하여, 도 12d의 공정에서 얻어진 산화규소막으로 이루어지는 마스크(710)를 사용하여, 규소막의 패턴(711)을 얻는다.
이 공정의 경우도 자기정합적으로 711로 도시하는 규소막의 패턴을 얻을 수 있다.
또한, 도 12a 내지 도 12e에 도시하는 공정에서, 이하와 같은 공정을 실시해도 된다.
도 12c에 나타내는 공정을 종료하면, 드러난 규소막의 영역, 즉 707과 708의 영역을 제거한다. 그리고, 12d 및 12e에 나타내는 공정을 실시한다.
이렇게 하면, 711로 나타내는 규소막의 패턴을 형성할 때, 707이나 708의 영역에 고농도로 포함되어 있는 니켈 원소의 영향을 배제할 수 있다.
본 명세서에 개시하는 발명을 이용함으로써, 규소의 결정화를 조장하는 금속 원소를 이용한 결정화 방법을 이용하여 박막 트랜지스터를 제작하더라도, 활성층중에 잔류하는 금속 원소의 농도를 저감시킬 수 있다. 그리고, 특성의 분산이나 불안정성과 같은 문제를 개선할 수 있다.

Claims (11)

  1. 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과;
    가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  2. 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과;
    가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막에 대하여 레이저광의 조사를 행하는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  3. 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 도입하는 공정과;
    가열 처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 마스크된 영역으로부터 상기 불순물 원소의 도핑이 행해진 영역을 향하여 상기 금속 원소를 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  4. 절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과;
    가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 마스크된 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 다른 부분으로 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  5. 절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과;
    가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막에 대하여 레이저광의 조사를 행하는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 결정성 규소막중에 존재하는 규소의 결정화를 조장하는 금속 원소를 불순물 원소의 가속 주입된 영역으로 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  6. 절연 표면을 갖는 기판상에 형성된 비정질 규소막에 규소의 결정화를 조장하는 금속 원소를 선택적으로 도입하는 공정과;
    가열 처리를 하여 상기 금속 원소가 선택적으로 도입된 영역으로부터 기판에 평행한 방향으로 결정 성장을 행하게 하여, 결정성 규소막을 얻는 공정과;
    상기 결정성 규소막의 일부를 마스크하고, 다른 부분에 불순물 원소의 이온을 가속 주입하는 공정과;
    가열 처리하여 상기 마스크된 영역에서 상기 불순물 원소의 도핑이 행해진 영역을 향하여 상기 금속 원소를 이동시키는 공정; 및
    상기 마스크된 영역을 이용하여 반도체 장치의 활성층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제작 방법.
  7. 제 1 항 내지 제 6 항에 기재된 상기 금속 원소를 이동시키는 공정에 있어서, 상기 가열 처리의 분위기는 산소를 포함하는 것을 특징으로 하는 반도체 장치 제작 방법.
  8. 제 1 항 내지 제 6 항에 있어서, 규소의 결정화를 조장하는 금속 원소로서, Ni(니켈)이 이용되는 것을 특징으로 하는 반도체 장치 제작 방법.
  9. 제 1 항 내지 제 6 항에 있어서, 규소의 결정화를 조장하는 금속 원소로서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 1종 또는 다수 종류의 원소가 이용되는 것을 특징으로 하는 반도체 장치 제작 방법.
  10. 제 1 항 내지 제 6 항에 있어서, 가속 주입되는 불순물 원소로서 P(인)가 이용되는 것을 특징으로 하는 반도체 장치 제작 방법.
  11. 제 1 항 내지 제 6 항에 있어서, 마스크되는 영역은, 금속 원소가 선택적으로 도입된 영역을 피하여 선택되는 것을 특징으로 하는 반도체 장치 제작 방법.
KR1019980003625A 1997-01-28 1998-01-30 반도체 장치의 제작 방법 KR19980071177A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02955297A JP3696710B2 (ja) 1997-01-28 1997-01-28 半導体装置の作製方法
JP97-29552 1997-01-28

Publications (1)

Publication Number Publication Date
KR19980071177A true KR19980071177A (ko) 1998-10-26

Family

ID=12279316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003625A KR19980071177A (ko) 1997-01-28 1998-01-30 반도체 장치의 제작 방법

Country Status (2)

Country Link
JP (1) JP3696710B2 (ko)
KR (1) KR19980071177A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712156B2 (ja) * 1999-05-10 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP3696710B2 (ja) 2005-09-21
JPH10214973A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
US6448118B2 (en) Semiconductor film manufacturing with selective introduction of crystallization promoting material
KR100574581B1 (ko) 반도체 장치 제조 방법
US6893503B1 (en) Method of manufacturing a semiconductor device
US6337259B1 (en) Method for fabricating semiconductor device with high quality crystalline silicon film
US6210997B1 (en) Semiconductor device and method for manufacturing the same
US6180439B1 (en) Method for fabricating a semiconductor device
US7422630B2 (en) Fabrication method of semiconductor device
JP3032801B2 (ja) 半導体装置の作製方法
KR100483819B1 (ko) 반도체장치제작방법
JPH10223533A (ja) 半導体装置作製方法
US20010014517A1 (en) Semiconductor device and fabrication met hod thereof
US6355509B1 (en) Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP4242461B2 (ja) 半導体装置の作製方法
JPH08339960A (ja) 半導体装置の作製方法
JP4190600B2 (ja) 半導体装置の作製方法
JPH1187732A (ja) 半導体装置およびその作製方法
KR19980071177A (ko) 반도체 장치의 제작 방법
JP4317105B2 (ja) 半導体装置の作製方法
JP4409529B2 (ja) 半導体装置の作製方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JPH09321314A (ja) 半導体装置の作製方法
JPH09266172A (ja) 半導体装置の作製方法
JP2001135826A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1168111A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050727

Effective date: 20061031