KR100580553B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100580553B1
KR100580553B1 KR1020030083347A KR20030083347A KR100580553B1 KR 100580553 B1 KR100580553 B1 KR 100580553B1 KR 1020030083347 A KR1020030083347 A KR 1020030083347A KR 20030083347 A KR20030083347 A KR 20030083347A KR 100580553 B1 KR100580553 B1 KR 100580553B1
Authority
KR
South Korea
Prior art keywords
gate electrode
channel
insulating film
driving device
substrate
Prior art date
Application number
KR1020030083347A
Other languages
English (en)
Other versions
KR20050049652A (ko
Inventor
이석우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030083347A priority Critical patent/KR100580553B1/ko
Priority to US10/989,351 priority patent/US7453531B2/en
Priority to CNB200410091174XA priority patent/CN100376997C/zh
Publication of KR20050049652A publication Critical patent/KR20050049652A/ko
Application granted granted Critical
Publication of KR100580553B1 publication Critical patent/KR100580553B1/ko
Priority to US12/289,023 priority patent/US8009241B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 구동회로부의 구동소자 불량을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
본 발명의 액정표시장치는 구동회로부에 폴리 실리콘으로 이루어진 채널을 가지는 박막 트랜지스터들이 병렬로 연결되며 상기 박막 트랜지스터들이 하나의 게이트 전극을 공유하는 구조를 가지는 구동소자를 구비하고, 상기 구동소자는 기판 상에 형성된 버퍼막과; 상기 버퍼막 상에 형성되며 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 다수의 상기 채널들을 포함하는 액티브층과; 상기 게이트 전극을 덮도록 형성된 층간 절연막과; 상기 층간 절연막 및 게이트 절연막을 관통하여 상기 액티브층과 접촉되는 소스전극 및 드레인 전극과; 상기 게이트 전극에서 채널과 비중첩되는 영역과 상기 소스 및 드레인 전극 사이에서의 버퍼막 및 기판 중 적어도 어느 하나를 노출시키는 홀들과; 상기 홀들을 통해 상기 버퍼막 및 기판 중 적어도 어느 하나에 접촉됨과 아울러 상기 구동소자의 전면에 형성되어 상기 채널에서 발생되는 열을 외부로 전도시키는 열전도재를 구비한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 종래의 액정표시장치의 구성을 개략적으로 도시한 평면도이다.
도 2는 종래의 액정표시장치의 구동회로에 형성된 하나의 박막 트랜지스터로 이루어진 구동소자를 도시한 평면도이다.
도 3은 도 2에 도시된 구동회로부의 구동소자의 Ⅰ-Ⅰ'선을 따라 절단하여 도시된 단면도이다.
도 4는 액정표시장치의 구동회로에 형성된 다수의 박막 트랜지스터로 이루어진 구동소자를 도시한 평면도이다.
도 5는 도 4에 도시된 구동소자의 Ⅱ-Ⅱ'선을 따라 절단하여 도시된 단면도이다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 구동회로에 다수의 박막 트랜지스터가 병렬로 연결된 구조의 구동소자를 도시한 평면도이다.
도 7은 도 6에 도시된 액정표시장치의 구동회로부에 구동소자의 Ⅲ-Ⅲ'선을 따라 절단하여 도시된 단면도이다.
도 8a 내지 도 9f는 도 6에 도시된 구동회로부에 구동소자의 제조방법을 설 명하기 위한 평면도 및 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
56,156 : 게이트 전극 52,152 : 게이트 라인
60,160 : 소스 전극 72,172 ; 소스전극
74,174 : 액티브층 48, 148 : 보호막
195 : 관통홀
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로부의 구동소자 불량을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
이러한 액정표시소자에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다. 그러나, 아몰퍼스 실리콘형 박막 트랜지스터는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 박막 트랜지스터는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.
폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치가 대두되고 있다.
도 1은 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치를 나타내는 평면도이다.
도 1을 참조하면, 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치는 화소 매트릭스를 포함하는 화상표시부(96)와, 화상 표시부(96)의 데이터 라인들(4)을 구동하기 위한 데이터구동부(92)와, 화상 표시부(96)의 게이트 라인들(2)을 구동하기 위한 게이트 구동부(92)를 구비한다.
화상 표시부(96)에는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트 라인(2)과 데이터 라인(4)의 교차점에 접속된 스위칭소자로서 N형 불순물이 주입된 폴리 실리콘을 이용한 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(30)에 의해 구동된다.
이러한 N형 TFT(30)는 게이트 라인(2)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
게이트 구동부(94)는 게이트 제어신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인들(2)을 구동한다. 이 게이트 구동부(94)에 의해 박막트랜지스터들이 수평라인 단위로 순차적으로 턴-온되어 데이타라인(4)을 액정셀과 접속시키게 된다.
데이터 구동부(92)는 수평기간마다 다수의 디지털 데이타신호 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 구동부(92)는 아날로그 데이터신호를 데이타라인들(4)에 공급한다. 이에 따라, 턴-온된 박막트랜지스터에 접속된 액정셀들은 데이타라인들(4) 각각으로부터의 데이터신호에 응답하여 광투과율을 조절하게 된다.
이러한 게이트구동부(94) 및 데이터 구동부(92)는 CMOS구조로 연결된 구동소자를 포함하게 된다. 구동소자는 비교적 높은 전압의 스위칭을 위해 상대적으로 많은 양의 전류가 흐를 수 있도록 큰 채널폭(W1)을 갖는 하나의 거대 TFT로 이루어지게 된다. 이러한, 구동소자는 빠른 응답속도를 위해 폴리 실리콘이 이용된다.
도 2는 구동회로부의 구동소자를 나타내는 평면도이고, 도 3는 도 2에 도시된 구동소자를 나타내는 단면도이다.
도 2 및 도 3에 도시된 하나의 박막 트랜지스터로 이루어진 구동소자는 버퍼막(16)을 사이에 두고 하부기판(20) 상에 형성되는 불순물(예를 들어, n+이온 또는 p+이온)이 주입된 액티브층(74)과, 게이트 절연막(42)을 사이에 두고 액티브층(74)의 채널(57)영역과 중첩되게 형성되는 게이트 전극(66)과, 게이트 전극(66)과 층간절연막(56)을 사이에 두고 절연되게 형성되는 소스/드레인 전극(68,70)과, 소스/드레인 전극(68,70)상에 형성되는 보호막(48)이 구비된다.
소스/드레인 전극(68,70)은 게이트 절연막(42) 및 층간 절연막(56)을 관통하는 소스/드레인 접촉홀(84S,84D)을 통해 소정의 불순물이 주입된 액티브층(74)의 소스/드레인 영역(74S,74D)에 각각 접촉된다. 보호막(48)은 소스/드레인 전극(68,70) 상에 형성되어 구동소자를 보호하는 역할을 한다.
한편, 이와 같은 종래의 하나의 박막 트랜지스터로 이루어진 구동소자는 상대적으로 많은 양의 전류가 흐를 수 있는 장점이 있는 반면, 많은 전류가 흐름으로 인해 채널(57)에 많은 열이 발생된다. 이에 따라, 채널(57)에 발생되는 열을 식혀줄 수 있는 구조로 도 4에 도시된 바와 같이 다수의 작은 채널폭(W2)을 갖는 박막 트랜지스터가 병렬로 연결된 구조의 구동소자가 제한되었다.
도 4에 도시된 액정표시장치에 구동회로부의 구동소자는 각각의 채널폭(W2)의 총합이 도 2에 도시된 하나의 채널폭(W1)과 동일{작은 채널폭(W2) * 채널의 갯수(n) = 하나의 채널폭(W1)}하도록 다수의 채널(77)을 갖는 박막 트랜지스터가 병렬로 연결된 구조를 갖는다. 이러한, 다수의 박막 트랜지스터 사이에는 도 5에 도시된 바와 같이 채널(77)과 채널(77) 사이에 게이트 절연막(42) 및 층간 절연막(56)이 존재함으로써 채널(77)에 발생된 열이 게이트 절연막(42) 및 층간 절연막(56)에 의해 흡수된다. 그러나, 게이트 절연막(42) 및 층간 절연막(56)의 재료로는 전극 간의 발생하는 기생캐패시턴스의 값을 줄이기 위해 유전율이 낮은 SiO2 등의 절연물질이 이용되나, 이러한 SiO2 등의 절연물질은 1.4W/mK 정도의 낮은 열전도율을 갖는다. 이에 따라, 채널(77)에 발생된 열의 일부만이 게이트 절연막(42) 및 층간 절연막(56)에 전도되고 나머지 열은 전도되지 않게 된다. 그 결과, 채널(77)에 잔존하는 열에 의해 채널(77)이 열화되어 원할한 전류의 흐름이 방해되거나 구동소자 특성이 저하되어 구동소자의 불량을 초래됨으로써 구동소자의 정상구동이 이루어지지 않게 되는 문제가 발생된다.
따라서, 본 발명의 목적은 구동회로부의 구동소자 불량을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 구동회로부에 폴리 실리콘으로 이루어진 채널을 가지는 박막 트랜지스터들이 병렬로 연결되며 상기 박막 트랜지스터들이 하나의 게이트 전극을 공유하는 구조를 가지는 구동소자를 구비하고, 상기 구동소자는 기판 상에 형성된 버퍼막과; 상기 버퍼막 상에 형성되며 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 다수의 상기 채널들을 포함하는 액티브층과; 상기 게이트 전극을 덮도록 형성된 층간 절연막과; 상기 층간 절연막 및 게이트 절연막을 관통하여 상기 액티브층과 접촉되는 소스전극 및 드레인 전극과; 상기 게이트 전극에서 채널과 비중첩되는 영역과 상기 소스 및 드레인 전극 사이에서의 버퍼막 및 기판 중 적어도 어느 하나를 노출시키는 홀들과; 상기 홀들을 통해 상기 버퍼막 및 기판 중 적어도 어느 하나에 접촉됨과 아울러 상기 구동소자의 전면에 형성되어 상기 채널에서 발생되는 열을 외부로 전도시키는 열전도재를 구비한다.
상기 열전도재는 SiNx를 포함하는 것을 특징으로 한다.
상기 열전도재는 16~22W/mK 정도의 열전도율을 갖는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 구동회로부에 폴리 실리콘으로 이루어진 채널을 가지는 박막 트랜지스터들이 병렬로 연결되며 상기 박막 트랜지스터들이 하나의 게이트 전극을 공유하는 구조를 가지는 구동소자를 형성하는 단계를 포함하고, 상기 구동소자를 형성하는 단계는 기판 상에 버퍼막을 형성하는 단계와; 상기 버퍼막 상에 상기 게이트 전극과 중첩되는 다수의 상기 채널들을 포함하는 액티브층을 형성하는 단계와; 상기 액티브층 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와; 상기 층간 절연막 및 게이트 절연막을 관통하여 상기 액티브층과 접촉되는 소스전극 및 드레인 전극을 형성하는 단계와; 상기 게이트 전극에서 채널과 비중첩되는 영역과 상기 소스 및 드레인 전극 사이에서의 버퍼막 및 기판 중 적어도 어느 하나를 노출시키는 홀들을 형성하는 단계와; 상기 홀들을 통해 상기 버퍼막 및 기판 중 적어도 어느 하나와 접촉함과 아울러 상기 구동소자 전면에 위치하는 열전도재를 형성하는 단계를 포함한다.
상기 열전도재는 SiNx를 포함하는 것을 특징으로 한다.
상기 열전도재는 16~22W/mK 정도의 열전도율을 갖는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시 예를 도 6 내지 9e를 참조하여 상세히 설명하기로 한다.
도 6은 본 발명에 따른 액정표시장치의 구동회로부에 형성된 다수의 폴리실리콘형 박막 트랜지스터가 병렬로 연결된 구조의 구동소자를 구체적으로 도시한 평면도이고, 도 7은 도 6에 도시된 구동회로부의 구동소자의 Ⅲ-Ⅲ'선을 따라 절단하여 도시된 단면도이다.
도 6 및 도 7에 도시된 다수의 박막 트랜지스터로 이루어진 구동회로부의 구동소자는 버퍼막(116)을 사이에 두고 하부기판(120) 상에 형성되는 불순물 예를 들어, n+이온 또는 p+이온이 주입된 액티브층(174)과, 게이트 절연막(142)을 사이에 두고 액티브층(174)의 채널(177)영역과 중첩되게 형성되는 게이트 전극(166)과, 게이트 전극(166)과 층간절연막(156)을 사이에 두고 절연되게 형성되는 소스/드레인 전극(168,170)과, 소스/드레인 전극(168,710)상에 형성되어 구동소자를 보호하는 보호막(148)이 구비된다.
소스/드레인 전극(168,170)은 게이트 절연막(142) 및 층간 절연막(156)을 관통하는 소스/드레인 접촉홀(184S,184D)을 통해 소정의 불순물이 주입된 액티브층(174)의 소스/드레인 영역(174S,174D)에 접촉된다.
보호막(148)은 소스/드레인 전극(168,170)이 형성된 하부기판(120) 전면에 형성됨과 아울러 채널(177)과 채널(177) 사이에 게이트 절연막(142) 및 층간절연막(156)을 관통하는 관통홀(195)을 통해 버퍼막(116)과 접촉되도록 형성된다. 또한, 관통홀(195)이 버퍼막(116) 까지 관통함으로써 보호막(148)은 하부기판(120)과 접촉될 수 도 있다.
이에 따라, 채널(177)에 발생되는 열이 보호막(148)에 흡수되고 구동소자의 외부로 방열됨으로써 채널(177)의 열화 등 구동회로부의 구동소자의 손상이 방지된다.
이를 구체적으로 설명하면, 구동회로부의 구동소자는 비교적 높은 전압의 스위칭을 위해 상대적으로 많은 양의 전류가 흐를 수 있도록 작은 채널폭(W2)을 갖는 다수의 박막 트랜지스터로 이루어진다. 구동회로가 구동되어 구동소자의 채널(177)에 많은 전류가 흐르게 되면 채널(177)에 열이 발생된다. 이 때, 채널(177)과 채널(177) 사이에 16~22W/mK 정도로 열전도율이 높은 SiNx 등의 절연물질이 이용되는 보호막(148)이 형성됨으로써 채널(177)에 발생된 열이 보호막(148)으로 전도된 후 구동소자 외부로 방열된다. 이와 같이, 채널(177)에서 발생되는 열이 보호막(148)을 통해 방열됨으로써 전류의 흐름이 원할해지고 구동소자 특성이 유지되는 등 구동회로부의 구동소자의 불량을 방지할 수 있게 된다.
도 8a 내지 도 9e는 도 6 및 도 7에 도시된 구동회로부의 구동소자의 제조방법을 나타내는 평면도 및 단면도이다.
먼저, 하부기판(120) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(116)이 형성된다. 버퍼막(116)이 형성된 하부기판(120) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 8a 및 도 9a에 도시된 바와 같이 다수의 채널이 구비되는 액티브층(174)이 형성된다.
액티브층(174)이 형성된 하부기판(120) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(142)이 형성된다. 게이트절연막(142)이 형성된 하부기판(120) 상에 게이트금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝됨으로써 게이트 전극(166)이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트 전극(166)을 마스크로 이용하여 액티브층(174)에 n-이온이 주입됨으로써 게이트전극(166)과 중첩되는 액티브층(174)은 채널(177)영역으로, 게이트전극(166)과 중첩되지 않는 액티브층(174)은 LDD영역(174L)으로 형성된다.
그런 다음, 하부기판(120) 상에 포토레지스트가 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴 이 형성된다. 이 포토레지스트패턴은 액티브층(174)의 LDD영역이 노출되도록 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 액티브층(174)에 n+ 이온 또는 p+이온이 주입됨으로써 도 8b 및 9b에 도시된 바와 같이 액티브층(174)의 소스영역(174S)과 드레인영역(174D)이 형성된다.
n+ 이온 또는 p+이온이 주입된 액티브층(174)이 형성된 하부기판(120) 상에 SiO2 등의 절연물질이 전면 증착됨으로써 층간절연막(156)이 형성된다. 이 후 층간절연막(156)과 게이트 절연막(142)이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 8c 및 9c에 도시된 바와 같이 소스영역(174S)과 드레인영역(174D)을 각각 노출시키는 소스접촉홀(184S)과 드레인접촉홀(184D)이 형성되며, 채널(177)과 채널(177) 사이에 게이트 절연막(142) 및 층간절연막(156)을 관통하여 버퍼막(116)을 노출시키는 관통홀(195) 들이 형성된다.
소스접촉홀(184S), 드레인접촉홀(184D), 관통홀(195)이 형성된 하부기판(120) 상에 데이터금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 데이터금속층이 패터닝된다. 이에 따라, 도 8d 및 도 9d에 도시된 바와 같이 소스 및 드레인전극(168,170)형성된다. 소스 및 드레인 전극(168,170)은 소스접촉홀(184S) 및 드레의접촉홀(184D)을 통해 액티브층(174)의 소스영역(174S) 및 드레인영역(174D)과 접촉된다.
소스 및 드레인 전극(168,170)이 형성된 하부기판(120) 상에 16~22W/mK 정도 의 열전도율을 갖는 SiNx 등의 절연물질이 전면 증착됨으로써 도 9e에 도시된 바와 같이 관통홀(195) 들을 통해 버퍼막(116)과 접촉되는 보호막(148)이 형성된다.
이와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 구동회로의 구동소자에 채널(177)과 채널(177) 사이에 열전도도가 높은 보호막(148)이 형성된다. 이에 따라, 채널(177)에 과도한 전류가 흐름에 따라 발생되는 열이 보호막(148)을 통해 전도된 후 구동소자외부로 방열됨으로써 채널(177)의 열화가 방지된다. 그 결과, 채널(177)을 통과하는 전류의 흐름이 원할해지고 구동회로부의 구동소자의 특성이 유지되는 등 구동소자의 불량을 방지할 수 있게 된다.
한편, 채널과 채널 사이에 열전도율이 높은 보호막이 형성된 구조는 구동회로부의 출력버퍼 등 비교적 높은 전압의 스위칭을 위해 넓은 채널폭을 필요로 하는 어떠한 구동소자에도 용이하게 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 구동회로의 구동소자에 채널과 채널 사이에 열전도도가 높은 보호막이 형성됨으로써 채널에서 발생된 열이 용이하게 방열되게 된다. 이에 따라, 채널의 열화가 방지됨으로써 전류의 흐름이 원할해지고 구동소자의 특성이 유지되는 등 구동소자 불량을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명 의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 구동회로부에 폴리 실리콘으로 이루어진 채널을 가지는 박막 트랜지스터들이 병렬로 연결되며 상기 박막 트랜지스터들이 하나의 게이트 전극을 공유하는 구조를 가지는 구동소자를 구비하고,
    상기 구동소자는
    기판 상에 형성된 버퍼막과;
    상기 버퍼막 상에 형성되며 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 다수의 상기 채널들을 포함하는 액티브층과;
    상기 게이트 전극을 덮도록 형성된 층간 절연막과;
    상기 층간 절연막 및 게이트 절연막을 관통하여 상기 액티브층과 접촉되는 소스전극 및 드레인 전극과;
    상기 게이트 전극에서 채널과 비중첩되는 영역과 상기 소스 및 드레인 전극 사이에서의 버퍼막 및 기판 중 적어도 어느 하나를 노출시키는 홀들과;
    상기 홀들을 통해 상기 버퍼막 및 기판 중 적어도 어느 하나에 접촉됨과 아울러 상기 구동소자의 전면에 형성되어 상기 채널에서 발생되는 열을 외부로 전도시키는 열전도재를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 열전도재는 SiNx를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 열전도재는 16~22W/mK 정도의 열전도율을 갖는 것을 특징으로 하는 액정표시장치.
  7. 구동회로부에 폴리 실리콘으로 이루어진 채널을 가지는 박막 트랜지스터들이 병렬로 연결되며 상기 박막 트랜지스터들이 하나의 게이트 전극을 공유하는 구조를 가지는 구동소자를 형성하는 단계를 포함하고,
    상기 구동소자를 형성하는 단계는
    기판 상에 버퍼막을 형성하는 단계와;
    상기 버퍼막 상에 상기 게이트 전극과 중첩되는 다수의 상기 채널들을 포함하는 액티브층을 형성하는 단계와;
    상기 액티브층 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와;
    상기 층간 절연막 및 게이트 절연막을 관통하여 상기 액티브층과 접촉되는 소스전극 및 드레인 전극을 형성하는 단계와;
    상기 게이트 전극에서 채널과 비중첩되는 영역과 상기 소스 및 드레인 전극 사이에서의 버퍼막 및 기판 중 적어도 어느 하나를 노출시키는 홀들을 형성하는 단계와;
    상기 홀들을 통해 상기 버퍼막 및 기판 중 적어도 어느 하나와 접촉함과 아울러 상기 구동소자 전면에 위치하는 열전도재를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 7 항에 있어서,
    상기 열전도재는 SiNx를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 열전도재는 16~22W/mK 정도의 열전도율을 갖는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020030083347A 2003-11-22 2003-11-22 액정표시장치 및 그 제조방법 KR100580553B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030083347A KR100580553B1 (ko) 2003-11-22 2003-11-22 액정표시장치 및 그 제조방법
US10/989,351 US7453531B2 (en) 2003-11-22 2004-11-17 LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
CNB200410091174XA CN100376997C (zh) 2003-11-22 2004-11-22 液晶显示器件及其制造方法
US12/289,023 US8009241B2 (en) 2003-11-22 2008-10-17 LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083347A KR100580553B1 (ko) 2003-11-22 2003-11-22 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050049652A KR20050049652A (ko) 2005-05-27
KR100580553B1 true KR100580553B1 (ko) 2006-05-16

Family

ID=38665335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083347A KR100580553B1 (ko) 2003-11-22 2003-11-22 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100580553B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157915B1 (ko) * 2005-07-01 2012-06-22 삼성전자주식회사 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판
KR20180075826A (ko) * 2016-12-27 2018-07-05 전자부품연구원 대화면 디스플레이용 분할형 tft 소자 구조 및 그의 불량 tft 처리 방법

Also Published As

Publication number Publication date
KR20050049652A (ko) 2005-05-27

Similar Documents

Publication Publication Date Title
US6600197B1 (en) Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
KR100360965B1 (ko) 반도체 장치의 제조 방법
US7667287B2 (en) Thin film transistor and method of fabricating thin film transistor substrate
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
KR100831881B1 (ko) 박막 반도체 장치
WO1999039241A1 (en) Liquid crystal display device
US7755142B2 (en) Thin-film transistor and image display device
US8009241B2 (en) LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
US20110186848A1 (en) Semiconductor device and display device
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR100580553B1 (ko) 액정표시장치 및 그 제조방법
KR100640051B1 (ko) 액정표시장치 및 그 제조방법
KR101074962B1 (ko) 액정표시장치 및 그 제조방법
KR20050050240A (ko) 액정표시장치 및 그 제조방법
US20060006467A1 (en) Transistor structure and circuit suitable for input/output protection of liquid crystal display device
JPH1073845A (ja) 液晶表示装置
KR100488063B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
JP2000286422A (ja) 半導体装置、電気光学装置、及び電子機器
JP2001203368A (ja) アクティブマトリクス装置
JP2000147551A (ja) 液晶表示装置
KR20050046171A (ko) 액정표시패널 및 그 제조 방법
JP2008060611A (ja) 半導体装置及びその作製方法
KR20050064298A (ko) 액정표시소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee