KR101759504B1 - 발광 표시 장치 및 이를 포함한 전자 기기 - Google Patents

발광 표시 장치 및 이를 포함한 전자 기기 Download PDF

Info

Publication number
KR101759504B1
KR101759504B1 KR1020127011625A KR20127011625A KR101759504B1 KR 101759504 B1 KR101759504 B1 KR 101759504B1 KR 1020127011625 A KR1020127011625 A KR 1020127011625A KR 20127011625 A KR20127011625 A KR 20127011625A KR 101759504 B1 KR101759504 B1 KR 101759504B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
wiring
semiconductor layer
transistor
light emitting
Prior art date
Application number
KR1020127011625A
Other languages
English (en)
Other versions
KR20120093923A (ko
Inventor
료 아라사와
히데아키 시시도
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120093923A publication Critical patent/KR20120093923A/ko
Application granted granted Critical
Publication of KR101759504B1 publication Critical patent/KR101759504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

하나의 목적은 산화물 반도체를 이용한 박막 트랜지스터를 포함한 화소가 높은 개구율을 갖는 발광 표시 장치를 제공하는 것이다. 상기 발광 표시 장치는 각각이 박막 트랜지스터(107A) 및 발광 소자(105)를 포함한 복수의 화소들(100)을 포함한다. 상기 화소(100)는 주사선(101A)으로서 기능하는 제 1 배선에 전기적으로 접속된다. 상기 박막 트랜지스터(107A)는 게이트 절연막(113)을 개재하여 상기 제 1 배선(101A) 위에 산화물 반도체 층(103A)을 포함한다. 상기 산화물 반도체 층(103A)은 상기 제 1 배선(101A)이 제공되는 영역의 단부를 넘어 연장된다. 상기 발광 소자(105) 및 상기 산화물 반도체 층(103A)은 서로 중첩한다.

Description

발광 표시 장치 및 이를 포함한 전자 기기{LIGHT-EMITTING DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 발광 표시 장치에 관한 것이다. 또한, 본 발명은 상기 발광 표시 장치를 포함한 전자 기기에 관한 것이다.
유리 기판과 같은 평판 위에 형성된 박막 트랜지스터는, 통상적으로 액정 표시 장치로 보여지는 바와 같이, 비정질 실리콘 또는 다결정 실리콘을 사용하여 제조된다. 비정질 실리콘을 사용하여 제조된 박막 트랜지스터는 낮은 전계 효과 이동도를 가지지만, 보다 큰 유리 기판 위에 형성될 수 있다. 반대로, 결정 실리콘을 사용하여 제조된 박막 트랜지스터는 높은 전계 효과 이동도를 갖지만, 레이저 어닐링과 같은 결정화 단계를 필요로 하고 보다 큰 유리 기판에 항상 적절한 것은 아니다.
상기를 고려하여, 박막 트랜지스터가 산화물 반도체를 사용하여 제조되고 전자 기기 또는 광학 장치에 적용되는 기술에 관심이 모아지고 있다. 예를 들면, 특허 문서 1은 박막 트랜지스터가 산화물 반도체 막으로서 In-Ga-Zn-O-계 산화물 반도체 또는 산화 아연을 사용하여 제조되고 이러한 트랜지스터가 발광 표시 장치의 스위칭 소자 등으로서 사용되는 기술을 개시한다.
일본 공개 특허 출원 제2009-031750호
산화물 반도체가 채널 영역을 위해 사용되는 박막 트랜지스터의 상기 전계 효과 이동도는 비정질 실리콘이 채널 영역을 위해 사용되는 박막 트랜지스터보다 높다. 산화물 반도체를 사용하여 형성된 이러한 박막 트랜지스터를 포함한 화소가 EL 표시와 같은 발광 표시 장치에 적용되는 것으로 기대된다. 더욱이, 화소 당 상기 면적은 3D 표시 또는 4K2K 표시와 같은 보다 높은 부가가치의 발광 표시 장치에서 감소하는 것으로 기대되지만, 증가된 개구율을 갖는 화소를 포함한 발광 표시 장치가 요구된다.
상기한 것을 고려하여, 본 발명의 목적은 산화물 반도체를 사용한 박막 트랜지스터를 포함한 화소가 높은 개구율을 갖는 발광 표시 장치를 제공하는 것이다.
본 발명의 일 실시형태에 따르면, 발광 표시 장치는 박막 트랜지스터 및 발광 소자를 포함한 화소를 포함한다. 상기 화소는 주사선으로서 기능하는 제 1 배선에 전기적으로 접속된다. 상기 박막 트랜지스터는 게이트 절연막을 개재하여 상기 제 1 배선 위에 산화물 반도체 층을 포함한다. 상기 산화물 반도체 층은 상기 제 1 배선이 제공되는 영역의 단부를 넘어 연장된다. 상기 발광 소자 및 상기 산화물 반도체 층은 서로 중첩한다.
본 발명의 일 실시형태에 따르면, 발광 표시 장치는 박막 트랜지스터 및 발광 소자를 포함한 화소를 포함한다. 상기 화소는 주사선으로서 기능하는 제 1 배선 및 신호선으로서 기능하는 제 2 배선에 전기적으로 접속된다. 상기 박막 트랜지스터는 게이트 절연막을 개재하여 상기 제 1 배선 위에 산화물 반도체 층을 포함한다. 상기 산화물 반도체 층은 상기 제 1 배선이 제공되는 영역의 단부를 넘어 연장된다. 상기 제 2 배선은 상기 제 1 배선 위의 상기 게이트 절연막 위에서 연장되고 상기 산화물 반도체 층 상에 있고 그것과 접촉한다. 상기 발광 소자 및 상기 산화물 반도체 층은 서로 중첩한다.
본 발명의 일 실시형태에 따르면, 발광 표시 장치는 박막 트랜지스터 및 발광 소자를 포함한다. 상기 화소는 주사선으로서 기능하는 제 1 배선 및 신호선으로서 기능하는 제 2 배선에 전기적으로 접속된다. 상기 박막 트랜지스터는 게이트 절연막을 개재하여 상기 제 1 배선 위에 산화물 반도체 층을 포함한다. 상기 산화물 반도체 층은 상기 제 1 배선이 제공되는 상기 영역의 단부를 넘어 연장된다. 상기 제 2 배선은 상기 제 1 배선 위의 상기 게이트 절연막 및 상기 게이트 절연막 위의 층간 절연층 위로 연장되며, 상기 산화물 반도체 층상에 있고 그것과 접촉한다. 상기 발광 소자 및 상기 산화물 반도체 층은 서로 중첩한다.
본 발명의 일 실시형태에 따르면, 발광 표시 장치는 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 및 발광 소자를 포함한 화소를 포함한다. 상기 화소는 주사선으로서 기능하는 제 1 배선 및 신호선으로서 기능하는 제 2 배선에 전기적으로 접속된다. 상기 제 1 박막 트랜지스터는 게이트 절연막을 개재하여 상기 제 1 배선 위에 산화물 반도체 층을 포함한다. 상기 산화물 반도체 층은 상기 제 1 배선이 제공되는 영역의 단부를 넘어 연장된다. 상기 제 2 배선은 상기 제 1 배선 위의 상기 게이트 절연막 위로 연장되고 상기 산화물 반도체 층 상에 있으며 그것과 접촉한다. 상기 산화물 반도체 층과 접촉하고 상기 제 1 박막 트랜지스터 및 상기 제 2 박막 트랜지스터를 전기적으로 접속시키는 제 3 배선은 상기 제 1 배선 위의 상기 게이트 절연막 위에서 연장된다. 상기 발광 소자 및 상기 산화물 반도체 층은 서로 중첩한다.
본 발명의 일 실시형태에 따르면, 발광 표시 장치는 박막 트랜지스터 및 발광 소자를 포함한다. 상기 화소는 주사선으로서 기능하는 제 1 배선 및 신호선으로서 기능하는 제 2 배선에 전기적으로 접속된다. 상기 박막 트랜지스터는 게이트 절연막을 개재하여 상기 제 1 배선 위에 산화물 반도체 층을 포함한다. 상기 산화물 반도체 층은 상기 제 1 배선이 제공되는 영역의 단부를 넘어 연장된다. 상기 제 2 배선은 상기 제 1 배선 위의 상기 게이트 절연막 및 상기 게이트 절연 막 위의 층간 절연층 위에서 연장되며, 상기 산화물 반도체 층 상에 있고 그것과 접촉한다. 상기 산화물 반도체 층과 접촉하고 상기 제 1 박막 트랜지스터 및 상기 제 2 박막 트랜지스터를 전기적으로 접속시키는 제 3 배선은 상기 제 1 배선 위의 상기 게이트 절연막 및 상기 게이트 절연막 위의 상기 층간 절연층 위에서 연장된다. 상기 발광 소자 및 상기 산화물 반도체 층은 서로 중첩한다.
산화물 반도체가 사용되는 박막 트랜지스터를 포함한 화소의 상기 개구율을 증가시키는 것이 가능하다. 따라서, 발광 표시 장치는 고화질 표시부를 포함할 수 있다.
도 1a 및 도 1b는 발광 표시 장치의 평면도 및 단면도.
도 2a 내지 도 2c는 발광 표시 장치의 단면도들이다.
도 3a 및 도 3b는 각각 발광 표시 장치를 도시한 평면도.
도 4a 및 도 4b는 발광 표시 장치의 평면도 및 단면도.
도 5a 및 도 5b는 각각 발광 표시를 도시한 평면도.
도 6a 및 도 6b는 발광 표시 장치의 평면도 및 단면도.
도 7은 발광 표시 장치의 회로도.
도 8은 발광 표시 장치의 회로도.
도 9는 발광 표시 장치의 단면도.
도 10a 내지 도 10c는 각각 전자 기기를 도시한 도면.
도 11a 내지 도 11c는 각각 전자 기기를 도시한 도면.
도 12a 및 도 12b는 발광 표시 장치의 평면도 및 단면도.
본 발명의 실시형태들은 상기 첨부한 도면들을 참조하여 상세히 기술될 것이다. 본 발명은 다음 설명에 제한되지 않으며, 이 기술분야의 숙련자들에 의해 본 명세서에 개시된 모드들 및 세부사항들이 본 발명의 사상 및 범위로부터 벗어나지 않고 다양한 방식들로 변경될 수 있음이 쉽게 이해된다. 그러므로, 본 발명은 본 명세서에 포함된 상기 실시형태들의 내용에 제한되는 것으로서 해석되어서는 안된다. 이하에 설명된 본 발명의 구조들에서, 동일한 참조 부호들은 동일한 부분들 및 상이한 도면들에서 유사한 기능들을 갖는 부분들을 위해 사용되며, 그것의 설명은 반복되지 않는다는 것을 주의하자.
본 명세서에서 도면들에 도시된 층의 상기 사이즈, 상기 두께, 또는 각각의 구조의 영역은 몇몇 경우들에서 간단함을 위해 과장됨을 주의하자. 그러므로, 본 발명의 실시형태들은 이러한 스케일로 제한되지 않는다.
본 명세서에 사용된 "제 1", "제 2", 및 "제 3"과 같은 용어들은 구조적 요소들의 혼동을 회피하기 위해 사용되며 상기 구조적 요소들의 수에 대한 제한을 의미하지 않음을 주의하자. 그러므로, 예를 들면, 상기 용어 "제 1"은 상기 용어 "제 2", "제 3" 등으로 적절하게 대체될 수 있다.
(실시형태 1)
이 실시형태에서, 발광 표시 장치는 일 예로서, 박막 트랜지스터(이하에서, 또한 TFT라고 하는) 및 상기 TFT에 접속된 발광 소자를 포함하는 화소를 사용하여 설명될 것이다. 화소는 표시 장치의 각 화소에 제공된 소자들, 예를 들면, 박막 트랜지스터, 발광 소자, 및 배선과 같이, 전기 신호에 따라 표시를 제어하기 위한 소자들로 구성되는 소자 그룹을 나타낸다는 것을 주의하자. 화소는 컬러 필터 등을 포함할 수 있으며 그것의 밝기가 하나의 화소로 제어될 수 있는 하나의 컬러 구성요소에 대응할 수 있다. 그러므로, 예를 들면, R, G, 및 B의 컬러 요소들을 포함한 컬러 표시 장치에서, 이미지의 최소 단위는 R 화소, G 화소, 및 B 화소의 3개의 화소들로 구성되며 이미지는 복수의 화소들을 갖고 획득될 수 있다.
발광 소자는 한 쌍의 전극들(애노드 및 캐소드) 사이에 발광 층을 포함하며, 상기 전극들 중 하나 위의 상기 발광 층에 포함된 소자를 적층함으로써 형성된다는 것을 주의하자. 본 명세서에서, 도면들에 도시된 발광 소자의 전극들 중 하나는 때때로 "발광 소자"라고 한다.
"A와 B가 접속된다"는 것을 설명할 때, A와 B가 전기적으로 서로 접속되는 경우, 및 A와 B가 직접 서로에 접속되는 경우가 본 명세서에 포함된다는 것을 주의하자. 여기서, A 및 B는 각각 전기적 기능을 갖는 물체이다. 구체적으로, 상기 설명 "A와 B가 접속된다"는 A와 B 사이의 부분이 회로 동작을 고려하여 하나의 노드로서 간주될 수 있는 경우, 예를 들면, A와 B가 트랜지스터와 같은 스위칭 소자를 통해 접속되고 상기 스위칭 소자의 도전에 의해 동일하거나 또는 실질적으로 동일한 전위들을 갖는 경우, 및 A와 B가 저항기를 통해 접속되며 상기 저항기의 반대 단부들에서 생성된 상기 전위 차는 A와 B를 포함한 회로의 동작에 악영향을 주지 않는 경우를 포함한다.
도 1a는 화소의 평면도이다. 도 1a에 도시된 TFT는 상기 TFT의 소스 전극 및 드레인 전극으로서 작용하는 배선 층이 게이트로서 작용하는 배선에 대해, 채널 영역으로서 작용하는 산화물 반도체 층의 맞은 편에 위치되는 역 스태거 구조(inverted staggered structure)라고 하는 한 종류의 보텀-게이트(bottom-gate) 구조를 갖는다.
도 1a에 도시된 화소(100)는 주사선으로서 기능하는 제 1 배선(101A), 신호선으로서 기능하는 제 2 배선(102A), 제 1 산화물 반도체 층(103A), 제 2 산화물 반도체 층(103B), 전원선(104A), 용량 전극(101B), 및 발광 소자(105)를 포함한다. 게다가, 도 1a에 도시된 상기 화소(100)는 상기 제 1 산화물 반도체 층(103A) 및 상기 용량 전극(101B)을 전기적으로 접속하기 위한 제 3 배선(102B)을 포함하여, 제 1 박막 트랜지스터(107A)가 형성되도록 한다. 더욱이, 도 1a의 상기 화소(100)는 상기 제 2 산화물 반도체 층(103B) 및 상기 발광 소자(105)를 전기적으로 접속하기 위한 제 4 배선(104B)을 포함하여, 제 2 박막 트랜지스터(107B)가 형성되도록 한다.
각각의 화소를 위한 발광 소자들을 분리하기 위한 격벽(partition)(106)이 상기 제 1 배선(101A), 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 제 4 배선(104B), 상기 제 1 산화물 반도체 층(103A), 상기 제 2 산화물 반도체 층(103B), 상기 전원선(104A), 및 상기 용량 전극(101B) 위에 제공된다. 상기 제 4 배선(104B)에 접속된 상기 발광 소자(105)는 상기 격벽(106)에 의해 둘러싸여진다는 것을 주의하자.
상기 제 1 배선(101A)은 또한 상기 제 1 박막 트랜지스터(107A)의 게이트로서 기능한다. 상기 용량 전극(101B)은 또한 상기 제 2 박막 트랜지스터(107B)의 게이트 및 용량 소자의 일 전극으로서 기능하는 배선이다. 상기 제 2 배선(102A)은 또한 상기 제 1 박막 트랜지스터(107A)의 소스 전극 및 드레인 전극 중 하나로서 기능한다. 상기 제 3 배선(102B)은 또한 상기 제 1 박막 트랜지스터(107A)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능한다. 상기 전원선(104A)은 또한 상기 제 2 박막 트랜지스터(107B)의 소스 전극 및 드레인 전극 중 하나 및 상기 용량 소자의 다른 전극으로서 기능하는 배선이다. 상기 제 4 배선(104B)은 또한 상기 제 2 박막 트랜지스터(107B)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능한다.
상기 제 1 배선(101A) 및 상기 용량 전극(101B)은 동일한 층으로부터 형성되며, 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 전원선(104A), 및 상기 제 4 배선(104B)은 상기 동일한 층으로부터 형성된다는 것을 주의하자. 또한, 상기 전원선(104A) 및 상기 용량 전극(101B)은 상기 제 2 박막 트랜지스터(107B)의 저장 용량 소자를 형성하기 위해 부분적으로 서로 중첩한다.
상기 제 1 박막 트랜지스터(107A)에 포함된 상기 제 1 산화물 반도체 층(103A)은 게이트 절연막(도시되지 않음)을 개재하여 상기 제 1 배선(101A) 위에 제공된다. 상기 제 1 산화물 반도체 층(103A)은 상기 배선(101A)이 제공되는 영역의 단부 및 상기 격벽(106)을 넘어 연장된다.
상기 설명 "A가 B의 단부를 넘어 연장된다"는 적층된 A 및 B가 평면도에 보여질 때, A와 B의 단부들이 정렬되지 않으며, A의 단부가 B의 단부 밖에 위치되도록 A가 밖으로 연장되는 것을 의미함을 주의하자.
상기 화소는 상기 제 1 박막 트랜지스터(107A) 및 상기 제 2 박막 트랜지스터(107B) 외에 복수의 박막 트랜지스터들을 포함할 수 있음을 주의하자. 상기 제 1 박막 트랜지스터(107A)는 상기 제 1 박막 트랜지스터(107A)를 포함한 화소를 선택하는 기능을 가지며, 또한 선택 트랜지스터라고 한다는 것을 주의하자. 상기 제 2 박막 트랜지스터(107B)는 상기 제 2 박막 트랜지스터(107B)를 포함한 화소에서 상기 발광 소자(105)로 흐르는 전류를 제어하는 기능을 가지며, 또한 구동 트랜지스터라고 한다.
도 1b는 도 1a의 쇄선들(A-A', B-B', 및 C-C')에 따른 단면 구조를 도시한다. 도 1b에 도시된 상기 단면 구조에서, 상기 게이트로서 작용하는 상기 제 1 배선(101A) 및 상기 용량 전극(101B)은 하지막(112)을 개재하여 기판(111) 위에 제공된다. 게이트 절연막(113)은 상기 제 1 배선(101A) 및 상기 용량 전극(101B)을 커버하도록 제공된다. 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)은 상기 게이트 절연막(113) 위에 제공된다. 상기 제 2 배선(102A) 및 상기 제 3 배선(102B)은 상기 제 1 산화물 반도체 층(103A) 위에 제공되며, 상기 전원선(104A) 및 상기 제 4 배선(104B)은 상기 제 2 산화물 반도체 층(103B) 위에 제공된다. 패시베이션 막으로서 기능하는 산화물 절연층(114)은 상기 제 1 산화물 반도체 층(103A), 상기 제 2 산화물 반도체 층(103B), 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 전원선(104A), 및 상기 제 4 배선(104B) 위에 제공된다. 상기 격벽(106)은 상기 제 1 배선(101A), 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 제 4 배선(104B), 상기 제 1 산화물 반도체 층(103A), 상기 제 2 산화물 반도체 층(103B), 상기 전원선(104A), 및 상기 용량 전극(101B) 위에 제공된다. 개구부는 상기 제 4 배선(104B) 위의 상기 산화물 절연층(114)에 형성된다. 상기 발광 소자(105)의 전극 및 상기 제 4 배선(104B)은 상기 개구부에서 접속된다. 쇄선(B-B')에 따른 상기 단면도에서, 상기 제 3 배선(102B) 및 상기 용량 전극(101B)은 상기 게이트 절연막(113)에 형성된 개구부를 통해 접속된다.
도 1a 및 도 1b에 도시된 상기 화소는 도 7에 도시된 기판(700) 위에 복수의 화소들(701)과 같이 매트릭스상(狀)으로 위치된다는 것을 주의하자. 도 7은 화소부(702), 주사선 구동기 회로(703), 및 신호선 구동기 회로(704)가 상기 기판(700) 위에 위치되는 구조를 도시한다. 상기 화소들(701)이 선택 상태에 있는지 또는 비-선택 상태에 있는지 여부는 상기 주사선 구동기 회로(703)에 접속된 상기 제 1 배선(101A)으로부터 공급된 주사 신호에 따라 행(row)마다 결정된다. 상기 주사 신호에 의해 선택된 상기 화소(701)는 상기 신호선 구동기 회로(704)에 접속된 상기 제 2 배선(102A)으로부터의 비디오 전압(또한, 이미지 신호, 비디오 신호, 또는 비디오 데이터라고 하는)을 공급받는다. 게다가, 상기 화소(701)는 상기 기판(700) 밖에서 제공된 전원 회로(705)로부터 연장되는 상기 전원선(104A)에 접속된다.
도 7은 상기 주사선 구동기 회로(703) 및 상기 신호선 구동기 회로(704)가 상기 기판(700) 위에 제공되는 상기 구성을 도시하며, 대안적으로, 상기 주사선 구동기 회로(703) 및 상기 신호선 구동기 회로(704) 중 하나는 상기 기판(700) 위에 제공될 수 있다. 상기 화소부(702)만이 상기 기판(700) 위에 제공될 수 있다. 더욱이, 도 7은 상기 전원 회로(705)가 상기 기판(700) 밖에 제공되는 구성을 도시하며, 대안적으로, 상기 전원 회로(705)는 상기 기판(700) 위에 제공될 수 있다.
도 7은 상기 복수의 화소들(701)이 상기 화소부(702)에서 매트릭스로(스트라이프로) 배열되는 일 예를 도시한다. 상기 화소들(701)은 반드시 매트릭스로 배열되는 것은 아니며 델타 패턴(delta pattern) 또는 베이어 배열(Bayer arrangement)로 배열될 수 있음을 주의하자. 상기 화소부(702)의 표시 방법으로서, 프로그레시브 방법(progressive method) 또는 인터레이스 방법(interlace method)이 이용될 수 있다. 컬러 표시를 위한 상기 화소에서 제어된 컬러 요소들은 R(빨간색), G(녹색), 및 B(파란색)의 3개의 컬러들에 제한되지 않으며, 3개 이상의 컬러들의 컬러 요소들, 예를 들면, RGBW(W는 흰색에 대응한다), 또는 노란색, 청록색, 자홍색 등 중 하나 이상이 부가된 RGB가 이용될 수 있다. 또한, 표시 영역들의 사이즈는 컬러 요소들의 점들 간의 차이일 수 있다.
도 7은 행 방향 및 열 방향으로의 화소들의 수에 대응하는 상기 제 1 배선들(101A), 상기 제 2 배선들(102A), 및 상기 전원선들(104A)을 도시한다. 상기 제 1 배선들(101A), 상기 제 2 배선들(1O2A), 및 상기 전원선들(104A)은 하나의 화소에 포함된 서브-화소들의 수 또는 상기 화소의 트랜지스터들의 수에 의존하여 증가될 수 있음을 주의하자. 상기 화소들(701)은 몇몇 화소들과 공유된 상기 제 1 배선(101A), 상기 제 2 배선(102A), 및 상기 전원선(104A)으로 구동될 수 있다.
도 1a는 상기 제 2 배선(102A)이 직사각형인 상기 TFT를 도시하며, 대안적으로, 상기 제 2 배선(102A)은 캐리어들이 이동하는 영역의 면적이 전류 흐름의 양을 증가시키기 위해 증가되도록 상기 제 3 배선(102B)을 둘러쌀 수 있음(구체적으로, 상기 제 2 배선(102A)은 U-형상 또는 C-형상일 수 있다)을 주의하자.
상기 제 1 박막 트랜지스터(107A)인 영역을 제외하고 상기 제 1 배선(101A)의 폭은 상기 제 1 배선(101A)이 부분적으로 좁도록 감소될 수 있음을 주의하자. 상기 제 1 배선의 상기 폭이 감소될 때, 상기 화소의 상기 개구율은 증가될 수 있다.
상기 개구율은 화소마다, 광이 투과되는 영역의 상기 면적을 나타낸다는 것을 주의하자. 그러므로, 상기 개구율은 광을 투과하지 않는 구성요소들에 의해 점유된 영역이 증가될 때마다 감소되는 반면, 상기 개구율은 광을 투과하는 구성요소들에 의해 점유된 영역이 증가될 때마다 증가된다. 발광 표시 장치에서, 상기 개구율은 광을 투과하지 않는 배선 등이 격벽 내에 제공된 발광 소자에 의해 점유된 영역과 중첩하지 않도록 위치되거나 또는 박막 트랜지스터의 사이즈가 감소되는 방식으로 증가된다.
박막 트랜지스터는 게이트, 드레인, 및 소스의 적어도 3개의 단자들을 갖는 소자임을 주의하자. 상기 박막 트랜지스터는 드레인 영역 및 소스 영역 간의 채널 영역을 가지며, 전류는 상기 드레인 영역, 상기 채널 영역, 및 상기 소스 영역을 통해 흐를 수 있다. 여기에서, 상기 트랜지스터의 상기 소스 및 상기 드레인은 상기 트랜지스터의 상기 구조, 상기 동작 조건 등에 의존하여 변할 수 있기 때문에, 어떤 것이 소스 또는 드레인인지를 정의하는 것은 어려운 일이다. 그러므로, 소스 또는 드레인으로서 기능하는 영역은 몇몇 경우들에서 상기 소스 또는 상기 드레인이라고 하지 않는다. 이러한 경우에, 몇몇 경우들에서, 예를 들면, 상기 소스 및 상기 드레인 중 하나는 제 1 단자, 제 1 전극, 또는 제 1 영역이라고 하거나, 또는 상기 소스 및 상기 드레인의 다른 하나는 제 2 단자, 제 2 전극, 또는 제 2 영역이라고 한다.
다음으로, 도 1a 및 도 1b에 도시된 상기 평면도 및 상기 단면도에 따라 상기 화소를 제조하기 위한 방법은 도 2a 내지 도 2c를 참조하여 설명될 것이다.
유리 기판은 상기 투광 기판(111)으로서 사용될 수 있다. 도 2a는 상기 기판(111)으로부터 불순물들의 확산을 방지하거나 또는 상기 기판(111) 및 상기 기판(111) 위에 제공된 소자들 간에 밀착력을 향상시키기 위해 상기 하지막(112)이 상기 기판(111) 위에 제공되는 구조를 도시한다. 상기 하지막(112)은 반드시 제공되는 것은 아님을 주의하자.
다음으로, 도전층은 상기 기판(111)의 전체 표면 위에 형성된다. 그 후, 레지스트 마스크가 형성되고, 불필요한 부분들이 에칭에 의해 제거되도록 제 1 포토리소그래피 단계가 수행되며, 그에 의해 상기 제 1 배선(101A) 및 상기 용량 전극(101B)이 형성된다. 이때, 에칭은 적어도 상기 제 1 배선(101A) 및 상기 용량 전극(101B)의 단부들이 테이퍼되도록 수행된다.
상기 제 1 배선(101A) 및 상기 용량 전극(101B)은 바람직하게는 알루미늄(Al) 또는 구리(Cu)와 같은 저-저항 도전 재료를 사용하여 형성된다. 알루미늄의 단독 사용은 낮은 내열성 및 부식되는 경향과 같은 단점들을 가지기 때문에, 알루미늄은 내열성을 갖는 도전 재료와 결합하여 사용된다. 내열성을 갖는 도전 재료로서, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택된 하나의 원소; 그것의 구성요소로서 이들 원소들 중 임의의 것을 포함한 합금; 이들 원소들 중 임의의 결합을 포함한 합금; 또는 성분으로서 이들 원소들의 임의의 것을 포함한 질화물을 사용하는 것이 가능하다.
상기 TFT에 포함된 상기 배선 등은 잉크젯 방법 또는 인쇄 방법에 의해 형성될 수 있음을 주의하자. 따라서, 상기 배선 등은 실온에서 형성될 수 있으며, 저진공에서 형성될 수 있거나, 또는 큰 기판을 사용하여 형성될 수 있다. 상기 배선들 등이 포토마스크를 사용하지 않고 제조될 수 있기 때문에, 상기 트랜지스터의 레이아웃은 쉽게 변경될 수 있다. 또한, 레지스트를 사용할 필요가 없으므로, 재료 비용들은 감소되고 단계들의 수가 감소될 수 있다. 또한, 레지스트 마스크 등이 또한 잉크젯 방법 또는 인쇄 방법에 의해 형성될 수 있다. 레지스트가 잉크젯 방법 또는 인쇄 방법에 의해 의도된 부분들 위에만 형성되고, 레지스트 마스크를 형성하기 위해 노광 및 현상될 때, 레지스트가 상기 전체 표면 위에 형성되는 상기 경우와 비교하여 비용들이 감소될 수 있다.
복수의 두께들(통상적으로, 2 종류들의 두께들)을 가진 영역들을 갖는 레지스트 마스크는 배선들 등을 형성하기 위해 다계조 마스크를 사용하여 형성될 수 있다.
그 후, 절연막(이후, 상기 게이트 절연막(113)이라고 하는)이 상기 제 1 배선(101A) 및 상기 용량 전극(101B)의 상기 전체 표면 위에 형성된다. 상기 게이트 절연막(113)은 스퍼터링 방법 등에 의해 형성된다.
예를 들면, 상기 게이트 절연막(113)으로서, 산화 실리콘막이 스퍼터링 방법에 의해 형성된다. 상기 게이트 절연막(113)이 이러한 산화 실리콘막에 제한되지 않으며, 산화질화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 또는 산화 탄탈막과 같은 다른 절연막의 단층 구조 또는 적층 구조를 갖고 형성될 수 있음은 말할 필요도 없다.
산화물 반도체의 성막 전에, 상기 게이트 절연막(113)의 표면에 부착된 먼지는 바람직하게는 아르곤 가스가 플라즈마를 형성하기 위해 도입되는 역 스퍼터링에 의해 제거된다는 것을 주의하자. 질소 분위기, 헬륨 분위기 등은 아르곤 분위기 대신에 사용될 수 있음을 주의하자. 산소, N20 등이 부가되는 아르곤 분위기가 사용될 수 있다. 대안적으로, Cl2, CF4 등이 부가되는 아르곤 분위기가 사용될 수 있다.
상기 게이트 절연막(113)의 상기 표면상에서 상기 플라즈마 처리 후, 산화물 반도체가 대기에 노출되지 않고 상기 게이트 절연막(113) 위에 성막된다. 상기 트랜지스터의 반도체 층을 위한 상기 산화물 반도체의 사용에 의해, 상기 전계-효과 이동도는 비정질 실리콘과 같은 실리콘-계 반도체 재료가 사용되는 상기 경우보다 더 높아질 수 있다. 상기 산화물 반도체의 예들은 산화 아연(ZnO) 및 산화 주석(SnO2)임을 주의하자. 게다가, In, Ga 등이 ZnO에 첨가될 수 있다.
상기 산화물 반도체를 위해, InMO3(ZnO)x(x>0)으로 표현된 박막이 사용될 수 있다. M은 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn), 및 코발트(Co)로부터 선택된 금속 원소들 중 하나 이상을 나타낸다는 것을 주의하자. 예를 들면, M은 몇몇 경우들에서 Ga을 나타내고, 한편, M은 다른 경우들에서 Ga에 부가하여 Ni 또는 Fe(Ga 및 Ni 또는 Ga 및 Fe)과 같은 상기 금속 원소를 나타낸다. 또한, 상기 산화물 반도체는 M으로서 포함된 상기 금속 원소 외에 불순물 원소로서 Fe 또는 Ni와 같은 천이 금속 원소 또는 상기 천이 금속의 산화물을 포함할 수 있다. 예를 들어, 상기 산화물 반도체 층으로서 In-Ga-Zn-O-계 막이 사용될 수 있다.
상기 산화물 반도체(InMO3(ZnO)x(x>0) 막)으로서, M이 상이한 금속 원소인 InMO3(ZnO)x(x>0) 막이 상기 In-Ga-Zn-O-계 막 대신에 사용될 수 있다. 상기 외에도, 다음의 산화물 반도체들이 상기 산화물 반도체로서 사용될 수 있다: In-Sn-Zn-O-계 산화물 반도체; In-Al-Zn-O-계 산화물 반도체; Sn-Ga-Zn-O-계 산화물 반도체; Al-Ga-Zn-O-계 산화물 반도체; Sn-Al-Zn-O-계 산화물 반도체; In-Zn-O-계 산화물 반도체; Sn-Zn-O-계 산화물 반도체; Al-Zn-O-계 산화물 반도체; In-O-계 산화물 반도체; Sn-O-계 산화물 반도체; 및 Zn-O-계 산화물 반도체.
In-Ga-Zn-O-계 산화물 반도체가 이 실시형태에서 상기 산화물 반도체로서 사용된다는 것을 주의하자. 여기에서, In2O3, Ga2O3, 및 ZnO가 1:1:1의 비로 포함되는 타겟이 사용된다. 상기 산화물 반도체는 다음의 조건들 하에서 성막된다: 상기 기판 및 상기 타겟 간의 거리는 100mm이며, 상기 압력은 0.6 Pa이고, 상기 직류(DC) 전력은 0.5 kW이며, 상기 분위기는 산소 분위기이다(산소 유량비 100%). 막 성막시 생성된 가루 물질들(또한 입자들 또는 먼지라고 하는)이 감소될 수 있고 상기 막 두께가 일정할 수 있기 때문에 바람직하게는 펄스 직류(DC) 전원이 사용된다는 것을 주의하자.
상기 산화물 반도체를 성막시키기 위해 사용된 챔버는 상기 역 스퍼터링이 이전에 수행되는 상기 챔버와 동일하거나 또는 상이할 수 있음을 주의하자.
스퍼터링 방법의 예들은 고-주파수 전원이 스퍼터링 전원으로서 사용되는 RF 스퍼터링 방법, 직류 전원이 사용되는 DC 스퍼터링 방법, 및 바이어스가 펄스 방식으로 인가되는 펄스 DC 스퍼터링 방법이다. RF 스퍼터링 방법은 절연막을 형성하기 위해 주로 사용되며. DC 스퍼터링 방법은 금속막을 형성하기 위해 주로 사용된다.
또한, 복수의 상이한 재료들의 타겟들이 설치될 수 있는 멀티-소스 스퍼터링 장치가 또한 존재한다. 상기 멀티-소스 스퍼터링 장치를 가지고, 상이한 재료들의 막들이 동일한 챔버에 적층되도록 형성될 수 있거나 또는 복수의 종류들의 재료들의 막이 상기 동일한 챔버에서 방전에 의해 동시에 형성될 수 있다.
또한, 상기 챔버 내부에 자석 기구(magnet system)가 제공되고 마그네트론 스퍼터링(magnetron sputtering)을 이용하는 스퍼터링 장치, 및 글로 방전(glow discharge)을 사용하지 않고 마이크로파들을 사용하여 생성된 플라즈마가 사용되는 ECR 스퍼터링을 이용한 스퍼터링 장치가 존재한다.
더욱이, 스퍼터링에 의한 성막 방법의 예들은 타겟 물질 및 스퍼터링 가스 성분이 화합물 박막을 형성하기 위해 성막 동안 서로 화학적으로 반응하는 반응성 스퍼터링 방법, 및 전압이 또한 성막 동안 기판에 인가되는 바이어스 스퍼터링이다.
다음으로, 상기 산화물 반도체 층은 탈수화 또는 탈수소화를 겪는다. 탈수화 또는 탈수소화에 대한 제 1 열 처리의 온도는 400℃ 이상 750℃ 미만, 바람직하게는 425℃ 이상 750℃ 미만이다. 상기 열 처리는 상기 열 처리의 온도가 425℃ 이상일 때 1시간 이하 동안 수행되며, 상기 열 처리는 바람직하게는 상기 온도가 425℃ 미만일 때 1시간보다 긴 동안 수행된다는 것을 주의하자. 여기에서, 상기 기판은 열 처리 장치들 중 하나인 전기로에 도입되며, 열 처리는 질소 분위기에서 상기 산화물 반도체 층 상에서 수행된다. 그 후, 상기 산화물 반도체 층은 대기에 노출되지 않아서 물 또는 수소가 상기 산화물 반도체 층에 들어가는 것을 방지하며, 따라서 상기 산화물 반도체 층이 획득된다. 이 실시형태에서, 서냉(slow cooling)은 탈수화 또는 탈수소화가 상기 산화물 반도체 층에 수행되는 상기 가열 온도 T로부터 물의 진입을 방지하기에 충분히 낮은 온도로 하나의 노(furnace)에서 수행되며, 구체적으로, 상기 서냉은 상기 온도가 상기 가열 온도 T로부터 100℃ 이상 떨어질 때까지 질소 분위기에서 수행된다. 질소 분위기에 제한되지 않고, 탈수화 또는 탈수소화가 희가스 분위기(예로서, 헬륨, 네온, 또는 아르곤)에서 수행될 수 있다.
상기 열 처리 장치는 전기로에 제한되지 않으며 저항 발열체와 같은 발열체로부터의 열 복사 또는 열 전도에 의해 피처리물을 가열하는 장치를 제공받을 수 있다. 예를 들면, GRTA(gas rapid thermal annealing) 장치 또는 LRTA(lamp rapid thermal annealing) 장치와 같은 RTA(rapid thermal annealing) 장치가 사용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자기파)의 복사에 의해 피처리물을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 사용하여 열 처리를 수행하기 위한 장치이다. 상기 가스로서, 상기 열 처리에 의해 피처리물과 거의 반응하지 않는 비활성 가스, 예를 들면, 질소 또는 아르곤과 같은 희가스가 사용된다.
상기 산화물 반도체 층이 400℃ 이상 및 750℃ 미만의 온도로 열 처리될 때, 상기 산화물 반도체 층의 탈수화 또는 탈수소화가 달성될 수 있으며, 따라서 물(H20)이 나중 단계에서 상기 산화물 반도체 층에 다시 포함되는 것이 방지될 수 있다.
상기 제 1 열 처리에서, 물, 수소 등은 바람직하게는 헬륨, 네온, 또는 아르곤과 같은 희가스 또는 질소에 포함되지 않는다. 열 처리 장치로 도입되는 헬륨, 네온, 또는 아르곤과 같은 상기 희가스 또는 질소의 순도는 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 상기 불순물 농도는 1 ppm 이하, 바람직하게는 0.1 ppm 이하이다)이 되도록 설정되는 것이 바람직하다.
상기 산화물 반도체 층은 상기 산화물 반도체 층의 상기 재료 또는 상기 제 1 열 처리의 조건에 의존하여 미결정 막 또는 다결정 막이 되도록 결정화될 수 있음을 주의하자. 예를 들면, 상기 산화물 반도체 층은 90% 이상, 또는 80% 이상의 결정화율을 갖는 미결정 산화물 반도체 막이 되도록 결정될 수 있다. 더욱이, 상기 산화물 반도체 층은 상기 산화물 반도체 층의 상기 재료 또는 상기 제 1 열 처리의 상기 조건에 의존하여, 결정 성분을 포함하지 않는 비정질 산화물 반도체 막일 수 있다.
탈수화 또는 탈수소화를 위한 상기 제 1 열 처리 후, 상기 산화물 반도체 층은 산소-결핍형(oxygen-deficient type)이 되고 상기 산화물 반도체 층의 상기 저항은 감소된다. 상기 제 1 열 처리 후 상기 산화물 반도체 층의 상기 캐리어 농도는 성막된 직후 상기 산화물 반도체 막보다 높고, 상기 산화물 반도체 층은 바람직하게는 1×1018/㎤ 이상의 캐리어 농도를 가진다.
다음으로, 제 2 포토리소그래피 단계는 레지스트 마스크가 형성되고 불필요한 부분들이 에칭에 의해 제거되도록 수행되며, 그에 의해 상기 산화물 반도체를 사용하여 형성된 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)이 형성된다. 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)을 위한 상기 제 1 열 처리가 상기 섬-형상 산화물 반도체 층으로 아직 가공되지 않은 상기 산화물 반도체 막에 수행될 수 있다. 이때 웨트 에칭 또는 드라이 에칭이 에칭 방법으로서 이용된다. 도 2a는 이 단계의 단면도이다.
상기 게이트 절연막(113)의 성막 후, 상기 용량 전극(101B)에 도달하는 개구부(121)가 이후에 형성될 배선이 상기 용량 전극에 접속될 수 있도록 도 2a에 도시된 바와 같이 상기 게이트 절연막(113)에 형성될 수 있음을 주의하자.
그 후, 도전막은 스퍼터링 방법 또는 진공 성막 방법에 의해 상기 산화물 반도체 층 위에 금속 재료로부터 형성된다. 상기 도전막을 위한 재료의 예들은 Al, Cr, Ta, Ti, Mo, 및 W로부터 선택된 하나의 원소, 성분으로서 상기 원소들 중 임의의 것을 포함하는 합금; 및 상기 원소들 중 임의의 조합을 포함한 합금이다. 또한, 200℃ 내지 600℃에서 열 처리가 수행되는 경우에서, 상기 도전막은 바람직하게는 이러한 열 처리에 대한 내열성을 가진다. Al의 단독 사용은 낮은 내열성 및 부식되는 경향과 같은 단점들을 가져오기 때문에, 알루미늄은 내열성을 가진 도전 재료와 결합하여 사용된다. Al과 결합하여 사용되는 내열성을 가진 상기 도전 재료로서, 다음 재료들 중 임의의 것이 사용될 수 있다: 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택된 원소; 성분으로서 이들 상기 원소들 중 임의의 것을 포함한 합금; 이들 원소들을 조합하여 포함하는 합금; 및 성분으로서 이들 상기 원소들 중 임의의 것을 포함한 질화물.
여기에서, 상기 도전막은 티타늄 막의 단층 구조를 가진다. 상기 도전막은 2층 구조를 가질 수 있으며, 티타늄 막이 알루미늄 막 위에 적층될 수 있다. 대안적으로, 상기 도전막은 Ti 막, Nd를 포함한 알루미늄 막(Al-Nd 막), 및 Ti 막이 이러한 순서로 적층되는 3층 구조를 가질 수 있다. 상기 도전막은 실리콘을 포함한 알루미늄 막의 단층 구조를 가질 수 있다.
다음으로, 제 3 포토리소그래피 단계는 레지스트 마스크가 형성되고 불필요한 부분들이 에칭에 의해 제거되도록 수행되며, 그에 의해 상기 도전막으로 이루어진 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 전원선(104A), 및 상기 제 4 배선(104B)이 형성된다. 이때 웨트 에칭 또는 드라이 에칭이 에칭 방법으로서 이용된다. 예를 들면, Ti의 도전막이 암모니아 과수(31 wt%의 과산화수소 : 28 wt%의 암모니아 : 물 = 5:2:2)을 사용한 웨트 에칭으로 에칭될 때, 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)은 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 전원선(104A), 및 상기 제 4 배선(104B)이 부분적으로 에칭되는 동안 남겨질 수 있다.
상기 산화물 반도체 층의 노출된 영역은 때때로 상기 에칭 조건들에 의존하여 상기 제 3 포토리소그래피 단계에서 에칭된다. 이러한 경우에, 상기 제 2 배선(102A) 및 상기 제 3 배선(102B) 간의 영역의 상기 제 1 산화물 반도체 층(103A)의 두께는 상기 제 2 배선(102A) 또는 상기 제 3 배선(102B)과 중첩하는 영역의 상기 제 1 배선(101A) 위의 상기 제 1 산화물 반도체 층(103A)보다 작다. 게다가, 상기 전원선(104A) 및 상기 제 4 배선(104B) 간의 영역의 상기 제 2 산화물 반도체 층(103B)의 두께는 상기 전원선(104A) 또는 상기 제 4 배선(104B)과 중첩하는 영역의 상기 용량 전극(101B) 위의 상기 제 2 산화물 반도체 층(103B)보다 작다.
그 후, 상기 산화물 절연층(114)은 상기 게이트 절연막(113), 상기 제 1 산화물 반도체 층(103A), 상기 제 2 산화물 반도체 층(103B), 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 전원선(104A), 및 상기 제 4 배선(104B) 위에 형성된다. 이 단계에서, 상기 제 1 산화물 반도체 층(103A)의 부분과 상기 제 2 산화물 반도체 층(103B)의 부분은 상기 산화물 절연층(114)과 접촉한다. 상기 제 1 배선(101A)과 중첩하는 상기 제 1 산화물 반도체 층(103A)의 영역 및 상기 게이트 절연막(113)을 개재하여 상기 용량 전극(101B)과 중첩하는 상기 제 2 산화물 반도체 층(103B)의 영역이 채널 형성 영역들로서 작용한다는 것을 주의하자.
상기 산화물 절연층(114)은 스퍼터링 방법과 같이, 물 또는 수소와 같은 불순물들이 상기 산화물 절연층으로 혼입되지 않는 방법에 의해 적어도 1nm의 두께로 적절하게 형성될 수 있다. 이 실시형태에서, 산화 실리콘막은 상기 산화물 절연층과 같이 스퍼터링 방법에 의해 형성된다. 막 형성에서 상기 기판 온도는 실온 이상 300℃보다 낮거나 동일하며, 이 실시형태에서는 100℃이다. 상기 산화 실리콘막은 희가스(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로, 아르곤) 및 산소의 혼합 분위기에서 스퍼터링 방법에 의해 형성될 수 있다. 타겟으로서, 산화 실리콘 타겟 또는 실리콘 타겟이 사용될 수 있다. 예를 들면, 실리콘 타겟의 사용으로, 산화 실리콘막이 산소 및 희가스의 분위기에서 스퍼터링 방법에 의해 형성될 수 있다. 그 저항이 감소되는 상기 산화물 반도체 층과 접촉하여 형성되는 상기 산화물 절연층으로서, 수분, 수소 이온, 및 OH-와 같은 불순물들을 포함하지 않고 외부로부터 이들 불순물들의 진입을 차단하는 무기 절연막이 사용된다. 구체적으로, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막이 사용된다. 스퍼터링 방법에 의해 형성된 산화물 절연층은 특히 조밀하며, 상기 산화물 절연층의 단층 조차 그것과 접촉하는 층으로 불순물들의 확산을 방지하기 위한 보호막으로서 사용될 수 있음을 주의하자. 인(P) 또는 붕소(B)로 도핑된 타겟은 인(P) 또는 붕소(B)가 상기 산화물 절연층에 첨가되도록 사용될 수 있다.
이 실시형태에서, 상기 산화물 절연층(114)은 다음의 조건들에서 6N의 순도 및 0.01Ωcm의 저항을 갖는 주상 다결정(columnar polycrystalline)의 붕소-도핑된 실리콘 타겟을 사용한 펄스 DC 스퍼터링 방법에 의해 형성된다: 상기 기판 및 상기 타겟 간의 거리(T-S 거리)가 89 mm이고, 상기 압력은 0.4 Pa이고, 상기 직류(DC) 전원은 6 kW이며, 상기 분위기는 산소이다(상기 산소 유량은 100%이다). 상기 산화물 절연층(114)의 두께는 300 nm이다.
상기 산화물 절연층(114)은 상기 산화물 반도체 층의 상기 채널 형성 영역으로서 작용하는 영역 상에 제공되고 그것과 접촉하며, 또한 채널 보호층으로서 기능한다는 것을 주의하자.
다음으로, 제 2 열 처리(바람직하게는 200℃ 내지 400℃, 예를 들면, 250℃ 내지 350℃)가 비활성 가스 분위기 또는 질소 분위기에서 수행될 수 있다. 예를 들면, 상기 제 2 열 처리는 질소 분위기에서 1시간 동안 250℃에서 수행된다. 상기 제 2 열 처리에 의해, 열은 상기 제 1 산화물 반도체 층(103A)의 부분 및 상기 제 2 산화물 반도체 층(103B)의 부분이 상기 산화물 절연층(114)과 접촉하는 동안 인가된다.
상기 제 1 열 처리에 의해 각각의 저항이 감소되는 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B), 상기 산화물 절연층(114)과 접촉하는 동안 상기 제 2 열 처리가 수행될 때, 상기 산화물 절연층(114)과 접촉하는 영역은 산소 부족이 된다. 따라서, 상기 산화물 절연층(114)과 접촉하는 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)의 영역은 상기 제 1 산화물 반도체 층(103A) 및 상기 제 2 산화물 반도체 층(103B)의 깊이 방향으로 향하는 i-형 영역이 된다(즉, 상기 영역의 저항이 증가된다).
그 후, 개구부(122)가 제 4 포토리소그래피 방법에 의해 상기 절연층(114)에 형성된다. 도 2b는 이 단계의 단면도이다.
다음으로, 투광성 도전막이 상기 제 4 배선(104B)에 접속되도록 형성된다. 상기 투광성 도전막은 스퍼터링 방법, 진공 성막 방법 등에 의해 산화 인듐(InO3), 산화 인듐 및 산화 주석의 합금(In2O3-SnO2, ITO로 약기함) 등을 사용하여 형성된다. 대안적으로, 질소를 포함한 Al-Zn-O-계 막, 즉 Al-Zn-O-N-계 막, 질소를 포함한 Zn-0-계 막, 또는 질소를 포함한 Sn-Zn-O-계 막이 사용될 수 있다. Al-Zn-O-N-계 막에서 아연의 조성비(원자%)는 47 원자%이하이고 상기 막에서 알루미늄보다 높으며, 상기 막에서 알루미늄의 조성비(원자%)는 상기 막에서 질소보다 높다. 이러한 재료는 염산-계 용액으로 에칭된다. 그러나, 잔류물이 특히 ITO를 에칭할 때 쉽게 생성되기 때문에, 산화 인듐 및 산화 아연(In2O3-ZnO)의 합금이 에칭 가공성을 향상시키기 위해 사용될 수 있다.
상기 투광성 도전막에서 조성비의 단위는 원자 퍼센트(원자%)이며, 조성비는 전자 프로브 X-레이 마이크로분석기(electron probe X-ray microanalyzer; EPMA)를 사용한 분석에 의해 평가된다는 것을 주의하자.
다음으로, 레지스트 마스크가 형성되고 불필요한 부분들이 에칭에 의해 제거되도록 제 5 포토리소그래피가 수행되며, 그에 의해 상기 발광 소자의 전극들 중 하나를 형성한다. 상기 발광 소자는 한 쌍의 전극들(애노드 및 캐소드) 및 상기 쌍의 전극들 간에 발광층을 포함하고, 상기 한 쌍의 전극들 중 하나 위에 상기 발광층에 포함된 소자들을 적층함으로써 형성된다. 그러므로, 상기 발광 소자의 상기 쌍의 전극들 중 하나는 상기 발광 소자(105)로서 칭하여진다.
다음으로, 각각의 화소를 위한 발광 소자들을 분리하기 위한 상기 격벽(106)이 상기 제 1 배선(101A), 상기 제 2 배선(102A), 상기 제 3 배선(102B), 상기 제 4 배선(104B), 상기 제 1 산화물 반도체 층(103A), 상기 제 2 산화물 반도체 층(103B), 상기 전원선(104A), 및 상기 용량 전극(101B) 위에 제공된다. 상기 제 4 배선(104B)에 접속된 상기 발광 소자(105)는 상기 격벽(106) 내부에 제공된다는 것을 주의하자. 도 2c는 이 단계의 단면도를 도시한다.
이러한 방식으로, 상기 제 1 박막 트랜지스터(107A) 및 상기 제 2 박막 트랜지스터(107B)를 포함한 상기 화소가 제조될 수 있다. 게다가, 상기 화소들은 화소부를 형성하기 위해 매트릭스로 배열되며, 그에 의해 액티브-매트릭스 발광 표시 장치가 제조될 수 있다.
도 1a 및 도 1b, 및 도 2a 내지 도 2c에 도시된 이 실시형태에서 상기 구조의 이점들은 도 3a 및 도 3b를 참조하여 상세히 설명될 것이다.
도 3a 및 도 3b는 각각 도 1a에서 상기 평면도의 상기 산화물 반도체 층의 부근에 대한 확대도이다. 도 3a에서 상기 제 1 산화물 반도체 층(103A)의 상기 폭(도 3a에서 W1)이 증가되는 다이어그램은 상기 산화물 반도체 층(103A)의 상기 폭(도 3b에서 W2)을 도시한 도 3b에 대응한다.
도 3a 및 도 3b에 도시된 바와 같이, 이 실시형태의 도 1a에서 상기 화소의 상기 평면도의 상기 제 1 산화물 반도체 층(103A)은 상기 제 1 배선(101A)으로부터 또 다른 배선을 분리하지 않고 상기 제 1 배선(101A) 위에 제공된다. 상기 제 2 배선(102A) 및 상기 제 3 배선(102B) 사이의 상기 산화물 반도체 층에 형성된 채널 영역은 상기 제 1 배선(101A)에 중첩하는 영역에 형성된다. 상기 TFT의 특성들은 광이 상기 채널 영역에 방출될 때 변할 수 있기 때문에, 상기 제 1 산화물 반도체 층(103A)은 상기 제 1 배선(101A)으로부터 분리된 배선에 의해 광으로부터 잘 차단되도록 요구하며, 이것은 상기 화소의 개구율의 감소를 초래한다. 반대로, 상기 개구율은 이 실시형태에서 상기 구조로 증가될 수 있으며, 여기서 상기 산화물 반도체 층은 상기 제 1 배선(101A)에 중첩하도록 제공되며, 상기 제 1 배선(101A)으로부터 분리된 배선은 형성되지 않는다.
게다가, 상기 박막 트랜지스터의 상기 반도체 층으로서 투광성 산화물 반도체 층을 사용함으로써, 상기 산화물 반도체 층이 상기 제 1 배선(101A)과 중첩하는 의도된 영역으로부터 시프트되고 따라서 상기 발광 소자(105)와 중첩할지라도 개구율의 감소 없이 수행될 수 있다.
상기 산화물 반도체 층이 미리 결정된 크기보다 큰 패턴을 갖고 형성될 때, 유리한 표시가 상기 산화물 반도체 층이 상기 의도된 위치로부터 약간 시프트되는 부분에 형성될지라도 오작동 및 개구율의 감소 없이 수행될 수 있다. 상기 발광 표시 장치를 위한 액티브-매트릭스 기판은 쉽게 제조될 수 있고, 상기 수율은 증가될 수 있다.
다음으로, 저장 용량이 산화물 반도체 층을 포함한 박막 트랜지스터를 사용함으로써 감소되는 상기 경우에 대한 평면도의 특정 예가 설명될 것이다.
게이트가 상기 트랜지스터를 턴 오프하게 하는 전압이 인가될 때 산화물 반도체를 포함한 박막 트랜지스터를 통해 흐르는 전류(이하, 누설 전류로서 칭하는)는 0.1pA 이하인 반면, 비정질 실리콘을 포함한 박막 트랜지스터는 약 수백 nA이다. 그러한 이유로, 산화물 반도체를 포함한 상기 박막 트랜지스터에서, 저장 용량은 감소될 수 있다. 달리 말하면, 산화물 반도체를 포함한 박막 트랜지스터를 포함한 화소에서 소자들의 레이아웃을 위한 자유도는 비정질 실리콘을 포함한 박막 트랜지스터를 포함한 화소와 비교하여 향상될 수 있다.
상기 박막 트랜지스터의 상기 누설 전류가 매우 작기 때문에 산화물 반도체 층을 포함한 박막 트랜지스터의 저장 용량 소자를 생략하는 것이 가능하다. 구체적으로, 도 12a 및 도 12b는 저장 용량 소자가 생략되는 평면도 및 단면도를 도시한다. 도 12a에 도시된 화소의 상기 평면도는 용량선이 도 1a의 상기 평면도로부터 제거되는 도면에 대응한다. 도 12a의 상기 평면도 및 도 12b의 상기 단면도로부터 알 수 있는 바와 같이, 산화물 반도체 층을 포함한 박막 트랜지스터를 사용함으로써, 이끌어지는 상기 제 3 배선(102B) 등은 상기 제 2 박막 트랜지스터의 배치로 짧아질 수 있으며, 따라서, 상기 개구율은 증가될 수 있다.
상술된 바와 같이, 이 실시형태에서 설명된 상기 구성은 산화물 반도체가 사용되는 박막 트랜지스터를 포함한 화소의 상기 개구율을 증가시키는 것을 가능하게 한다. 따라서, 발광 표시 장치는 고화질 표시부를 포함할 수 있다.
이 실시형태는 상기 다른 실시형태들에 설명된 상기 구성들 중 임의의 것을 적절하게 결합하여 구현될 수 있다.
(실시형태 2)
표시 장치의 화소가 실시형태 1과 상이한 구성을 갖는 TFT를 포함하는 일 예가 이하에 설명될 것이다.
도 4a는 실시형태 1와 상이한 구조를 갖는 화소의 평면도이다. 도 4a에 도시된 TFT는 상기 TFT의 소스 전극 및 드레인 전극으로서 작용하는 배선 층이 게이트로서 작용하는 배선에 대하여, 채널 영역으로서 작용하는 산화물 반도체 층의 맞은 편에 위치되는 역 스태거 구조라고 하는 한 종류의 보텀-게이트 구조이다.
도 4a에 도시된 화소(400)는 주사선으로서 기능하는 제 1 배선(401A), 신호선으로서 기능하는 제 2 배선(402A), 제 1 산화물 반도체 층(403A), 제 2 산화물 반도체 층(403B), 전원선(404A), 용량 전극(401B), 및 발광 소자(405)를 포함한다. 게다가, 상기 화소(400)는 상기 제 1 산화물 반도체 층(403A) 및 상기 용량 전극(401B)을 전기적으로 접속하기 위한 제 3 배선(402B)을 포함하며, 따라서 제 1 박막 트랜지스터(407A)가 형성되도록 한다. 더욱이, 상기 화소(400)는 상기 제 2 산화물 반도체 층(403B) 및 상기 발광 소자(405)를 전기적으로 접속하기 위한 제 4 배선(404B)을 포함하며, 따라서 제 2 박막 트랜지스터(407B)가 형성되도록 한다. 각각의 화소를 위한 발광 소자들을 분리하기 위한 격벽(406)은 상기 제 1 배선(401A), 상기 제 2 배선(402A), 상기 제 3 배선(402B), 상기 제 4 배선(404B), 상기 제 1 산화물 반도체 층(403A), 상기 제 2 산화물 반도체 층(403B), 상기 전원선(404A), 및 상기 용량 전극(401B) 위에 제공된다. 상기 제 4 배선(404B)에 접속된 상기 발광 소자(405)는 상기 격벽(406) 내부에 제공된다는 것을 주의하자.
상기 제 1 배선(401A)은 또한 상기 제 1 박막 트랜지스터(407A)의 게이트로서 기능한다. 상기 용량 전극(401B)은 또한 저장 용량 소자의 일 전극 및 상기 제 2 박막 트랜지스터(407B)의 게이트로서 기능하는 배선이다. 상기 제 2 배선(402A)은 또한 상기 제 1 박막 트랜지스터(407A)의 소스 전극 및 드레인 전극 중 하나로서 기능한다. 상기 제 3 배선(402B)은 또한 상기 제 1 박막 트랜지스터(407A)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능한다. 상기 전원선(404A)은 또한 상기 제 2 박막 트랜지스터(407B)의 소스 전극 및 드레인 전극 중 하나 및 상기 저장 용량 소자의 다른 전극으로서 기능하는 배선이다. 상기 제 4 배선(404B)은 또한 상기 제 2 박막 트랜지스터(407B)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능한다.
상기 제 1 배선(401A) 및 상기 용량 전극(401B)은 동일한 층으로부터 형성되며, 상기 제 2 배선(402A), 상기 제 3 배선(402B), 상기 전원선(404A), 및 상기 제 4 배선(404B)이 동일한 층으로부터 형성된다는 것을 주의하자. 또한, 상기 전원선(404A) 및 상기 용량 전극(401B)은 상기 제 2 박막 트랜지스터(407B)의 상기 저장 용량 소자를 형성하기 위해 서로 부분적으로 중첩한다. 상기 제 1 박막 트랜지스터(407A)에 포함된 상기 제 1 산화물 반도체 층(403A)은 게이트 절연막(도시되지 않음)을 개재하여 상기 제 1 배선(401A) 위에 제공되며, 상기 제 1 배선(401A) 및 상기 격벽(406)이 제공되는 영역의 단부를 넘어 연장된다.
도 4b는 도 4a에서 쇄선들(A-A', B-B', 및 C-C')에 따른 단면도 구조를 도시한다. 도 4b에 도시된 상기 단면 구조에서, 상기 게이트로서 작용하는 상기 제 1 배선(401A) 및 상기 용량 전극(401B)은 하지막(412)을 개재하여 기판(411) 위에 제공된다. 게이트 절연막(413)은 상기 제 1 배선(401A) 및 상기 용량 전극(401B)을 커버하도록 제공된다. 상기 제 1 산화물 반도체 층(403A) 및 상기 제 2 산화물 반도체 층(403B)이 상기 게이트 절연막(413) 위에 제공된다. 상기 제 2 배선(402A) 및 상기 제 3 배선(402B)이 상기 제 1 산화물 반도체 층(403A) 위에 제공되며, 상기 전원선(404A) 및 상기 제 4 배선(404B)이 상기 제 2 산화물 반도체 층(403B) 위에 제공된다. 패시베이션 막으로서 기능하는 산화물 절연층(414)은 상기 제 1 산화물 반도체 층(403A), 상기 제 2 산화물 반도체 층(403B), 상기 제 2 배선(402A), 상기 제 3 배선(402B), 상기 전원선(404A), 및 상기 제 4 배선(404B) 위에 제공된다. 상기 격벽(406)은 상기 제 1 배선(401A), 상기 제 2 배선(402A), 상기 제 3 배선(402B), 상기 제 4 배선(404B), 상기 제 1 산화물 반도체 층(403A), 상기 제 2 산화물 반도체 층(403B), 상기 전원선(404A), 및 상기 용량 전극(401B) 위의 상기 산화물 절연층(414) 위에 제공된다. 개구부가 상기 제 4 배선(404B) 위의 상기 산화물 절연층(414)에 형성된다. 상기 제 4 배선(404B) 및 상기 발광 소자(405)의 전극이 상기 개구부에 접속된다. 쇄선(B-B')에 따른 단면도에서, 상기 제 3 배선(402B) 및 상기 용량 전극(401B)은 상기 게이트 절연막(413)에 형성된 개구부를 통해 접속된다.
실시형태 1에서 도 1a 및 도 1b의 설명에서처럼, 도 4a 및 도 4b에 도시된 상기 화소는 매트릭스로 배열된 상기 복수의 화소들(701)과 같이 도 7에서 상기 기판(700) 위에 위치된다. 도 7의 상기 설명은 실시형태 1의 것과 유사하다.
게다가, 도 4b에서 상기 단면도는 도 1b의 상기 단면도와 유사하며, 화소를 형성하기 위한 방법에 대한 상기 설명은 실시형태 1에서 도 2a 내지 도 2c의 설명과 유사하다.
도 4a 및 도 4b에 도시된 이 실시형태에서 상기 구조의 이점들은 도 5a 및 도 5b를 참조하여 상세히 설명될 것이다.
도 5a 및 도 5b는 각각 도 4a의 상기 평면도에서 상기 산화물 반도체 층의 부근에 대한 확대도이다. 도 5a에서 상기 제 1 산화물 반도체 층(403A)의 상기 폭(도 5a에서 W1)이 증가되는 다이어그램은 상기 제 1 산화물 반도체 층(403A)의 상기 폭(도 5b에서 W2)을 도시한 도 5b에 대응한다.
도 5a 및 도 5b에 도시된 바와 같이, 이 실시형태의 도 4a에서 상기 화소의 상기 평면도의 상기 제 1 산화물 반도체 층(403A)은 상기 제 1 배선(401A)으로부터 또 다른 배선을 분리하지 않고 상기 제 1 배선(401A) 위에 제공된다. 상기 제 2 배선(402A) 및 상기 제 3 배선(402B) 사이의 상기 산화물 반도체 층에 형성된 채널 영역은 상기 제 1 배선(401A)을 중첩시키는 영역에 형성된다. 또한, 이 실시형태에서 상기 제 1 산화물 반도체 층(403A)은 상기 제 1 배선(401A) 위의 상기 게이트 절연막 위에 연장되고 상기 제 2 배선(402A) 및 상기 제 3 배선(402B)과 접촉한다.
상기 TFT의 특성들은 광이 상기 채널 영역에 방출될 때 변할 수 있기 때문에, 상기 제 1 산화물 반도체 층(403A)은 상기 제 1 배선(401A)으로부터 분리된 배선에 의해 광으로부터 잘 차단되도록 요구하며, 이것은 상기 화소의 개구율의 감소를 초래한다. 반대로, 상기 개구율은 이 실시형태의 상기 구조로 증가될 수 있으며, 여기에서 상기 산화물 반도체 층은 상기 제 1 배선(401A)에 중첩하도록 제공되고, 상기 제 1 배선(401A)으로부터 분리된 배선은 형성되지 않으며, 상기 제 2 배선(402A) 및 상기 제 3 배선(402B)은 상기 제 1 산화물 반도체 층(403A)과 접촉하도록 상기 제 1 배선(401A) 위의 상기 게이트 절연막 위로 연장된다.
게다가, 상기 박막 트랜지스터의 상기 반도체 층으로서 투광성 산화물 반도체 층을 사용함으로써, 상기 산화물 반도체 층이 상기 제 1 배선(401A)과 중첩하는 의도된 영역으로부터 시프트되어, 상기 발광 소자(405)와 중첩할지라도 표시는 개구율의 감소없이 수행될 수 있다.
도 4a에 도시된 상기 제 1 배선(401A) 위에 연장된 상기 제 2 배선(402A) 및 상기 제 3 배선(402B)은 상기 제 1 배선(401A)에 중첩한다는 것을 주의하자. 상기 제 2 배선(402A) 및 상기 제 3 배선(402B)은 미앤더 패턴(meander pattern)으로 배치될 수 있거나 또는 선형적으로 제공될 수 있다.
상기 산화물 반도체 층이 미리 결정된 크기보다 더 큰 패턴으로 형성될 때, 상기 산화물 반도체 층이 상기 의도된 위치로부터 약간 시프트되는 부분에 형성될지라도 유리한 표시가 오작동 및 개구율의 감소 없이 수행될 수 있다. 발광 표시 장치를 위한 액티브-매트릭스 기판이 쉽게 제조될 수 있으며, 상기 수율이 증가될 수 있다.
상술된 바와 같이, 이 실시형태에서 상기 구성은 산화물 반도체가 사용되는 박막 트랜지스터를 포함한 화소의 상기 개구율을 증가시키는 것을 가능하게 한다. 따라서, 발광 표시 장치는 고화질 표시부를 포함할 수 있다.
이 실시형태는 다른 실시형태들에 설명된 상기 구조들 중 임의의 것을 적절하게 결합하여 구현될 수 있다.
(실시형태 3)
표시 장치의 화소는 실시형태 1 및 실시형태 2와 상이한 구성을 갖는 TFT를 포함하는 일 예가 이하에 설명될 것이다.
도 6a 및 도 6b는 실시형태 2와 상이한 구성을 갖는 화소의 평면도 및 단면도이다. 도 6a의 상기 평면도의 상기 구조는 도 4a의 것과 유사하며, 그러므로 상기 설명은 반복되지 않음을 주의하자. 도 6b의 상기 단면도의 상기 구조는 층간 절연층(601A)이 상기 제 1 배선(401A) 및 상기 제 2 배선(402A) 사이에 제공되고 층간 절연층(601B)이 상기 제 1 배선(401A) 및 상기 제 3 배선(402B) 사이에 제공된다는 점에서 도 4b의 상기 단면도의 구성과 상이하다.
상기 제 2 배선(402A) 및 상기 제 3 배선(402B)이 상기 제 1 배선(401A) 위에 연장될 때, 기생 용량(parasitic capacitance)은 상기 게이트 절연막(413)의 두께에 의존하여, 상기 제 1 배선(401A) 및 상기 제 2 배선(402A) 사이에, 상기 제 1 배선(401A) 및 상기 제 3 배선(402B) 사이에, 및 상기 제 1 배선(401A) 및 상기 전원선(404A) 사이에 생성될 수 있다. 상기 층간 절연층들(601A, 601B)은 도 6b에 도시된 바와 같이 제공되며, 그에 의해 상기 기생 용량이 감소될 수 있고, 오작동과 같은 결함들이 감소될 수 있다.
상술된 바와 같이, 이 실시형태에 기술된 상기 구성은 산화물 반도체가 사용되는 박막 트랜지스터를 포함한 화소의 상기 개구율을 증가시키는 것을 가능하게 한다. 게다가, 이 실시형태에서, 실시형태 2의 상기 이점들 외에 기생 용량의 감소를 달성하는 것이 가능하다. 그러므로, 오작동이 발생할 가능성이 적고, 고화질 표시부를 포함하는 발광 표시 장치를 제공하는 것이 가능하다.
(실시형태 4)
이 실시형태에서, 표시 소자인 발광 소자의 구성이 기술될 것이다.
도 9는 박막 트랜지스터에 접속된 발광 소자의 단면 구조의 일 실시형태를 도시한다. 상기 발광 소자는 제 1 전극(911), 발광층을 포함한 EL 층(913), 및 제 2 전극(914)의 순서로의 적층에 의해 제공된다. 상기 제 1 전극(911) 및 상기 제 2 전극(914) 중 하나는 애노드로서 기능하고 다른 하나는 캐소드로서 기능한다. 상기 애노드로부터 주입된 정공들 및 상기 캐소드로부터 주입된 전자들은 상기 EL 층에 포함된 상기 발광층에서 재결합되며, 그에 의해 상기 발광 소자는 광을 방출한다. 상기 발광 소자의 상기 제 1 전극(911)은 상기 기판(111) 위에 형성된 상기 박막 트랜지스터(107B)에 접속된다. 상기 격벽(106)은 상기 제 1 전극(911) 및 상기 박막 트랜지스터(107B)의 상기 소스 또는 상기 드레인으로서 작용하는 상기 전극들 중 하나를 커버하도록 제공된다. 상기 EL 층(913)은 상기 제 1 전극(911) 위의 상기 격벽(106)의 개구부에 제공된다. 상기 제 2 전극(914)은 상기 EL 층(913) 및 상기 격벽(106)을 커버하도록 제공된다. 실시형태 1의 상기 박막 트랜지스터는 이 실시형태에서 사용되며, 다른 실시형태들 중 임의의 것에 도시된 상기 박막 트랜지스터가 사용될 수 있음을 주의하자.
상기 제 1 전극(911) 또는 상기 제 2 전극(914)은 금속, 합금, 또는 도전성 화합물을 사용하여 형성된다.
예를 들면, 상기 제 1 전극(911) 또는 상기 제 2 전극(914)은 높은 일 함수(4.0 eV 이상의 일 함수)를 갖는 금속, 합금, 도전 화합물 등을 사용하여 형성될 수 있다. 구체적으로, 산화 인듐-산화 주석(ITO : 산화 인듐 주석), 실리콘 또는 산화 실리콘을 포함한 산화 인듐 주석, 산화 인듐-산화 아연(IZO : 산화 인듐 아연), 또는 산화 텅스텐 및 산화 아연(IWZO)을 포함한 산화 인듐과 같은 투광성 도전 금속 산화물의 층을 사용하는 것이 가능하다.
게다가, 상기 제 1 전극(911) 또는 상기 제 2 전극(914)은 낮은 일 함수(통상적으로, 3.8 eV 이하의 일 함수)를 갖는 금속, 합금, 도전 화합물 등을 사용하여 형성될 수 있다. 구체적으로, 다음 재료들 중 임의의 것을 사용하는 것이 가능하다, 예를 들면: 주기율표의 1족 또는 2족에 속하는 원소들(즉, 리튬 및 세슘과 같은 알칼리 금속 및 마그네슘, 칼슘, 및 스트론튬과 같은 알칼리 토금속) 및 이러한 원소의 합금(예를 들면, 알루미늄, 마그네슘, 및 은의 합금 및 알루미늄 및 리튬의 합금) 및 희토류 금속(예로서, 유로퓸 및 이테르븀) 및 이러한 원소의 합금.
알칼리 금속, 알칼리 토금속, 또는 그것의 합금의 막이 진공 성막 방법, 스퍼터링 방법 등에 의해 형성된다. 또한, 은 페이스트(silver paste) 등은 상기 제 1 전극(911) 또는 상기 제 2 전극(914)을 형성하기 위해 잉크젯 방법에 의해 토출되어 소성될(bake) 수 있다. 상기 제 1 전극(911) 및 상기 제 2 전극(914)은 단층에 제한되지 않으며 적층 구조를 가질 수 있다.
상기 EL 층으로부터 상기 외부로 방출된 광을 추출하기 위해, 상기 제 1 전극(911) 및 상기 제 2 전극(914) 중 하나 또는 둘 모두는 상기 EL 층으로부터 방출된 광을 투과하기 위해 형성된다. 상기 제 1 전극(911)만이 투광성을 가질 때, 광은 화살표(900)로 나타낸 방향으로 상기 제 1 전극(911)을 통과하고 신호선으로부터 입력된 비디오 신호에 대응하는 휘도로 상기 기판(111) 측으로부터 추출된다. 상기 제 2 전극(914)만이 투광성을 가질 때, 광은 상기 제 2 전극(914)을 통과하고 신호선으로부터 입력된 비디오 신호에 대응하는 휘도로 상기 밀봉 기판(916) 측으로부터 추출된다. 상기 제 1 전극(911) 및 상기 제 2 전극(914) 모두가 투광성들을 가질 때, 광은 상기 제 1 전극(911) 및 상기 제 2 전극(914)을 통과하고 신호선으로부터 입력된 비디오 신호에 대응하는 휘도로 상기 기판(111) 측 및 상기 밀봉 기판(916) 측 모두로부터 추출된다.
예를 들면, 상기 투광성 전극은 투광성 도전 금속 산화물을 사용하여 형성되거나 또는 은, 알루미늄 등을 사용함으로써 수 나노미터들 내지 수십 나노미터들의 두께로 형성된다. 대안적으로, 상기 투광성 전극은 은 또는 알루미늄과 같은 금속의 얇은 층 및 투광성들을 갖는 도전 금속 산화층을 포함한 적층 구조를 가질 수 있다.
상기 애노드로서 작용하는 상기 제 1 전극(911) 및 상기 제 2 전극(914) 중 하나는 바람직하게는 높은 일 함수(4.0 eV 이상의 일 함수)를 갖는 금속, 합금, 도전 화합물 등을 사용하여 형성된다. 상기 캐소드로서 작용하는 상기 제 1 전극(911) 및 상기 제 2 전극(914) 중 다른 하나는 바람직하게는 낮은 일 함수(3.8 eV 이하의 일 함수)를 갖는 금속, 합금, 도전 화합물 등을 사용하여 형성된다. 통상적으로, 상기 캐소드로서 작용하는 상기 전극은 알칼리 금속, 알칼리 토금속, 합금 또는 이러한 금속을 포함한 화합물; 또는 천이 금속(그것의 카테고리에서 희토류 금속을 포함하는)을 사용하여 형성될 수 있다.
상기 EL 층(913)은 상기 발광층을 포함한다. 상기 EL 층(913)은 상기 발광층 이외에 정공-주입층, 정공-수송층, 전자-수송층, 및 전자-주입층을 포함할 수 있다. 상기 정공-수송층은 상기 애노드 및 상기 발광층 사이에 제공된다. 상기 정공-주입층은 상기 애노드 및 상기 발광층 사이에 또는 상기 애노드 및 상기 정공-수송 층 사이에 제공된다. 상기 전자-수송층은 상기 캐소드 및 상기 발광층 사이에 제공된다. 상기 전자-주입층은 상기 캐소드 및 상기 발광층 사이에 또는 상기 캐소드 및 상기 전자-수송층 사이에 제공된다. 상기 정공-주입층, 상기 정공-수송층, 상기 전자-수송층, 및 상기 전자-주입층 모두가 반드시 제공되는 것은 아니며, 제공될 층은 원하는 기능 등에 따라 적절하게 선택된다는 것을 주의하자.
상기 발광층은 발광 물질을 포함한다. 발광 물질로서, 예를 들면, 형광을 나타내는 형광 화합물 또는 인광을 나타내는 인광 화합물이 사용될 수 있다.
상기 발광층은 호스트 재료에 발광 물질을 분산시킴으로써 형성될 수 있다. 상기 발광층이 호스트 재료에서 발광 물질의 분산에 의해 형성될 때, 발광 물질들 간에 소광 반응(quenching reaction)이 발생하는 농도 소광 및 결정화를 억제하는 것이 가능하다.
상기 발광 물질이 형광 화합물일 때, 상기 형광 화합물보다 높은 일중항 여기 에너지(기저 상태 및 일중항 여기 상태 사이의 에너지 차이)를 갖는 물질이 바람직하게는 상기 호스트 재료로서 사용된다. 상기 발광 물질이 인광 화합물일 때, 상기 인광 화합물보다 높은 삼중항 여기 에너지(기저 상태 및 삼중항 여기 상태 사이의 상기 에너지 차이)를 갖는 물질이 바람직하게는 상기 호스트 재료로서 사용된다.
상기 호스트 재료에 분산된 상기 발광 물질로서, 인광 화합물 또는 형광 화합물이 사용될 수 있다.
상기 발광층에 대해, 둘 이상의 종류들의 호스트 재료들 및 발광 물질이 사용되거나, 또는 둘 이상의 종류들의 발광 물질들 및 호스트 재료가 사용될 수 있다는 것을 주의하자. 대안적으로, 둘 이상의 종류들의 호스트 재료들 및 둘 이상의 종류들의 발광 물질들이 사용될 수 있다.
상기 정공-주입층으로서, 높은 정공-수송 특성을 갖는 물질 및 전자-수용 특성을 갖는 물질을 포함하는 층이 사용될 수 있다. 높은 정공-수송 특성을 갖는 물질 및 전자-수용 특성을 갖는 물질을 포함하는 상기 층은 높은 캐리어 밀도 및 뛰어난 정공-주입 특성을 가진다. 게다가, 높은 정공-수송 특성을 갖는 물질 및 전자-수용 특성을 갖는 물질을 포함하는 상기 층이 상기 애노드로서 기능하는 상기 전극과 접촉하는 상기 정공-주입층으로서 사용될 때, 다양한 종류들의 금속들, 합금들, 도전 화합물들, 그 혼합물들 등이 상기 애노드로서 기능하는 상기 전극의 재료의 상기 일 함수에 상관없이 사용될 수 있다.
상기 발광층, 상기 정공-주입층, 상기 정공-수송층, 상기 전자-수송층, 및 상기 전자-주입층이 성막 방법, 코팅 방법 등에 의해 형성될 수 있다.
패시베이션 층(915)은 스퍼터링 방법 또는 CVD 방법에 의해 상기 제 2 전극(914) 및 상기 격벽(106) 위에 형성될 수 있다. 상기 패시베이션 층(915)의 배치는 상기 외부로부터 상기 발광 소자로 수분 및 산소의 유입으로 인한 상기 발광 소자의 열화를 감소시킬 수 있다. 상기 패시베이션 층(915) 및 상기 밀봉 기판(916) 사이의 공간은 질소로 채워질 수 있으며, 또한 건조제가 배치될 수 있다. 대안적으로, 상기 패시베이션 층(915) 및 상기 밀봉 기판(916) 간의 공간은 높은 수분 흡수력을 가진 투광성 유기 수지로 채워질 수 있다.
상기 발광 소자가 백색 광을 방출할 때, 상기 기판(111) 또는 상기 밀봉 기판(916)에는 풀-컬러 표시가 수행될 수 있도록 컬러 필터, 컬러 변환층 등이 제공될 수 있다.
상기 기판(111) 또는 상기 밀봉 기판(916)에는 콘트라스트(contrast)를 강화시키기 위해 편광판 또는 원형 편광판이 제공될 수 있다.
실시형태 1 내지 실시형태 3 중 임의의 것의 상기 구조와 이 실시형태의 상기 화소의 결합으로, 산화물 반도체가 사용되는 박막 트랜지스터를 포함한 상기 화소의 상기 개구율을 증가시키는 것이 가능하다.
이 실시형태는 다른 실시형태들에 기술된 상기 구성들 중 임의의 것과 적절하게 결합하여 구현될 수 있다.
(실시형태 5)
이 실시형태에서, 발광 표시 장치에 적용될 수 있는 화소의 회로 구성이 설명될 것이다.
도 8은 상기 발광 표시 장치에 적용될 수 있는 화소 구성의 일 예를 도시한다. 화소(800)는 제 1 박막 트랜지스터(801), 제 2 박막 트랜지스터(802), 용량 소자(803), 및 발광 소자(804)를 포함한다. 상기 제 1 박막 트랜지스터(801)의 게이트는 제 1 배선(805)에 전기적으로 접속된다. 상기 제 1 박막 트랜지스터(801)의 제 1 단자는 제 2 배선(806)에 전기적으로 접속된다. 상기 제 1 박막 트랜지스터(801)의 제 2 단자는 상기 용량 소자(803)의 제 1 전극 및 상기 제 2 박막 트랜지스터(802)의 게이트에 전기적으로 접속된다. 상기 용량 소자(803)의 제 2 전극은 전원선(807)에 전기적으로 접속된다. 상기 제 2 박막 트랜지스터(802)의 제 1 단자는 상기 전원선(807)에 전기적으로 접속된다. 상기 제 2 박막 트랜지스터(802)의 제 2 단자는 상기 발광 소자(804)의 일 전극에 전기적으로 접속된다.
상기 제 1 배선(805)은 실시형태 1의 상기 제 1 배선(101A)의 것과 유사한 기능을 갖는다. 상기 제 2 배선(806)은 실시형태 1의 상기 제 2 배선(102A)의 것과 유사한 기능을 갖는다. 상기 전원선(807)은 실시형태 1의 상기 전원선(104A)과 동일한 기능을 갖는다. 상기 발광 소자(804)는 실시형태 4에 기술된 상기 발광 소자와 동일한 구성을 갖는다.
실시형태 1 내지 실시형태 4의 임의의 것의 구성과 이 실시형태의 상기 화소의 결합으로, 산화물 반도체가 사용되는 박막 트랜지스터를 포함한 상기 화소의 상기 개구율을 증가시키는 것이 가능하다.
이 실시형태는 상기 다른 실시형태들에 기술된 임의의 상기 구성과 적절하게 결합하여 구현될 수 있다.
(실시형태 6)
이 실시형태에서, 실시형태 1 내지 실시형태 5 중 임의의 것에 설명된 상기 발광 표시 장치를 포함한 전자 기기의 일 예가 설명될 것이다.
도 10a는 하우징(9630), 표시부(9631), 스피커(9633), 조작키들(9635), 접속 단자(9636), 기록 매체 삽입 판독부(9672) 등을 포함할 수 있는 휴대용 게임기를 도시한다. 도 10a의 상기 휴대용 게임기는 상기 표시부 상에 표시하기 위해 상기 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능, 무선 통신에 의해 또 다른 휴대용 게임기와 정보를 공유하는 기능 등을 갖는다. 도 10a의 상기 휴대용 게임기는 상기에 제한되지 않고 다양한 기능들을 가질 수 있다는 것을 주의하자.
도 10b는 상기 하우징(9630), 상기 표시부(9631), 상기 스피커(9633), 상기 조작키들(9635), 상기 접속 단자(9636), 셔터 버튼(9676), 이미지 수신부(9677) 등을 포함할 수 있는 디지털 카메라를 도시한다. 도 10b의 텔레비전 수신 기능을 갖는 상기 디지털 카메라는 정지 화상 및/또는 동화상 촬영 기능; 상기 촬영된 이미지를 자동으로 또는 수동으로 보정하는 기능; 안테나로부터 다양한 종류들의 정보를 획득하는 기능; 및 상기 표시부 상에서 상기 안테나로부터 획득된 상기 정보 또는 상기 촬영된 이미지를 표시하는 기능과 같은 다양한 기능들을 갖는다. 도 10b의 상기 텔레비전 수신 기능을 갖는 상기 디지털 카메라는 상기에 제한되지 않고 다양한 기능들을 가질 수 있음을 주의하자.
도 10c는 상기 하우징(9630), 상기 표시부(9631), 상기 스피커들(9633), 상기 조작키(9635), 상기 접속 단자(9636) 등을 포함할 수 있는 텔레비전 세트를 도시한다. 도 10c의 상기 텔레비전 세트는 텔레비전을 위한 전파를 이미지 신호로 변환하는 기능, 상기 이미지 신호를 표시에 적합한 신호로 변환하는 기능, 상기 이미지 신호의 프레임 주파수를 변환하는 기능 등을 가진다. 도 10c의 상기 텔레비전 세트는 상기에 제한되지 않고 다양한 기능들을 가질 수 있음을 주의하자.
도 11a는 상기 하우징(9630), 상기 표시부(9631), 상기 스피커(9633), 상기 조작키들(9635), 상기 접속 단자(9636), 외부 접속 포트(9680), 포인팅 장치(9681) 등을 포함할 수 있는 컴퓨터를 도시한다. 도 11a의 상기 컴퓨터는 상기 표시부 상에서 다양한 정보(예로서, 정지 화상, 동화상, 및 텍스트 화상)를 표시하는 기능, 다양한 소프트웨어(프로그램들)에 의한 처리를 제어하는 기능, 무선 통신 또는 유선 통신과 같은 통신 기능, 상기 통신 기능을 갖고 다양한 컴퓨터 네트워크들에 접속되는 기능, 상기 통신 기능을 갖고 다양한 데이터를 송신 또는 수신하는 기능 등을 가질 수 있다. 도 11a의 상기 컴퓨터는 이들 기능들을 갖는 것에 제한되지 않으며 다양한 기능들을 가질 수 있음을 주의하자.
도 11b는 상기 하우징(9630), 상기 표시부(9631), 상기 스피커(9633), 상기 조작키들(9635), 마이크로폰(9638) 등을 포함할 수 있는 휴대 전화를 도시한다. 도 11b의 상기 휴대 전화는 상기 표시부 상에서 다양한 정보(예로서, 정지 화상, 동화상, 및 텍스트 화상)를 표시하는 기능; 달력, 날짜, 시간 등을 상기 표시부 상에 표시하는 기능; 상기 표시부 상에 표시된 상기 정보를 동작시키거나 또는 편집하는 기능; 다양한 종류들의 소프트웨어(프로그램들)에 의한 처리를 제어하는 기능 등을 가질 수 있다. 도 11b에서 상기 휴대 전화의 상기 기능들은 상술된 것에 제한되지 않으며, 상기 휴대 전화는 다양한 기능들을 가질 수 있음을 주의하자.
도 11c는 상기 하우징(9630), 상기 표시부(9631), 상기 조작키(9635) 등을 포함할 수 있는 전자 페이퍼(또한 e북 또는 전자 서적이라고 하는)를 포함한 전자 기기를 도시한다. 도 11c의 상기 전자 서적은 다양한 정보(예로서, 정지 화상, 동화상, 및 텍스트 화상)를 상기 표시부 상에 표시하는 기능; 달력, 날짜, 시간 등을 상기 표시부 상에 표시하는 기능; 상기 표시부 상에 표시된 상기 정보를 조작하거나 또는 편집하는 기능; 다양한 종류들의 소프트웨어(프로그램들)에 의한 처리를 제어하는 기능 등을 가질 수 있다. 도 11c의 상기 전자 서적은 상기에 제한되지 않고 다양한 기능들을 가질 수 있음을 주의하자.
이 실시형태에서 기술된 상기 전자 기기에서, 상기 표시부에 포함된 복수의 화소들의 상기 개구율은 증가될 수 있다.
이 실시형태는 상기 다른 실시형태들에 설명된 상기 구조들 중 임의의 것과 적절하게 결합하여 구현될 수 있다.
본 출원은 그 전체 내용들이 참조로서 본 명세서에 포함되는, 2009년 10월 9일 일본 특허청에 출원된 일본 특허 출원번호 제2009-235180호에 기초한다.
100 : 화소 103 : 산화물 반도체 층
105 : 발광층 106 : 격벽
111 : 기판 112 : 하지막
113 : 게이트 절연막 114 : 산화물 절연층
121, 122 : 개구부 400 : 화소
403 : 산화물 반도체 층 405 : 발광층
406 : 격벽 411 : 기판
412 : 하지막 413 : 게이트 절연막
414 : 산화물 절연층 700 : 기판
701 : 화소 702 : 화소부
703 : 주사선 구동기 회로 704 : 신호선 구동기 회로
705 : 전원 회로 800 : 화소
801, 802: 박막 트랜지스터 803 : 용량 소자
804 : 발광 소자 805, 806 : 배선
807 : 전원선 900 : 화살표
911 : 전극 912 : 격벽
913 ; EL 층 914: 전극
915 : 패시베이션 층 916 : 밀봉 기판
101A : 배선 101B : 용량 전극
102A, 102B : 배선 103A, 103B : 산화물 반도체 층
104A : 전원선 104B : 배선
107A, 107B : 박막 트랜지스터 401A : 배선
401B : 용량 전극 402A, 402B : 배선
403A, 403B : 산화물 반도체 층 404A : 전원선
404B : 배선 407A, 407B : 박막 트랜지스터
601A, 601B : 층간 절연층 9630 : 하우징
9631 : 표시부 9633 : 스피커
9635: 조작키 9636 : 접속 단자
9638 : 마이크로폰 9672 : 기록 매체 삽입 판독부
9676 : 셔터 버튼 9677 : 이미지 수신부
9680 : 외부 접속 단자 9681 : 포인팅 장치

Claims (26)

  1. 발광 표시 장치에 있어서,
    주사선;
    제 1 트랜지스터 및 제 1 화소 전극을 포함한 제 1 화소; 및
    제 2 트랜지스터 및 제 2 화소 전극을 포함한 제 2 화소를 포함하고,
    상기 제 1 트랜지스터는 상기 주사선에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 게이트 절연막을 개재하여 상기 주사선 위에 있는 산화물 반도체 층을 포함하고,
    상기 제 1 트랜지스터의 채널 길이 방향으로, 상기 산화물 반도체 층의 폭은 상기 주사선보다 크며,
    상기 산화물 반도체 층과 상기 제 1 화소 전극은 서로 중첩하지 않고,
    상기 제 2 화소 전극 및 상기 산화물 반도체 층은 서로 중첩하는, 발광 표시 장치.
  2. 발광 표시 장치에 있어서,
    주사선;
    신호선;
    제 1 트랜지스터 및 제 1 화소 전극을 포함한 제 1 화소; 및
    제 2 트랜지스터 및 제 2 화소 전극을 포함한 제 2 화소를 포함하고,
    상기 제 1 트랜지스터는 상기 주사선 및 상기 신호선에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 게이트 절연막을 개재하여 상기 주사선 위에 산화물 반도체 층을 포함하고,
    상기 제 1 트랜지스터의 채널 길이 방향으로, 상기 산화물 반도체 층의 폭은 상기 주사선보다 크고,
    상기 신호선은 상기 주사선의 길이 방향을 따라서 및 상기 주사선 위로 연장되는 부분을 포함하며,
    상기 산화물 반도체 층과 상기 제 1 화소 전극은 서로 중첩하지 않고,
    상기 제 2 화소 전극 및 상기 산화물 반도체 층은 서로 중첩하는, 발광 표시 장치.
  3. 발광 표시 장치에 있어서,
    주사선;
    신호선;
    제 1 트랜지스터, 제 2 트랜지스터, 제 1 배선, 및 제 1 화소 전극을 포함한 제 1 화소; 및
    제 3 트랜지스터, 제 4 트랜지스터, 및 제 2 화소 전극을 포함한 제 2 화소를 포함하고,
    상기 제 1 트랜지스터는 상기 주사선 및 상기 신호선에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 게이트 절연막을 개재하여 상기 주사선 위로 산화물 반도체 층을 포함하고,
    상기 신호선은 상기 주사선의 길이 방향을 따라서 및 상기 주사선 위에 연장되는 부분을 포함하고,
    상기 제 1 배선은 상기 산화물 반도체 층과 접촉하고 상기 제 2 트랜지스터에 전기적으로 접속되고,
    상기 제 1 배선의 적어도 일부는 상기 주사선과 중첩하고,
    상기 제 1 트랜지스터의 채널 길이 방향으로, 상기 산화물 반도체 층의 폭은 상기 주사선보다 크며,
    상기 산화물 반도체 층과 상기 제 1 화소 전극은 서로 중첩하지 않고,
    상기 제 2 화소 전극 및 상기 산화물 반도체 층은 서로 중첩하는, 발광 표시 장치.
  4. 발광 표시 장치에 있어서,
    주사선;
    신호선;
    전원선;
    제 1 트랜지스터, 제 2 트랜지스터, 제 1 배선, 제 2 배선, 및 제 1 화소 전극을 포함한 제 1 화소; 및
    제 3 트랜지스터, 제 4 트랜지스터, 및 제 2 화소 전극을 포함한 제 2 화소를 포함하고,
    상기 제 1 트랜지스터는 상기 주사선 및 상기 신호선에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 게이트 절연막을 개재하여 상기 주사선 위에 산화물 반도체 층을 포함하고,
    상기 제 1 배선은 상기 산화물 반도체 층과 접촉하고 상기 제 2 배선에 전기적으로 접속되고,
    상기 주사선 및 상기 제 2 배선은 동일한 재료를 포함하고,
    상기 제 2 배선은 상기 전원선과 중첩하지 않고,
    상기 제 2 배선은 상기 제 2 트랜지스터의 게이트가 되고,
    상기 제 1 트랜지스터의 채널 길이 방향으로, 상기 산화물 반도체 층의 폭은 상기 주사선보다 크며,
    상기 산화물 반도체 층과 상기 제 1 화소 전극은 서로 중첩하지 않고,
    상기 제 2 화소 전극 및 상기 산화물 반도체 층은 서로 중첩하는, 발광 표시 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    산화물 절연층을 더 포함하며,
    상기 산화물 절연층은 상기 산화물 반도체 층의 위에 있고 적어도 일부와 접촉하고,
    상기 산화물 절연층은 산화 실리콘막을 포함하는, 발광 표시 장치.
  9. 제 8 항에 있어서,
    상기 산화물 절연층은 인 또는 붕소를 포함하는, 발광 표시 장치.
  10. 제 2 항에 있어서,
    상기 제 1 화소는 절연층을 더 포함하며,
    상기 절연층은 상기 게이트 절연막과 상기 신호선 사이에 있는, 발광 표시 장치.
  11. 제 10 항에 있어서,
    상기 산화물 반도체 층의 단부는 상기 절연층으로 커버되는, 발광 표시 장치.
  12. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 화소는 제 1 절연층 및 제 2 절연층을 더 포함하고,
    상기 제 1 절연층은 상기 게이트 절연막과 상기 신호선 사이에 있으며,
    상기 제 2 절연층은 상기 게이트 절연막과 상기 제 1 배선 사이에 있는, 발광 표시 장치.
  13. 제 12 항에 있어서,
    상기 산화물 반도체 층의 단부는 상기 제 1 절연층 및 상기 제 2 절연층으로 커버되는, 발광 표시 장치.
  14. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 주사선은 분기된 배선을 포함하지 않는, 발광 표시 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020127011625A 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기 KR101759504B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-235180 2009-10-09
JP2009235180 2009-10-09
PCT/JP2010/066744 WO2011043216A1 (en) 2009-10-09 2010-09-21 Light-emitting display device and electronic device including the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167036062A Division KR101778513B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기

Publications (2)

Publication Number Publication Date
KR20120093923A KR20120093923A (ko) 2012-08-23
KR101759504B1 true KR101759504B1 (ko) 2017-07-19

Family

ID=43854113

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020177024898A KR101835748B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기
KR1020127011625A KR101759504B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기
KR1020167036062A KR101778513B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기
KR1020187005532A KR101944239B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177024898A KR101835748B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020167036062A KR101778513B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기
KR1020187005532A KR101944239B1 (ko) 2009-10-09 2010-09-21 발광 표시 장치 및 이를 포함한 전자 기기

Country Status (6)

Country Link
US (6) US8482004B2 (ko)
JP (17) JP2011100723A (ko)
KR (4) KR101835748B1 (ko)
CN (1) CN102549638B (ko)
TW (3) TWI632674B (ko)
WO (1) WO2011043216A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN102809857B (zh) * 2012-07-24 2015-06-10 深圳市华星光电技术有限公司 一种液晶显示面板以及液晶显示装置
KR102304337B1 (ko) 2013-09-13 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US20170352312A1 (en) * 2014-12-18 2017-12-07 Joled Inc. Display device
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
WO2017064587A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
CN108182872B (zh) * 2016-12-08 2021-01-26 群创光电股份有限公司 具有光感测单元的显示装置
JP2018110812A (ja) * 2017-01-15 2018-07-19 株式会社三洋物産 遊技機
JP6963906B2 (ja) 2017-04-25 2021-11-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
JP2022178523A (ja) * 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069030A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JP2007133371A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2731856A (en) * 1956-01-24 Spatta
US3858800A (en) 1973-04-18 1975-01-07 Standard Thomson Corp Thermally responsive valve apparatus
JPS5926831A (ja) 1982-08-04 1984-02-13 Canon Inc シ−ト給送装置
JPS5926831U (ja) 1982-08-10 1984-02-20 豊田工機株式会社 リミツトスイツチ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3640174A1 (de) 1985-11-27 1987-06-04 Sharp Kk Duennfilm-transistor-anordnung
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5854494A (en) 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6028333A (en) 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05291343A (ja) 1992-04-10 1993-11-05 Miyagi Oki Denki Kk 半導体装置
JP3373620B2 (ja) 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3512955B2 (ja) * 1996-09-09 2004-03-31 株式会社東芝 液晶表示装置
JP3520401B2 (ja) * 1996-09-17 2004-04-19 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JPH11112002A (ja) 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
JP2000340359A (ja) 1999-05-28 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
JP2001036087A (ja) * 1999-07-15 2001-02-09 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001117115A (ja) * 1999-10-21 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
CN101257743B (zh) * 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3583413B2 (ja) 2001-10-09 2004-11-04 株式会社半導体エネルギー研究所 スイッチ素子、それを用いた表示装置及び半導体装置
TW577179B (en) 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100834346B1 (ko) 2001-12-28 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4018432B2 (ja) 2002-04-12 2007-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005019627A (ja) 2003-06-25 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2005123571A (ja) 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
KR101111470B1 (ko) 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN100533808C (zh) 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP3933667B2 (ja) 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR100649023B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8008670B2 (en) * 2006-02-21 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007305960A (ja) 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5076372B2 (ja) * 2006-06-16 2012-11-21 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
JP2008042043A (ja) 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2008181109A (ja) 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd 液晶表示装置及びそれを用いた電子機器
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8115785B2 (en) * 2007-04-26 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device, liquid crystal display device, and electronic device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
JPWO2009028452A1 (ja) * 2007-08-27 2010-12-02 コニカミノルタホールディングス株式会社 金属酸化物半導体の製造方法およびこれを用い作製された酸化物半導体薄膜を用いた薄膜トランジスタ
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2009066943A1 (en) 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
KR100908472B1 (ko) 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101221960B (zh) * 2008-01-18 2010-12-08 友达光电股份有限公司 像素结构
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101762112B1 (ko) * 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101369590A (zh) * 2008-10-15 2009-02-18 上海广电光电子有限公司 像素结构
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
CN101478005B (zh) * 2009-02-13 2010-06-09 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
KR101835748B1 (ko) * 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069030A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007133371A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法

Also Published As

Publication number Publication date
TWI607560B (zh) 2017-12-01
JP7357754B2 (ja) 2023-10-06
KR101778513B1 (ko) 2017-09-15
JP2022176991A (ja) 2022-11-30
JP2019056908A (ja) 2019-04-11
JP6845363B2 (ja) 2021-03-17
US8482004B2 (en) 2013-07-09
TW201813083A (zh) 2018-04-01
US20110084265A1 (en) 2011-04-14
JP2011100723A (ja) 2011-05-19
JP6408102B2 (ja) 2018-10-17
JP2022159277A (ja) 2022-10-17
KR20170104665A (ko) 2017-09-15
JP2023040023A (ja) 2023-03-22
CN102549638A (zh) 2012-07-04
JP7106700B2 (ja) 2022-07-26
JP6600057B2 (ja) 2019-10-30
US11355669B2 (en) 2022-06-07
TWI641129B (zh) 2018-11-11
KR101835748B1 (ko) 2018-03-07
US20220293818A1 (en) 2022-09-15
TWI632674B (zh) 2018-08-11
JP2016170423A (ja) 2016-09-23
US20200144447A1 (en) 2020-05-07
KR101944239B1 (ko) 2019-01-31
US10411158B2 (en) 2019-09-10
JP6224159B2 (ja) 2017-11-01
JP6708803B2 (ja) 2020-06-10
JP7198964B2 (ja) 2023-01-04
CN102549638B (zh) 2015-04-01
JP2020079947A (ja) 2020-05-28
KR20120093923A (ko) 2012-08-23
JP2012252348A (ja) 2012-12-20
JP2023178298A (ja) 2023-12-14
US20130292679A1 (en) 2013-11-07
JP5499201B2 (ja) 2014-05-21
JP5926831B2 (ja) 2016-05-25
TW201717388A (zh) 2017-05-16
JP2021106151A (ja) 2021-07-26
JP2013080257A (ja) 2013-05-02
JP6616042B1 (ja) 2019-12-04
JP2013214076A (ja) 2013-10-17
US11901485B2 (en) 2024-02-13
JP2020173445A (ja) 2020-10-22
WO2011043216A1 (en) 2011-04-14
US10566497B2 (en) 2020-02-18
US20190355873A1 (en) 2019-11-21
JP2020003807A (ja) 2020-01-09
JP6652681B1 (ja) 2020-02-26
TW201125117A (en) 2011-07-16
KR20170001724A (ko) 2017-01-04
US9318654B2 (en) 2016-04-19
JP5097869B1 (ja) 2012-12-12
KR20180026549A (ko) 2018-03-12
US20160233239A1 (en) 2016-08-11
JP2020042279A (ja) 2020-03-19
JP2015156021A (ja) 2015-08-27
JP7130165B1 (ja) 2022-09-02
JP2018041087A (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
KR101759504B1 (ko) 발광 표시 장치 및 이를 포함한 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant