JP3512955B2

JP3512955B2 - 液晶表示装置

Info

Publication number: JP3512955B2
Application number: JP23769296A
Authority: JP
Inventors: 豊小野塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-09
Filing date: 1996-09-09
Publication date: 2004-03-31
Anticipated expiration: 2016-09-09
Also published as: JPH1082991A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、現在ノートブックパソ
コン等に広く使われているが、バッテリー駆動では長時
間使用できないという問題がある。これは、光源として
用いるバックライトによるところが大きい。そこで、バ
ックライトを用いずに、自然光を利用した反射型液晶表
示装置が低消費電力化に有効であるとして期待されてい
る。反射型液晶表示装置では、薄膜トランジスタ（ＴＦ
Ｔ）の上部にも画素電極を設けることが可能であり、こ
のような画素上置き構造によって開口率を上げることが
できる。

【０００３】図１１は画素上置き構造を有するＴＦＴ基
板の断面構成を示した図、図１２は平面構成を示した図
である。３１は表面にアンダーコート層３１ａが形成さ
れた絶縁性基板、３２ａはゲート電極、３２ｂはゲート
電極３２ａに接続された走査線、３２ｃは補助容量の下
部電極、３３はゲート絶縁層、３４は活性層となる半導
体層、３５はチャネル保護層、３６はコンタクト層とな
る不純物半導体層、３８ａはドレイン電極、３８ｂはソ
ース電極、３８ｃはドレイン電極３８ａに接続された信
号線、３９はパシベーション層、４０は画素電極であ
る。

【０００４】しかしながら、前記のような画素上置き構
造を採用した場合、半導体層３４の上部に画素電極４０
が形成されているため、画素電極の電位の影響によって
画素電極の保持特性が劣化するおそれがある。これは、
画素電位による電界によって保持期間にも半導体層３４
にリーク電流が流れてしまうためである。表示装置が高
精細化されると、より短い期間に画素電位を書き込むた
め、ＴＦＴのチャネル長Ｌに対するチャネル幅Ｗの比
（Ｗ／Ｌ）を大きくする必要があるが、この比を大きく
すればするほどリーク電流が多く流れることとなり、保
持特性の劣化がより顕著なものとなる。

【０００５】そこで、前記のような現象を調べるため、
ＴＦＴのパシベーション膜上にバックゲートを形成し、
バックゲート電位を変化させたときのＴＦＴ特性の変化
を測定した。ＴＦＴとして図１３（Ａ）に示すようなチ
ャネル保護層３５があるチャネル保護型ＴＦＴと図１３
（Ｂ）に示すようなチャネル保護層がないバックチャネ
ルエッチ型ＴＦＴの２種類を用い、バックゲート４１の
印加電圧Ｖ_BGを−３０ボルトから＋３０ボルトまで変化
させて、そのときのゲート電圧Ｖ_G に対するドレイン電
流Ｉ_D を測定した。その測定結果を図１４及び図１５に
示す。この測定結果から、バックゲート４１に電圧を加
えるとオフ電流の増加現象が見られ、確かにリーク電流
が流れることが確認された。さらに、バックゲート４１
に正電圧を加えたときにオフ電流の増加が大きく、バッ
クゲート４１に負電圧を加えたときにはオフ電流の増加
が小さいことがわかった。このような現象は、基本的に
チャネル保護型ＴＦＴ及びバックチャネルエッチ型ＴＦ
Ｔの両方で生じるが、特にチャネル保護型ＴＦＴにおい
て顕著であった。

【０００６】ところで、通常アクティブマトリクス型の
液晶表示装置では、液晶の焼き付き現象を防ぐために、
信号線には交流電圧が印加され、画素電極には正の電位
と負の電位とが交互に書き込まれる。画素上置き構造を
採用した場合、正電位が書き込まれた画素では画素電位
の降下が大きいが、負電位が書き込まれた画素では画素
電位の降下は小さいことになる。また、ちらつきを防止
するために信号線毎或いは走査線毎に信号線電圧の極性
を交互に変える駆動を通常行っているが、画素上置き構
造を採用した場合には、信号線電圧の極性の違いによっ
てリーク電流の大きさに大きな違いが生じるため、この
ような駆動を行ってもちらつきを防止することは難し
い。実際に図１１及び図１２に示したようなＴＦＴアレ
イを用いて液晶表示装置を作成したところ、ちらつきが
大きく良好な表示特性が得られなかった。また、長時間
の駆動を行うと液晶の焼き付き現象が起こり、信頼性に
も大きな問題があることがわかった。このような焼き付
き現象も、信号線電圧の極性の違いによってリーク電流
の大きさに大きな違いが生じることが原因であると考え
られる。

【０００７】

【発明が解決しようとする課題】以上述べたように、画
素上置き構造を採用したアクティブマトリクス型の反射
型液晶表示装置において、信号線毎或いは走査線毎に信
号線電圧の極性を交互に変える駆動を行った場合でも、
ちらつきによって良好な表示品質を得ることが難しく、
また液晶の焼き付き現象によって信頼性にも悪影響を与
え、特に高精細な表示装置においては大きな問題であっ
た。本発明の目的は、ちらつきや焼き付きを防止して、
良好な表示品質及び信頼性を得ることが可能な液晶表示
装置を提供することにある。

【０００８】

【課題を解決するための手段】画素上置き構造を採用し
たアクティブマトリクス型の反射型液晶表示装置におい
て、信号線毎或いは走査線毎に信号線電圧の極性を交互
に変える駆動を行った場合、ちらつきや焼き付きが生じ
る大きな原因は、薄膜能動素子例えばＴＦＴのリーク電
流特性が画素電極の電位の極性によって大きく異なるた
めであると考えられる。すなわち、画素電位の極性が異
なることに起因して生じるリーク電流差が大きな原因で
あると考えられる。ここで、薄膜能動素子とは、薄膜Ｔ
ＦＴ、薄膜ダイオード等、薄膜内にキャリアの通路つま
りチャネルが形成される能動素子のことである。

【０００９】そこで、このようなリーク電流差自体を低
減するために、正電位の画素電極及び負電位の画素電極
の双方の影響を受けるようにＴＦＴ等の薄膜能動素子を
配置すれば、各薄膜能動素子相互間のリーク電流差を低
減することができる。

【００１０】本発明は前記観点からなされたものである
が、発明の理解を容易にするため、図１０を参照して、
その概念的な構成（図１０（Ａ））及び従来の概念的な
構成（図１０（Ｂ））を説明する。なお、図１０（Ａ）
及び（Ｂ）に付した番号は後述する実施形態の番号に対
応したものであり、これらについては実施形態の説明を
参照するものとする。

【００１１】図１０（Ｂ）に示した従来構成では、ＴＦ
Ｔのチャネル領域Ｃ（チャネル幅Ｗ、チャネル長Ｌ）は
すべて一つの画素電極１０の下部に形成される。これに
対して、図１０（Ａ）に示した本発明の構成では、チャ
ネル領域が三つの領域、すなわち、そのＴＦＴが接続さ
れた画素電極と重なる領域Ｃ1 、そのＴＦＴの一つ隣の
画素電極と重なる領域Ｃ2 及び両画素電極間に挟まれた
領域Ｃ3 にまたがって形成されている。

【００１２】以上のような構成において、両構成におけ
るオフリーク電流差を比較する。単位チャネル幅あたり
のオフリーク電流をＩ_p （画素電位が正）及びＩ_m （画
素電位が負）とする。このとき正書き込み時と負書き込
み時のリーク電流差は、従来構成においては、 ΔＩ_conv＝｜Ｉ_p Ｗ−Ｉ_m Ｗ｜＝｜Ｗ（Ｉ_p −Ｉ_m ）｜となるが、本発明の構成では、 ΔＩ_new ＝｜（Ｉ_p Ｗ₁ ＋Ｉ_m Ｗ₂ ）−（Ｉ_p Ｗ₂ ＋Ｉ_m Ｗ₁ ）｜＝｜（Ｗ₁ −Ｗ₂ ）（Ｉ_p −Ｉ_m ）｜となる。また、｜Ｗ｜＝｜Ｗ₁ ＋Ｗ₂ ＋Ｗ₃ ｜＞｜Ｗ₁ −Ｗ₂ ｜であるから、 ΔＩ_new ＜ΔＩ_conv が成り立つ。特に、Ｗ₁ ＝Ｗ₂ とすれば、ΔＩ_new ＝０
となり、隣り合った画素間において画素電位の極性が異
なることに起因して生じるリーク電流差をゼロにするこ
とができる。

【００１３】以上のように、本発明の構成によりリーク
電流差を小さくできることがわかるが、これは各ＴＦＴ
相互間においてリーク電流が平均化されることによるも
のである。さらに、本発明の構成によれば、ＴＦＴのチ
ャネル領域の一部が隣り合った画素電極間にＷ₃ だけは
み出るため、リーク電流自体もＷ₃ Ｉ_p （画素電位が正
の場合）或いはＷ₃ Ｉ_m （画素電位が負の場合）だけ小
さくなる。このこともリーク電流差を小さくする要因と
して働く。しかし、仮にＷ₃ ＝０としても、リーク電流
の平均化の効果によってリーク電流差を小さくすること
はできる。このことは、Ｗ₃ ＝０としても、｜Ｗ｜＝｜Ｗ₁ ＋Ｗ₂ ｜＞｜Ｗ₁ −Ｗ₂ ｜が成り立つので、 ΔＩ_new ＜ΔＩ_conv の結果が変らないことから理解できる。

【００１４】本発明は、以上説明した事項に基づいてな
されたものであり、以下のような構成となっている。本
発明は、薄膜能動素子をスイッチング素子として用いた
アクティブマトリクス型の液晶表示装置において、一の
画素電極に接続される薄膜能動素子のチャネルが該チャ
ネルの上部に形成された前記一の画素電極及びその隣の
画素電極と重なるように形成されていることを特徴とす
る（発明Ａとする）。

【００１５】本発明によれば、画素電位の極性が異なる
ことに起因して生じるリーク電流差を低減することがで
きる。したがって、アクティブマトリクス型の反射型液
晶表示装置において、信号線毎或いは走査線毎に信号線
電圧の極性を交互に変える駆動を行った場合、リーク電
流差によって生じるちらつきや焼き付きを防止すること
ができ、良好な表示品質及び信頼性を得ることが可能と
なる。

【００１６】前記構成において、前記一の画素電極が前
記チャネルのチャネル幅方向に重なった領域の長さ（Ｗ
₁ とする）と前記隣の画素電極が前記チャネルのチャネ
ル幅方向に重なった領域の長さ（Ｗ₂ とする）とがほぼ
等しいことが好ましいが、両者の比が１／５以上であれ
ばよい。

【００１７】また、前記薄膜能動素子に接続される信号
線が画素電極間の隙間領域に沿って該隙間領域と重なる
ように形成されているようにすれば、信号線と画素電極
との重なりに基づく容量結合性のリーク電流を抑えるこ
とができ、表示品質のより一層の向上をはかることがで
きる。

【００１８】また、本発明は、薄膜能動素子をスイッチ
ング素子として用いたアクティブマトリクス型の液晶表
示装置において、一の画素電極に該一の画素電極の下部
に形成された薄膜能動素子及びその隣の画素電極の下部
に形成された薄膜能動素子が接続されていることを特徴
とする（発明Ｂとする）。

【００１９】前記発明Ａでは、一の画素電極に接続され
る薄膜能動素子のチャネル領域が隣り合った画素電極間
にまたがるように構成されている、すなわちチャネル領
域を隣り合った画素電極に分配するように構成したもの
としてとらえることができるが、本発明Ｂでは、薄膜能
動素子自体を複数に分割して隣り合った画素電極に分配
するように構成したものとしてとらえることができる。
すなわち、本発明Ｂの基本的な考え方は前記発明Ａと同
様であり、画素電位の極性が異なることに起因して生じ
るリーク電流差を低減することができる。したがって、
アクティブマトリクス型の反射型液晶表示装置におい
て、信号線毎或いは走査線毎に信号線電圧の極性を交互
に変える駆動を行った場合、リーク電流差によって生じ
るちらつきや焼き付きを防止することができ、良好な表
示品質及び信頼性を得ることが可能となる。

【００２０】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施形態について説明する。まず、本発明の第１実
施形態について、図１、図２及び図３を参照して説明す
る。図１は第１実施形態の平面構成を示した図であり、
図２（ａ）〜図３（ｇ）は第１実施形態の製造工程につ
いてその断面構成を示した図である。

【００２１】１は表面にアンダーコート層１ａが形成さ
れた絶縁性基板、２ａはゲート電極、２ｂはゲート電極
２ａに接続された走査線、２ｃは補助容量の下部電極、
２ｄは走査線２ｂの取り出し部、３はゲート絶縁層、４
は活性層となる半導体層、５はチャネル保護層、６はコ
ンタクト層となる不純物半導体層、８ａはドレイン電
極、８ｂはソース電極、８ｃはドレイン電極８ａに接続
された信号線、８ｄは走査線２ｂの取り出し用電極、９
はパシベーション層、９ａはパシベーション層９に形成
したコンタクト孔、１０は画素電極である。

【００２２】つぎに、図２（ａ）〜図３（ｇ）にしたが
って、本実施形態の製造工程について説明する。まず、
表面にＳｉＯ₂ 等のアンダーコート層１ａが形成された
ガラス等の絶縁性基板１上に、ゲート電極２ａ、走査線
２ｂ（図１参照）、補助容量の下部電極２ｃ及び走査線
の取り出し部２ｄを形成する。ゲート電極２ａ等の構成
材料としては、Ｍｏ、ＭｏＴａ、Ａｌ等の低抵抗で高融
点の金属を用いるとよい（図２（ａ））。

【００２３】つぎに、ゲート絶縁層３、半導体層４及び
チャネル保護層５を堆積し、チャネル保護層５をパター
ニングする。チャネル保護層５にはＳｉＮ_x 等を用いれ
ばよいが、ＳｉＮ_x 上に遮光性があり十分に抵抗の高い
半導体層や絶縁層、例えばＳｉＧｅを形成したものを用
いてもよい。半導体層４にはアモルファスシリコンを用
いればよいが、多結晶Ｓｉや結晶Ｓｉでもよく、ＣｄＳ
ｅやＧｅ等を用いてもよい。また、ゲート絶縁層３には
ＳｉＯ_x やＳｉＮ_x を用いればよい（図２（ｂ））。

【００２４】つぎに、不純物半導体層６を堆積した後、
不純物半導体層６及び半導体層４をパターニングして島
状パターンを形成する。不純物半導体層６としては例え
ばリンをドープしたｎ⁺ アモルファスシリコンを用いれ
ばよい（図２（ｃ））。

【００２５】つぎに、ゲート絶縁層３をパターニングし
て、走査線の取り出し部２ｄ上に開口部３ａを形成する
（図２（ｄ））。次に、金属層を堆積した後、この金属
層及び不純物半導体層６をパターニングして、ドレイン
電極８ａ、ソース電極８ｂ、信号線８ｃ（図１参照）及
び走査線の取り出し用電極８ｄを形成する。金属層とし
てはＭｏやＡｌ等の低抵抗の材料を用いることが好まし
い（図３（ｅ））。

【００２６】つぎに、パシベーション層９を堆積した後
これをパターニングし、コンタクト孔９ａを形成する。
パシベーション層９にはＳｉＮ_x を用いればよいが、Ｓ
ｉＯ_x を用いてもよく、さらに遮光性のある高抵抗の半
導体層や絶縁層を用いてもよい。また、これらを組み合
わせて２層以上で構成してもよい（図３（ｆ））。

【００２７】つぎに、金属層を堆積した後これをパター
ニングして、画素電極１０を形成する（図３（ｇ））。
以上のようにして、図１に示したような平面構成及び図
３（ｇ）に示したような断面構成を有する反射型のアク
ティブマトリクス基板が形成される。なお、本実施形態
のみならず、後述する他の実施形態においても基本的に
同様の製造工程が適用できる。

【００２８】本実施形態では、図１からわかるように、
ＴＦＴのチャネル領域（斜線で示した領域）が、そのＴ
ＦＴが接続される画素電極とその一つ隣の画素電極とに
またがって形成されている。そして、両画素電極は共通
の走査線２ｂに接続された隣り合ったＴＦＴにそれぞれ
接続されている。したがって、信号線８ｃ毎に信号線電
圧の極性を交互に変える駆動を行った場合、ＴＦＴは画
素電位の極性が互いに異なる隣り合った画素電極双方の
影響を受けることとなり、画素電位の極性が異なること
に起因して生じるリーク電流差を低減することができ
る。

【００２９】つぎに、本発明の第２実施形態について、
その平面構成を示した図４を参照して説明する。なお、
図１〜図３に示した第１実施形態の構成要素と対応する
構成要素には同一番号を付し、詳細な説明は省略する。

【００３０】本実施形態では、図４からわかるように、
ＴＦＴのチャネル領域（斜線で示した領域）が、そのＴ
ＦＴが接続される画素電極とその一つ隣の画素電極とに
またがって形成されている。そして、両画素電極は共通
の信号線８ｃに接続された隣り合ったＴＦＴに接続され
ている。したがって、走査線２ｂ毎に信号線電圧の極性
を交互に変える駆動を行った場合、ＴＦＴは画素電位の
極性が互いに異なる隣り合った画素電極双方の影響を受
けることとなり、画素電位の極性が異なることに起因し
て生じるリーク電流差を低減することができる。

【００３１】つぎに、本発明の第３実施形態について、
その平面構成を示した図５を参照して説明する。なお、
図１〜図３に示した第１実施形態の構成要素と対応する
構成要素には同一番号を付し、詳細な説明は省略する。

【００３２】本実施形態は、いわば上記第１及び第２の
実施形態を組み合わせたものと考えることができる。す
なわち、ＴＦＴのチャネル領域（斜線で示した領域）
が、そのＴＦＴが接続される画素電極と、走査線方向に
おける一つ隣の画素電極と、信号線方向における一つ隣
の画素電極とにまたがって形成されている。この場合、
走査線２ｂ毎及び信号線８ｃ毎に信号線電圧の極性を交
互に変える駆動を行うことになるが、上記第１及び第２
の実施形態と同様、画素電位の極性が異なることに起因
して生じるリーク電流差を低減することができる。本実
施形態では、ＴＦＴの形は複雑になるが、画素電極間に
活性層が重なる領域が多くなるため、画素電位によるリ
ークがさらに生じ難くなる。

【００３３】つぎに、本発明の第４実施形態について、
その平面構成を示した図６を参照して説明する。なお、
図１〜図３に示した第１実施形態の構成要素と対応する
構成要素には同一番号を付し、詳細な説明は省略する。
本実施形態では、画素電極間に活性層が最大限に重なる
ようにして、ＴＦＴが画素電極の電位の影響を受け難く
するようにしたものである。

【００３４】つぎに、本発明の第５実施形態について、
その平面構成を示した図７を参照して説明する。なお、
図１〜図３に示した第１実施形態の構成要素と対応する
構成要素には同一番号を付し、詳細な説明は省略する。

【００３５】本実施形態では、信号線８ｃが画素電極１
０間の隙間領域に沿って隙間領域と重なるように形成さ
れている。すでに説明した第１〜第４実施形態では、図
１等に示したように、信号線８ｃが画素電極１０と完全
に重なるように形成されている。したがって、信号線８
ｃと画素電極１０（ドレイン電極８ａとソース電極８
ｂ）との間のリーク電流、特に信号線８ｃに印加される
交流による容量性のリーク電流が問題になるおそれがあ
る。そこで、本実施形態では、図７に示すように、信号
線８ｃと画素電極１０との重なりを少なくすることによ
り、このようなリーク電流の低減も図っている。

【００３６】つぎに、本発明の第６実施形態について、
その平面構成を示した図８を参照して説明する。なお、
図１〜図３に示した第１実施形態の構成要素と対応する
構成要素には同一番号を付し、詳細な説明は省略する。

【００３７】すでに説明した各実施形態では、ＴＦＴの
チャネル領域が隣り合った画素電極間にまたがるように
構成されている、すなわちチャネル領域を隣り合った画
素電極に分配するように構成したものと考えることがで
きる。本実施形態では、チャネル領域を分配する代わり
に、薄膜トランジスタ自体を複数に分割して隣り合った
画素電極に分配するようにしたものである。図８に示し
た例は、図１に示した第１実施形態の構成に対して、上
記の考え方を適用したものである。したがって、第１実
施形態と同様に、信号線８ｃ毎に信号線電圧の極性を交
互に変える駆動を行った場合、画素電位の極性が異なる
ことに起因して生じるリーク電流差を低減することがで
きる。なお、図２に示した第２実施形態の構成に対して
上記の考え方を適用し、走査線毎に信号線電圧の極性を
交互に変える駆動を行なうことも勿論可能である。

【００３８】本実施形態では、リーク電流差を低減する
という効果以外にも、ＴＦＴを複数設けたことによって
冗長構造をとることができ、ＴＦＴの欠陥に起因する点
欠陥を減少させる効果も得られる。また、ＴＦＴのチャ
ネル領域が画素間にはみ出ないようにすることができる
ため、光リーク電流を低減するという効果を得ることも
できる。

【００３９】なお、以上説明した各実施形態において、
画素電極１０としては、反射型表示装置に対してはＡｌ
等の高反射率の金属を用いることが好ましいが、ＩＴＯ
等を用いた透明画素電極によって透過型表示装置を構成
することも可能である。

【００４０】また、反射光を拡散させるために、画素電
極１０の表面を凹凸状にしてもよい。この場合、画素電
極自体に凹凸を設けてもよいが、下地のパシベーション
層に凹凸を形成することによって画素電極の表面を凹凸
状にしてもよい。

【００４１】さらに、以上説明した各実施形態では、図
３（ｇ）に示すように、画素電極１０の構成材料によっ
て画素電極１０とソース電極８ｂとを接続していたが、
コンタクト孔９ａ内に接続層を形成し、この接続層を介
して画素電極１０とソース電極８ｂとを接続するように
してもよい。この場合の製造方法を図９を参照して説明
する。なお、図１〜図３に示した第１実施形態の構成要
素と対応する構成要素には同一番号を付し、詳細な説明
は省略する。

【００４２】まず、図２及び図３に示した製造方法と同
様にして各層を形成した後、パシベーション層９Ｘ（構
成材料はＳＯＧ或いはＳｉＮ_x ）及びパシベーション層
９Ｙ（構成材料はＳＯＧ）を形成し、平坦性に優れたパ
シベーション層を形成する。パシベーション層にコンタ
クト孔９ｂを形成した後、接続金属層１０ａを形成する
（工程ａ）。続いて、ケミカルメカニカルポリッシング
法等の平坦化プロセスにより、接続金属層及びパシベー
ション層を平坦化し、コンタクト孔９ｂ内に接続金属層
１０ａを埋め込む（工程ｂ）。このようにして平坦化さ
れた下地上に画素電極となる金属層を形成することによ
り、反射特性に優れた画素電極１０を形成することがで
きる。なお、パシベーション層を平坦化した後に表面に
凹凸を形成し、その上に画素電極を形成するようにして
もよい。なお、以上説明した各実施形態以外にも、本発
明はその趣旨を逸脱しない範囲内において種々変形して
実施可能である。

【００４３】

【発明の効果】本発明によれば、画素電位の極性が異な
ることに起因して生じるリーク電流差を低減することが
できる。したがって、アクティブマトリクス型の液晶表
示装置において、信号線毎或いは走査線毎に信号線電圧
の極性を交互に変える駆動を行った場合、リーク電流差
によって生じるちらつきや焼き付きを防止することがで
き、良好な表示品質及び信頼性を得ることが可能とな
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示した図。

【図２】本発明の実施形態に係る製造工程の一例を示し
た図。

【図３】本発明の実施形態に係る製造工程の一例を示し
た図。

【図４】本発明の第２実施形態を示した図。

【図５】本発明の第３実施形態を示した図。

【図６】本発明の第４実施形態を示した図。

【図７】本発明の第５実施形態を示した図。

【図８】本発明の第６実施形態を示した図。

【図９】本発明の実施形態に係る製造工程の他の例を示
した図。

【図１０】本発明及び従来技術に係る概念的な構成を示
した図。

【図１１】従来技術に係る構成を示した図。

【図１２】従来技術に係る構成を示した図。

【図１３】バックゲートが形成された薄膜トランジスタ
の図。

【図１４】図１３の薄膜トランジスタのリーク電流特性
を示した図。

【図１５】図１３の薄膜トランジスタのリーク電流特性
を示した図。

【符号の説明】

１０画素電極

Claims

(57)【特許請求の範囲】

【請求項１】薄膜能動素子をスイッチング素子として
用いたアクティブマトリクス型の液晶表示装置におい
て、一の画素電極に接続される薄膜能動素子のチャネルはチ
ャネル幅方向に並んだ第１の領域、第２の領域及び第１
の領域と第２の領域との間の第３の領域からなり、前記
第１の領域が前記チャネルの上部に形成された前記一の
画素電極と重なり、前記第２の領域が前記一の画素電極
の隣の画素電極と重なるように形成されていることを特
徴とする液晶表示装置。
【請求項２】前記一の画素電極が前記チャネルのチャ
ネル幅方向に重なった領域の長さと前記隣の画素電極が
前記チャネルのチャネル幅方向に重なった領域の長さと
が等しいことを特徴とする請求項１に記載の液晶表示装
置。
【請求項３】前記薄膜能動素子に接続される信号線が
画素電極間の隙間領域に沿って該隙間領域と重なるよう
に形成されていることを特徴とする請求項１に記載の液
晶表示装置。
【請求項４】薄膜能動素子をスイッチング素子として
用いたアクティブマトリクス型の液晶表示装置におい
て、一の画素電極に該一の画素電極の下部に形成された
薄膜能動素子及びその隣の画素電極の下部に形成された
薄膜能動素子が接続されていることを特徴とする液晶表
示装置。