KR100792315B1 - 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법 - Google Patents

미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100792315B1
KR100792315B1 KR1020060072601A KR20060072601A KR100792315B1 KR 100792315 B1 KR100792315 B1 KR 100792315B1 KR 1020060072601 A KR1020060072601 A KR 1020060072601A KR 20060072601 A KR20060072601 A KR 20060072601A KR 100792315 B1 KR100792315 B1 KR 100792315B1
Authority
KR
South Korea
Prior art keywords
silicon layer
microcrystalline silicon
forming
layer
thin film
Prior art date
Application number
KR1020060072601A
Other languages
English (en)
Inventor
김성웅
류재일
최대림
김원석
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020060072601A priority Critical patent/KR100792315B1/ko
Application granted granted Critical
Publication of KR100792315B1 publication Critical patent/KR100792315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2053—Expitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

본 발명은 미세결정 실리콘층의 형성방법에 관한 것으로, 기판 상에 절연층을 형성하는 단계와 절연층 표면을 플라즈마 처리하는 단계와 표면처리된 절연층 상부에 PECVD 방식을 사용하여 미세결정 실리콘층을 형성하는 단계를 포함한다. 본 발명의 미세결정 실리콘층 형성방법을 하부 게이트 구조를 갖는 박막트랜지스터의 제조방법에 적용하면, 게이트 절연층의 상면, 즉 활성층의 하부에 양질의 미세결정 실리콘층을 획득할 수 있게 되어 하부 게이트 구조에서 전계이동도 증가, Ion/Ioff 개선 및 노화현상의 억제 등을 기대할 수 있게 되는 효과가 있다.
박막트랜지스터, 미세결정 실리콘, 액정표시장치, PECVD, 전계이동도

Description

미세결정 실리콘층의 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법 {Method Of Forming Microcrystalline Silicon Layer And Method Of Manufacturing Thin Film Transistor Using The Same}
도 1a 내지 도 1d는 본 발명의 바람직한 실시예에 의한 미세결정 실리콘층을 형성하는 과정을 설명하기 위한 단면도들이다.
도 2a 및 도 2b는 본 발명의 미세결정 실리콘층을 형성방법에 의하여 실제 형성된 미세결정 실리콘층의 단면도들이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 미세결정 실리콘층의 형성방법을 이용하여 박막트랜지스터를 제조하는 방법을 도시한 단면도들이다.
* 도면의 주요부분에 대한 간단한 설명
10, 100 : 기판 12 : 절연층
14 : 미세결정 실리콘층 16 : 비정질 실리콘층
110 : 게이트 전극 120 : 게이트 절연층
140 : 미세결정 실리콘층 160 : 비정질 실리콘층
본 발명은 미세결정 실리콘층의 형성방법에 관한 것으로, 보다 상세하게는 액정디스플레이의 제조에 사용되는 박막 트랜지스터의 활성층으로 미세결정 실리콘층을 형성하는 기술에 관한 것이다.
액정 디스플레이의 스위칭 소자 또는 구동회로에 이용되는 박막 트랜지스터 (Thin Film Transistor; TFT)는 다결정실리콘 박막 트랜지스터, 미세결정실리콘 박막트랜지스터, 비정질실리콘 박막 트랜지스터가 있다.
현재, 비정질실리콘층(Amorphous Silicon; a-Si)으로 이루어진 박막트랜지스터(TFT)를 화소 스위치에 사용한 액정디스플레이(Liquid Crystral Display)가 가장 많이 양산되고 있지만, 고정밀, 고속 등의 고기능을 갖는 디스플레이를 실현하는 데에는 전계 이동도(μFE)가 1㎠/Vs 이하로 낮아서 부적합하다. 이에 대한 대안으로 다결정 실리콘층 또는 미세결정 실리콘층으로 이루어진 박막트랜지스터가 제안되었다.
다결정 실리콘층(polycrystalline silicon;p-Si)을 형성하는 다결정 실리콘 결정화 방법은 고상결정방법(SPC;Solid phase crystallization), 금속유도결정화 방법(MIC:Metal induced crystallization) 및 엑시머 레이저 어닐링법(ELA:Excimer laser annealing method) 등이 있다. 예를 들어, 레이저 어닐법으로 제조한 다결정실리콘 박막 트랜지스터는 전계이동도(μFE)가 대략 100 내지 200 ㎠/Vs 정도로 비정질실리콘 박막트랜지스터의 전계이동도에 비해 100배 이상이므로 디스플레이의 고정밀화, 고속화, 구동회로의 조립 등의 고기능화를 기대할 수 있다. 그러나, 다결정실리콘 박막트랜지스터는 노화현상, 불균일 문제 등 아직도 산재한 많은 문제점을 가지고 있다.
미세결정 실리콘층(microcrystalline silicon; μc-Si)은 비정질 실리콘을 활성층으로 사용하는 경우에 비해 전계 이동도(mobility)가 10배 이상 우수할 뿐 아니라 노화현상도 없고 우수한 Ion/Ioff 특성을 가지고 있어 차세대 디스플레이에 적용가능한 방식으로 주목받고 있다. 일반적으로 비정질 실리콘층을 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 사용하여 증착하는 조건은 SiH4 : H2가 1:6 정도로 되는데 비해, 미세결정 실리콘층(μc-Si)을 형성시키기 위해서는 SiH4에 대한 H2가스의 비율을 더 높인다. 자세한 방식은 한국특허공개공보 제2005-39023호에 개시되어 있다.
그러나, 이 경우 활성층 영역의 하부에서는 미세 결정이 존재하지 않는 인큐베이션 영역이 형성되고 미세 결정은 성막 도중에 서서히 생성되기 시작하여 주로 실리콘층의 상부에 생성되는 것으로 알려져 있다(Jpn.J.Appl.Phys,vol.35 (1996) pp.1161-1164).
따라서, 특히 하부 게이트 구조(bottom gate structure)의 박막트랜지스터에서는, 채널이 형성되는 영역이 실리콘층의 하부이므로 상술한 바와 같이 실리콘층 상부에 주로 미세결정이 형성되는 경우는 전계 이동도의 향상, 우수한 Ion/Ioff 특성, 노화현상의 억제를 기대할 수 없는 문제점이 있다. 따라서, 하부게이트 구조에서는 미세결정을 실리콘층 하부에 형성하는 방식이 필요하다.
이와 같은 필요에 의해 개발된 종래기술로는 국제특허공개번호 제WO2002/07207호가 있다. 이 방식은 게이트 절연층 상에 제1 미세결정 실리콘층을 증착하고 이 층을 질소 플라즈마에 노광하여 실리콘 질화물을 형성하고 결정구조를 갖는 실리콘 질화물을 형성하고 그 뒤 추가 미세결정 실리콘층을 형성한다.
그러나, 이러한 방식은 공정이 복잡하여 양산에 바로 적용하기 어려운 문제점이 있고, 기판 전체에 균일한 두께를 갖는 미세결정 실리콘층을 형성하는데도 문제점이 발생하고 있어 여전히 새로운 미세결정 실리콘층의 형성방법이 요구되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 하부 게이트 구조에 효과적으로 적용할 수 있는 미세결정 실리콘층의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 단순한 공정을 이용하면서도 특성이 우수한 양질의 미세결정 실리콘층을 형성하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상술한 미세결정 실리콘층 형성방법을 이용하여 특성이 우수한 박막트랜지스터를 제조하는 것이다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 제1 측면은 미세결정 실리콘층의 형성방법에 있어서, 기판 상에 절연층을 형성하는 단계; 상기 절연층 표면을 플라즈마 처리하는 단계; 및 상기 표면처리된 절연층 상부에 PECVD 방식을 사용하여 미세결정 실리콘층을 형성하는 단계를 포함하는 미세결정 실리콘층의 형성방법을 제공한다.
기판은 특별히 한정되지 않고 다양하게 가능하며, 예를 들어, 유리 기판, 플라스틱 기판, 또는 플렉시블 기판 등의 투명 절연기판과 각종 반도체 기판 등이 가능하고, 절연층은 SiO2 또는 SiNx 등이 가능하며 예를 들어 2000 내지 5000 Å의 두께로 LPCVD(Liquid Phase 또는 PECVD 방식을 이용하여 증착한다.
플라즈마 처리는 최상층에 절연층이 형성된 기판을 챔버 내에 배치하고 SF6 또는 H2를 이용하여 표면처리를 하는 방식이 바람직하다.
플라즈마 처리에 의한 효과를 상세히 설명하면 다음과 같다. 일반적인 결정 성장과정은 핵생성과 성장의 두가지 방식으로 진행된다. 이 중 핵생성 과정은 전체 결정 성장율을 결정하는 중요한 과정이다. 여기서, 핵생성이 일어나는 원인은 어떤 물질에 주어진 에너지 또는 스트레스를 줄이기 위함인데 보통 층의 내부에 비해 표면이 표면에너지를 높일 수 있다면 초기의 핵생성율을 증가시키는 것이 가능할 것이다. 따라서, 절연층 표면을 플라즈마 처리를 하게 되면 굴곡의 발생 등으로 인해 표면의 에너지를 증가할 수 있게 되고 그 결과 핵생성율이 높아지고, 그 결과 후속 공정으로 미세결정 실리콘층을 형성할 때 결정의 성장율이 향상된다.
미세결정 실리콘층의 결정 성장율을 효과적으로 확보할 수 있는 조건에 대해서 살펴보면, H2 플라즈마 처리 방식을 이용하는 경우 H2 유량 2000 내지 3000 sccm, 압력 1000 내지 2000 mils, 파워 800 내지 1300 W, 시간 5~20 sec로 조절하는 것이 바람직하다. 상기 범위 보다 H2 유량, 압력, 파워, 시간을 줄이게 되면 표면의 에너지를 증가가 미흡하게 되고, 상기 범위 보다 H2 유량, 압력, 파워, 시간을 높이게 되면 표면 특성이 악화되어 오히려 미세결정 실리콘층의 결정 성장율을 방해하고 누설전류의 발생 등 불이익한 효과가 발생한다.
마찬가지로, SF6 플라즈마 처리의 경우, SF6 유량 100 내지 200 sccm, 압력 30 내지 80 mTorr, 파워 500 내지 1000W, 시간 5 내지 20 sec이 바람직한 공정 조건이다.
표면처리된 절연층 상부에는 PECVD 방식을 사용하여 미세결정 실리콘층을 형성한다. 미세결정 실리콘층을 형성하는 구체적인 방식은 대략 300∼1000Å 정도로 형성할 수 있으며, SiH4:H2의 비율을 1:20 내지 1:120, 보다 바람직하게는 1:20 내지 1:60 정도로 한다. 종래기술에서도 언급한 바와 같이, 일반적인 비정질 실리콘층의 형성방법은 SiH4:H2의 비율을 대략 1:6로 하여 PECVD 공정으로 실리콘층을 형성하는데 비해, 미세결정 실리콘층은 SiH4:H2의 비율에서 H2의 비율을 더 높인다. 그러나, SiH4:H2의 비율이 1:20 미만인 경우는 미세결정 실리콘의 결정성이 다소 떨어져 전계 이동도의 향상, 우수한 Ion/Ioff 특성, 노화현상의 억제 효과가 미흡하고, SiH4:H2의 비율이 1:120 초과인 경우는 결정성이 과도하고 증착효율도 감소하는 경향이 있다.
한편, PECVD 방식을 이용하여 증착함에 있어 SiH4 , H2 의 종류는 반드시 이에 한정되지 않는다. 예를 들어 H2 를 대신하여 SiH2Cl2 , SiH2F2 등의 가스를 사용할 수 있음은 물론이다.
본 발명의 제2 측면은 기판 상부에 게이트 전극과 이를 덮는 게이트 절연층을 형성하는 단계; 상기 게이트 절연층의 표면을 플라즈마 처리하는 단계; 상기 표면처리된 절연층 상부에 PECVD 방식을 사용하여 미세결정 실리콘층을 형성하고 이를 선택적으로 식각하여 활성층을 형성하는 단계; 및 상기 활성층에 접속되는 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 하부게이트 구조에 특히 유용하고 하부게이트 구조는 특별히 한정되지 않은 다양한 구조가 적용가능한데, 예를 들어 기판 상에 각종 버퍼 절연층을 형성한 후 게이트 전극을 형성하는 구조, 게이트 전극, 게이트 절연층, 및 활성층을 형성한 후, 소스/드레인 전극을 형성하기 전에 활성층 상부에 식각 방지층을 구비하는 구조, 활성층에 각종 도펀트를 사용하여 n형, p형 물질을 도핑하여 n형 또는 p형 박막트랜지스터를 가지는 구조, 활성층과 소스/드레인 전극 사이에 오믹 컨택층을 형성하는 구조 등이 가능함은 물론이다.
한편, 미세결정 실리콘층의 상부에는 비정질 실리콘층을 형성하여 2개의 층이 함께 액정표시장치의 박막트랜지스터의 활성층으로 사용되도록 하는 것도 가능하다. 이러한 활성층이 하부게이트 구조의 박막트랜지스터로 이용되면 채널이 형성되지 않는 상부층은 통상의 조건으로 형성함으로써 공정 시간(tact time)을 줄일 수 있으면서 박막 트랜지스터의 특성은 미세결정 실리콘층의 채널에 의해 우수한 전계이동도, Ion/Ioff특성, 및 낮은 노화현상을 갖도록 할 수 있게 된다.
미세결정 실리콘층 만으로 활성층을 형성하는 경우는 대략 300∼1000Å 정도, 바람직하게, 400 내지 600Å 정도의 두께로 하고, 미세결정 실리콘층과 비정질 실리콘층의 이중 층으로 활성층을 형성하는 경우는 2개의 층을 합한 두께가 대략 300∼1000Å 정도일 수 있으며, 바람직하게는, 400 내지 600Å 이다. 2개의 층으로 되는 경우는 일반적으로 채널이 형성되는 두께(약 200 내지 300Å)로 미세결정 실리콘층을 형성하고 나머지 두께는 비정질 실리콘층으로 하면 박막트랜지스터의 특성도 확보하면서 공정 단순화도 꾀할 수 있는 이점이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 설명한다.
(미세결정 실리콘층 형성)
도 1a 내지 도 1d는 본 발명의 바람직한 실시예에 의한 미세결정 실리콘층을 형성하는 과정을 설명하기 위한 단면도들이다.
도 1a 내지 도 1b를 참조하면, 유리 기판(10) 상에 SiNx 또는 SiO2 절연층(12)을 PECVD 방식으로 2000 내지 4000Å 두께로 증착한 후, 절연층(12)의 표면을 플라즈마 처리한다. 이 때의 플라즈마는 SF6 또는 H2를 사용하며 바람직한 조건은 다음과 같다.
(1) SF6 플라즈마의 경우 : SF6 유량 100 내지 200 sccm, 압력 30 내지 80 mTorr, 파워 500 내지 1000W, 시간 5 내지 20 sec.
(2) H2 플라즈마의 경우 : H2 유량 2000 내지 3000, 압력 1000 내지 2000 mils, 파워 800 내지 1300W, 시간 5~20sec.
다음으로, 도 1c를 참조하면, 절연층(12)의 표면처리 후 미세결정 실리콘층(14)을 형성하기 위해 H2 유량을 높인 조건으로 증착한다. 바람직하게는, 파워는 100 내지 500W, SiH4 유량은 25 내지 100 sccm, H2 유량은 1000 내지 3000 sccm, 압력은 대략 1000 내지 3000 mTorr, 시간은 100 내지 600 sec의 조건으로 증착할 수 있고, 이 경우 미세결정 실리콘층(14)은 약 500 내지 1000 Å 정도로 형성된다.
다음으로, 도 1d를 참조하면, 미세결정 실리콘층(14)의 상부에 비정질 실리콘층(16)을 형성함에 있어 파워 300 내지 450W, SiH4 300 내지 500sccm, H2 2700 내지 3000sccm, 압력 2500 내지 3000mTorr, 시간 40 내지 70sec로 하여 약 1000 내지 1500 Å 를 형성할 수 있다.
도 2a 및 도 2b는 본 발명의 미세결정 실리콘층을 형성방법에 의하여 실제 형성된 미세결정 실리콘층의 단면도들이다. 도 2a는 절연층(SiNx)의 표면을 SF6 플라즈마 처리를 수행한 후 미세결정 실리콘층(μc-Si) 및 비정질 실리콘층(a-Si)을 형성한 단면도이고, 도 2b는 SiNx 절연층 표면을 H2 플라즈마 처리를 수행한 후 미세결정 실리콘층(μc-Si) 및 비정질 실리콘층(a-Si)을 형성한 단면도이다.
도 2a 및 도 2b에 의하면, 절연층 표면을 플라즈마 처리한 후 미세결정 실리콘층을 형성함으로써 절연층과 인접한 표면에 결정성이 향상됨을 확인할 수 있다. 이와 같이 향상된 결정성은 박막트랜지스터의 활성층으로 사용될 경우 박막트랜지스터의 특성을 향상시킬 수 있을 것으로 기대된다.
또한, 상술한 바와 같이 절연층 표면 플라즈마 처리한 후 미세결정 실리콘층을 형성한 후 기판 전체에서 미세결정 실리콘층이 균일하게 관찰되는지 확인한 결 과 양산에 적용할 수 있을 정도의 균일성이 확보되었음을 확인하였다.
( 박막 트랜지스터의 제조방법)
도 3a 내지 도 3c는 본 발명의 실시예에 따른 미세결정 실리콘층의 형성방법을 이용하여 박막트랜지스터를 제조하는 방법을 도시한 단면도들이다.
도 3a를 참조하면, 유리 기판(100) 상에 크롬(Cr), 턴스텐(W), 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 알루미늄합금(AlNd) 등의 도전성 금속에서 선택된 도전층 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)등의 투명 도전물질에서 선택된 도전층으로 500 내지 3000 Å 두께로 증착하고 이를 선택적으로 식각하여 게이트 전극(110)을 형성한다.
다음으로, SiNx 또는 SiO2 절연층(12)을 PECVD 방식으로 2000 내지 4000Å 두께로 증착한 후, 절연층(12)의 표면을 플라즈마 처리한다. 이 때의 플라즈마는 SF6 또는 H2를 사용한다.
도 3b를 참조하면 게이트 절연층(120)의 표면처리 후 미세결정 실리콘층(140)을 형성하기 위해 H2 유량을 높인 조건으로 증착한다. 하부게이트 구조에서는 게이트 절연층(120)의 표면과 인접한 영역에 채널이 형성되므로 이 부분이 제조된 박막트랜지스터의 특성에 가장 큰 영향을 미친다.
다음으로, 도 3c를 참조하면, 미세결정 실리콘층(140)을 일정 두께로 형성한 후 그 상부에 비정질 실리콘층(160)을 다시 형성한다. 이는 증착 효율과 공정시간 을 고려하여 공정 비용을 감소시키기 위한 것으로 미세결정 실리콘층(140)만으로 활성층을 형성하는 경우에 비해 효과적일 수 있다.
또한, 본 발명자들은 이와 같이 미세결정 실리콘층(140)과 비정질 실리콘층(160)의 이중 구조를 취하는 경우 장시간 동안 미세결정 실리콘층(160)만으로 활성층을 형성하는 경우에 비하여 기판 전체에서 균일한 활성층의 두께를 확보할 수 있는 가능성이 더 높아지는 경향을 확인하였다.
도 3c에 도시한 바와 같이 미세결정 실리콘층(140)과 비정질 실리콘층(160)을 형성한 이후, 미세결정 실리콘층(140)과 비정질 실리콘층(160)을 선택적으로 식각하여 활성층을 형성하는 단계, 활성층과 소스, 드레인 전극을 절연시키기 위한 층간절연층을 형성하는 단계, 소스, 드레인 전극을 형성하는 단계 등의 과정을 거쳐서 박막 트랜지스터의 제조를 완성한다. 도 3c 이후의 과정은 공지의 방식을 적용하여 다양한 방식으로 제조가능하며 설명의 편의를 위해 상세한 설명은 생략한다.
본 발명의 사상이나 범위로부터 이탈됨이 없이 본 발명의 다양한 변경이 가능해질 수 있다. 따라서, 본 발명에 따른 구현예에 대한 상기의 설명은 예시의 목적으로만 제공될 것이며, 첨부된 청구 범위 및, 그것의 등가물에 의해서 한정되는 본발명을 제한하기 위한 목적을 위해서 제공되는 것은 아니다.
본 발명은 다음과 같은 효과가 있다.
(1) 본 발명에 의하면, 일반적으로 사용되는 하부 게이트 박막트랜지스터 구조에서 미세결정 실리콘층을 형성할 때 실리콘층의 하부에 비정질 실리콘층이 존재하는 문제점을 해결하여 실리콘층의 하부에서 양질의 미세결정 실리콘층을 획득할 수 있게 된다. 따라서, 이러한 방식으로 박막트랜지스터를 제조하면 기존의 비정질 실리콘으로 이루어진 활성층과 유사한 공정으로 전계이동도 증가, Ion/Ioff 개선 및 노화현상의 억제 등을 기대할 수 있는 효과가 있다.
(2) 하부 게이트 구조에서 게이트 절연층의 표면을 플라즈마 처리를 함으로써 실리콘 증착 초기의 핵생성율을 현저히 향상시킬 수 있는 효과가 있고, 비교적 단순하고 이미 균일성이 확보되어 있는 플라즈마 처리 공정을 이용함으로써 기판 전체에 균일하게 미세결정 실리콘층을 형성할 수 있게 된다.
(3) 본 발명의 미세결정 실리콘층과 비정질 실리콘층을 함께 2개의 층으로 하여 액정표시장치의 박막트랜지스터의 활성층으로 사용하면, 박막트랜지스터의 특성을 향상시킴과 동시에 상대적으로 채널이 형성되지 않는 활성층의 상부층은 통상의 비정질 실리콘층의 증착조건으로 형성함으로써 공정 시간(tact time)을 줄일 수 있고 그 결과 공정비용도 저렴하게 되고 불량율도 감소시킬 수 있는 효과가 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 미세결정 실리콘층의 형성방법에 있어서,
    기판 상에 절연층을 형성하는 단계;
    상기 절연층 표면을 플라즈마 처리하는 단계; 및
    상기 표면처리된 절연층 상부에 PECVD 방식을 사용하여 미세결정 실리콘층을 형성하는 단계를 포함하며,
    상기 플라즈마 처리는 SF6 또는 H2를 이용하여 수행하는 미세결정 실리콘층 형성방법.
  4. 제3 항에 있어서,
    H2 플라즈마 처리는 H2 유량이 2000 내지 3000 sccm, 압력이 1000 내지 2000 mils, 파워가 800 내지 1300 W, 시간이 5 내지 20 sec에서 수행하는 미세결정 실리콘층 형성방법.
  5. 제3 항에 있어서, SF6 플라즈마 처리는 SF6 유량이 100 내지 200 sccm, 압력이 30 내지 80 mTorr, 파워가 500 내지 1000W, 시간이 5 내지 20 sec에서 수행하는 미세결정 실리콘층 형성방법.
  6. 삭제
  7. 삭제
  8. 기판 상부에 게이트 전극과 이를 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층의 표면을 플라즈마 처리하는 단계;
    상기 표면처리된 절연층 상부에 PECVD 방식을 사용하여 미세결정 실리콘층을 형성하고 이를 선택적으로 식각하여 활성층을 형성하는 단계; 및
    상기 활성층에 접속되는 소스 및 드레인 전극을 형성하는 단계를 포함하며,
    상기 미세결정 실리콘층은 SiH4:H2의 비율을 1:20 내지 1:120로 하여 형성하는 박막트랜지스터의 제조방법.
  9. 제8 항에 있어서,
    상기 플라즈마 처리는 SF6 또는 H2를 이용하여 수행하는 박막 트랜지스터의 제조방법.
  10. 제8 항에 있어서, 상기 미세결정 실리콘층의 상부에 비정질 실리콘층을 형성하는 단계를 더 포함하고, 상기 미세결정 실리콘층 및 상기 비정질 실리콘층을 선택적으로 식각하여 활성층을 형성하는 박막 트랜지스터의 제조방법.
  11. 제3 항에 있어서, 상기 미세결정 실리콘층 상부에 PECVD 방식을 이용하여 비정질 실리콘층을 형성하는 단계를 더 포함하는 미세결정 실리콘층 형성방법.
KR1020060072601A 2006-08-01 2006-08-01 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법 KR100792315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072601A KR100792315B1 (ko) 2006-08-01 2006-08-01 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072601A KR100792315B1 (ko) 2006-08-01 2006-08-01 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR100792315B1 true KR100792315B1 (ko) 2008-01-07

Family

ID=39216940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072601A KR100792315B1 (ko) 2006-08-01 2006-08-01 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100792315B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002538A (ko) * 1998-06-22 2000-01-15 김영환 액정표시소자에서의 박막 트랜지스터의 제조방법
KR20020032586A (ko) * 2000-07-18 2002-05-03 요트.게.아. 롤페즈 박막 트랜지스터 및 그 제조 방법
US6890803B2 (en) 2003-05-20 2005-05-10 Au Optronics Corp. Method for forming a thin film transistor of an organic light emitting display
KR20050068491A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 반도체층 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002538A (ko) * 1998-06-22 2000-01-15 김영환 액정표시소자에서의 박막 트랜지스터의 제조방법
KR20020032586A (ko) * 2000-07-18 2002-05-03 요트.게.아. 롤페즈 박막 트랜지스터 및 그 제조 방법
US6890803B2 (en) 2003-05-20 2005-05-10 Au Optronics Corp. Method for forming a thin film transistor of an organic light emitting display
KR20050068491A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 반도체층 형성 방법

Similar Documents

Publication Publication Date Title
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
JP5308019B2 (ja) 薄膜トランジスタ、及びその製造方法、並びに表示装置
US20100001346A1 (en) Treatment of Gate Dielectric for Making High Performance Metal Oxide and Metal Oxynitride Thin Film Transistors
JP2008124392A (ja) 半導体装置、その製造方法及び表示装置
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
US20040119072A1 (en) Method of forming a thin film transistor
KR100473997B1 (ko) 박막 트랜지스터 제조방법
KR100930362B1 (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
US6166400A (en) Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
JP3440291B2 (ja) 微結晶シリコン薄膜トランジスタ
KR100792315B1 (ko) 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP2013105873A (ja) 薄膜トランジスタ
KR100669499B1 (ko) 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
CN101271924A (zh) 薄膜晶体管以及使用该薄膜晶体管的有机el显示装置
KR100735194B1 (ko) 미세결정 실리콘막 형성방법
JPH04221854A (ja) 薄膜半導体装置
KR20050039023A (ko) 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
US20120217502A1 (en) Display device and manufacturing method of the same
KR0165579B1 (ko) 비정질 실리콘 박막트랜지스터 및 그 제조방법
JP2010267763A (ja) 薄膜半導体デバイス及びその製造方法
KR20030055403A (ko) 박막 트랜지스터 제조방법
KR20050066645A (ko) 금속유도결정화에 의한 액정표시소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12