JP2002124678A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2002124678A JP2002124678A JP2000313664A JP2000313664A JP2002124678A JP 2002124678 A JP2002124678 A JP 2002124678A JP 2000313664 A JP2000313664 A JP 2000313664A JP 2000313664 A JP2000313664 A JP 2000313664A JP 2002124678 A JP2002124678 A JP 2002124678A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 285
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 271
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 238000000034 method Methods 0.000 claims abstract description 103
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 44
- 230000003647 oxidation Effects 0.000 claims abstract description 41
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 17
- 239000012298 atmosphere Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims description 29
- 238000005137 deposition process Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 4
- 239000011521 glass Substances 0.000 abstract description 18
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 24
- 239000007789 gas Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 1
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 1
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低融点ガラス基板上に高品質の熱酸化膜を形
成しながらも、ガラス基板の熱収縮を抑えることが可能
な薄膜トランジスタの製造方法を提供する。 【解決手段】 半導体薄膜５と、酸化膜３と、ゲート電
極とを含む積層構造を有する薄膜トランジスタを製造す
るために、絶縁性の基板０に非単結晶性のシリコンから
なる半導体薄膜５を形成する半導体薄膜形成工程と、半
導体薄膜５を島状にパタニングして薄膜トランジスタの
素子領域を形成する素子領域形成工程と、素子領域形成
工程の前又は後で、半導体薄膜５の上にゲート酸化膜３
を形成する酸化膜形成工程とを行う。ここで、酸化膜形
成工程は、半導体薄膜５の上にシリコンの酸化物を堆積
する堆積処理と、酸化能力が有る気体を含む加圧雰囲気
下で半導体薄膜５を熱酸化してシリコンの酸化膜を生成
する熱酸化処理とを組み合わせて行い、加熱時間を短縮
する。
成しながらも、ガラス基板の熱収縮を抑えることが可能
な薄膜トランジスタの製造方法を提供する。 【解決手段】 半導体薄膜５と、酸化膜３と、ゲート電
極とを含む積層構造を有する薄膜トランジスタを製造す
るために、絶縁性の基板０に非単結晶性のシリコンから
なる半導体薄膜５を形成する半導体薄膜形成工程と、半
導体薄膜５を島状にパタニングして薄膜トランジスタの
素子領域を形成する素子領域形成工程と、素子領域形成
工程の前又は後で、半導体薄膜５の上にゲート酸化膜３
を形成する酸化膜形成工程とを行う。ここで、酸化膜形
成工程は、半導体薄膜５の上にシリコンの酸化物を堆積
する堆積処理と、酸化能力が有る気体を含む加圧雰囲気
下で半導体薄膜５を熱酸化してシリコンの酸化膜を生成
する熱酸化処理とを組み合わせて行い、加熱時間を短縮
する。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ、
特にアクティブマトリクス型の液晶表示装置や、有機エ
レクトロルミネッセンス表示装置等に用いられる多結晶
シリコン薄膜トランジスタの製造方法に関する。
特にアクティブマトリクス型の液晶表示装置や、有機エ
レクトロルミネッセンス表示装置等に用いられる多結晶
シリコン薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】液晶ディスプレイや有機エレクトロルミ
ネッセンスディスプレイの駆動用素子として開発されて
いる薄膜トランジスタ（ＴＦＴ）の内、多結晶シリコン
を用いたＴＦＴは、同一基板上に画素アレイと周辺の駆
動回路を一体的に形成できること、又高機能な回路をパ
ネルに内蔵することにより所謂システム−オン−パネル
化が可能になることなどの理由から、注目を集めてい
る。ところで、多結晶シリコン薄膜トランジスタの低コ
スト化を図る為、製造プロセス上コストの安い低融点ガ
ラス基板を用いることが必須であり、プロセス温度が７
００℃以下の、所謂低温プロセスの開発が行なわれてき
た。
ネッセンスディスプレイの駆動用素子として開発されて
いる薄膜トランジスタ（ＴＦＴ）の内、多結晶シリコン
を用いたＴＦＴは、同一基板上に画素アレイと周辺の駆
動回路を一体的に形成できること、又高機能な回路をパ
ネルに内蔵することにより所謂システム−オン−パネル
化が可能になることなどの理由から、注目を集めてい
る。ところで、多結晶シリコン薄膜トランジスタの低コ
スト化を図る為、製造プロセス上コストの安い低融点ガ
ラス基板を用いることが必須であり、プロセス温度が７
００℃以下の、所謂低温プロセスの開発が行なわれてき
た。
【０００３】
【発明が解決しようとする課題】一般に、薄膜トランジ
スタは、半導体薄膜と、酸化膜と、ゲート電極とを含む
積層構造を有する。薄膜トランジスタを製造する為に、
半導体薄膜形成工程と、素子領域形成工程と、酸化膜形
成工程とを行なう。半導体薄膜形成工程では、絶縁性の
基板に非単結晶性のシリコンからなる半導体薄膜を形成
する。素子領域形成工程では、半導体薄膜を島状にパタ
ニングして薄膜トランジスタの素子領域を形成する。酸
化膜形成工程では、素子領域形成工程の前又は後で、半
導体薄膜の上にゲート絶縁膜となる酸化膜を形成する。
ここで、酸化膜としては、シリコンの熱酸化膜が、ＭＯ
Ｓトランジスタにおいて理想的なＳｉ／ＳｉＯ2 界面を
形成できることが知られている。しかしながら、従来熱
酸化膜を形成する為には、１０００℃以上のプロセス温
度が必要であった。係る高温プロセスによる熱酸化膜形
成工程は、７００℃以下のプロセス温度が要求される低
温ポリシリコンプロセスで採用することができない。こ
れに対処する為、特開平１１−３５４５１５号公報、特
開平１１−１２６７５０号公報、特開平１１−３３０４
７６号公報、特開平１１−３３０４７７号公報などに、
２Ｍｐａ程度の高圧の酸化性雰囲気中で、６００℃程度
というガラス基板の耐熱限界内でシリコン薄膜上に熱酸
化膜を形成する方法が開示されている。しかしながら、
この方法は酸化レートが比較的低い為、所定の膜厚の酸
化膜を形成する為に２時間以上を要している。ガラス基
板の耐熱限界内である６００℃程度であっても、１時間
を超える長時間のアニールは、ガラス基板の収縮率が大
きくなり、熱酸化膜形成の為の高圧アニール工程後微細
パタンの形成に支障を来すという課題があった。
スタは、半導体薄膜と、酸化膜と、ゲート電極とを含む
積層構造を有する。薄膜トランジスタを製造する為に、
半導体薄膜形成工程と、素子領域形成工程と、酸化膜形
成工程とを行なう。半導体薄膜形成工程では、絶縁性の
基板に非単結晶性のシリコンからなる半導体薄膜を形成
する。素子領域形成工程では、半導体薄膜を島状にパタ
ニングして薄膜トランジスタの素子領域を形成する。酸
化膜形成工程では、素子領域形成工程の前又は後で、半
導体薄膜の上にゲート絶縁膜となる酸化膜を形成する。
ここで、酸化膜としては、シリコンの熱酸化膜が、ＭＯ
Ｓトランジスタにおいて理想的なＳｉ／ＳｉＯ2 界面を
形成できることが知られている。しかしながら、従来熱
酸化膜を形成する為には、１０００℃以上のプロセス温
度が必要であった。係る高温プロセスによる熱酸化膜形
成工程は、７００℃以下のプロセス温度が要求される低
温ポリシリコンプロセスで採用することができない。こ
れに対処する為、特開平１１−３５４５１５号公報、特
開平１１−１２６７５０号公報、特開平１１−３３０４
７６号公報、特開平１１−３３０４７７号公報などに、
２Ｍｐａ程度の高圧の酸化性雰囲気中で、６００℃程度
というガラス基板の耐熱限界内でシリコン薄膜上に熱酸
化膜を形成する方法が開示されている。しかしながら、
この方法は酸化レートが比較的低い為、所定の膜厚の酸
化膜を形成する為に２時間以上を要している。ガラス基
板の耐熱限界内である６００℃程度であっても、１時間
を超える長時間のアニールは、ガラス基板の収縮率が大
きくなり、熱酸化膜形成の為の高圧アニール工程後微細
パタンの形成に支障を来すという課題があった。
【０００４】
【課題を解決するための手段】本発明は以上の課題を解
決するもので、その目的は低融点ガラス基板上に高品質
の酸化膜を形成しながらも、ガラス基板の収縮を抑える
ことが可能な薄膜トランジスタの製造方法を提供し、以
て薄膜トランジスタ（ＴＦＴ）の大幅な高性能化を実現
することにある。係る目的を達成する為に以下の手段を
講じた。即ち、本発明は、半導体薄膜と、酸化膜と、ゲ
ート電極とを含む積層構造を有する薄膜トランジスタを
製造するために、絶縁性の基板に非単結晶性のシリコン
からなる半導体薄膜を形成する半導体薄膜形成工程と、
該半導体薄膜を島状にパタニングして薄膜トランジスタ
の素子領域を形成する素子領域形成工程と、素子領域形
成工程の前又は後で、該半導体薄膜の上に酸化膜を形成
する酸化膜形成工程とを行う薄膜トランジスタの製造方
法において、前記酸化膜形成工程は、該半導体薄膜の上
にシリコンの酸化物を堆積する堆積処理と、酸化能力が
有る気体を含む加圧雰囲気下で該半導体薄膜を熱酸化し
てシリコンの酸化膜を生成する熱酸化処理とを組み合わ
せて行うことを特徴とする。
決するもので、その目的は低融点ガラス基板上に高品質
の酸化膜を形成しながらも、ガラス基板の収縮を抑える
ことが可能な薄膜トランジスタの製造方法を提供し、以
て薄膜トランジスタ（ＴＦＴ）の大幅な高性能化を実現
することにある。係る目的を達成する為に以下の手段を
講じた。即ち、本発明は、半導体薄膜と、酸化膜と、ゲ
ート電極とを含む積層構造を有する薄膜トランジスタを
製造するために、絶縁性の基板に非単結晶性のシリコン
からなる半導体薄膜を形成する半導体薄膜形成工程と、
該半導体薄膜を島状にパタニングして薄膜トランジスタ
の素子領域を形成する素子領域形成工程と、素子領域形
成工程の前又は後で、該半導体薄膜の上に酸化膜を形成
する酸化膜形成工程とを行う薄膜トランジスタの製造方
法において、前記酸化膜形成工程は、該半導体薄膜の上
にシリコンの酸化物を堆積する堆積処理と、酸化能力が
有る気体を含む加圧雰囲気下で該半導体薄膜を熱酸化し
てシリコンの酸化膜を生成する熱酸化処理とを組み合わ
せて行うことを特徴とする。
【０００５】好ましくは、前記酸化膜形成工程は、先に
該熱酸化処理を行って後に堆積されるシリコンの酸化物
より緻密な酸化膜を生成し、続いて該堆積処理を行って
該緻密な酸化膜の上に該シリコンの酸化物を堆積する。
或いは、前記酸化膜形成工程は、先に堆積処理を行って
シリコンの酸化物を堆積し、続いて熱酸化処理を行って
該シリコンの酸化物と該半導体薄膜との界面に酸化膜を
生成すると共に該堆積されたシリコンの酸化物を緻密化
する。又、前記素子領域形成工程は、該半導体薄膜の表
面に犠牲膜を形成した後、該犠牲膜ごと該半導体薄膜を
島状にパタニングして薄膜トランジスタの素子領域を形
成し、前記酸化膜形成工程は、パタニングされた素子領
域から犠牲膜を除去して露出した該半導体薄膜の上に酸
化膜を形成する。又、前記素子領域形成工程の後前記酸
化膜形成工程を行って該半導体薄膜の表面に形成した該
酸化膜をゲート絶縁膜として、その上にゲート電極を形
成するゲート電極形成工程を含む。又、該絶縁性の基板
に予めゲート電極を形成するゲート電極形成工程を含む
と共に、前記半導体薄膜形成工程は、該ゲート電極の上
にゲート絶縁膜を介して該半導体薄膜を形成し、前記酸
化膜形成工程は、該半導体薄膜の上に該酸化膜を形成
し、前記素子領域形成工程は、該酸化膜と共に該半導体
薄膜を島状にパタニングして薄膜トランジスタの素子領
域を形成する。又、前記半導体薄膜形成工程は、該絶縁
性の基板に非晶質性のシリコンからなる半導体薄膜を成
膜した後、エネルギービームを照射して非晶質性のシリ
コンを非単結晶性の一種である多結晶性のシリコンに転
換する。
該熱酸化処理を行って後に堆積されるシリコンの酸化物
より緻密な酸化膜を生成し、続いて該堆積処理を行って
該緻密な酸化膜の上に該シリコンの酸化物を堆積する。
或いは、前記酸化膜形成工程は、先に堆積処理を行って
シリコンの酸化物を堆積し、続いて熱酸化処理を行って
該シリコンの酸化物と該半導体薄膜との界面に酸化膜を
生成すると共に該堆積されたシリコンの酸化物を緻密化
する。又、前記素子領域形成工程は、該半導体薄膜の表
面に犠牲膜を形成した後、該犠牲膜ごと該半導体薄膜を
島状にパタニングして薄膜トランジスタの素子領域を形
成し、前記酸化膜形成工程は、パタニングされた素子領
域から犠牲膜を除去して露出した該半導体薄膜の上に酸
化膜を形成する。又、前記素子領域形成工程の後前記酸
化膜形成工程を行って該半導体薄膜の表面に形成した該
酸化膜をゲート絶縁膜として、その上にゲート電極を形
成するゲート電極形成工程を含む。又、該絶縁性の基板
に予めゲート電極を形成するゲート電極形成工程を含む
と共に、前記半導体薄膜形成工程は、該ゲート電極の上
にゲート絶縁膜を介して該半導体薄膜を形成し、前記酸
化膜形成工程は、該半導体薄膜の上に該酸化膜を形成
し、前記素子領域形成工程は、該酸化膜と共に該半導体
薄膜を島状にパタニングして薄膜トランジスタの素子領
域を形成する。又、前記半導体薄膜形成工程は、該絶縁
性の基板に非晶質性のシリコンからなる半導体薄膜を成
膜した後、エネルギービームを照射して非晶質性のシリ
コンを非単結晶性の一種である多結晶性のシリコンに転
換する。
【０００６】シリコン薄膜を高圧水蒸気で酸化した時の
酸化レートは、温度と圧力に依存するが、例えば６００
℃、２Ｍｐａの水蒸気中で、多結晶シリコン薄膜を酸化
した場合、熱酸化膜は２０〜４０ｎｍ／ｈの成長速度で
形成できる。従って、一般的にＴＦＴのゲート絶縁膜と
して用いられる膜厚の５０ｎｍをこの熱酸化膜だけで形
成すると、１００〜２００分のアニール時間が必要にな
る。６００℃程度であっても、これだけ時間を掛けてア
ニールすると、通常多結晶シリコン薄膜トランジスタの
製造プロセスで用いられるガラス基板では、基板収縮率
が１００ｐｐｍ以上となり、アニール後の微細パタンの
アライメント（位置合わせ）ができなくなる。アニール
温度を低くすると基板収縮は抑えられるものの、酸化レ
ートが減少するので酸化プロセスに要する時間が大幅に
長くなり、スループットの減少を招き現実的ではない。
そこで本発明では、例えば島状に分離した非単結晶シリ
コンからなる素子領域上に、プラズマＣＶＤなどの方法
で酸化膜を成膜し、その後成膜した酸化膜の上から非単
結晶シリコンからなる素子領域を高圧水蒸気でアニール
することにより、成膜した酸化膜とシリコン素子領域と
の間の界面に熱酸化膜を形成するとともに、先に成膜し
た酸化膜の緻密化も図っている。酸化膜の緻密化を主た
る目的とした場合には、水蒸気アニールは２００〜５９
０℃１時間〜２時間程度でよいので、ガラス基板の収縮
も許容範囲に入る。又同時に、プラズマＣＶＤなどで堆
積した酸化膜とシリコン素子領域との界面に極薄くでは
あるが熱酸化膜を導入できるので、Ｓｉ／ＳｉＯ2 界面
における欠陥も減少できるという利点がある。尚、逆に
非単結晶シリコンからなる素子領域の上を比較的低温且
つ短時間の高圧水蒸気アニールで薄く熱酸化した後、そ
の上にＣＶＤ法などの手段でシリコン酸化膜を堆積させ
てもよい。これによっても、Ｓｉ／ＳｉＯ2 界面の欠陥
を低減しつつ、ゲート絶縁膜に必要な膜厚を短縮化され
た成膜レートで作り込むことが可能である。
酸化レートは、温度と圧力に依存するが、例えば６００
℃、２Ｍｐａの水蒸気中で、多結晶シリコン薄膜を酸化
した場合、熱酸化膜は２０〜４０ｎｍ／ｈの成長速度で
形成できる。従って、一般的にＴＦＴのゲート絶縁膜と
して用いられる膜厚の５０ｎｍをこの熱酸化膜だけで形
成すると、１００〜２００分のアニール時間が必要にな
る。６００℃程度であっても、これだけ時間を掛けてア
ニールすると、通常多結晶シリコン薄膜トランジスタの
製造プロセスで用いられるガラス基板では、基板収縮率
が１００ｐｐｍ以上となり、アニール後の微細パタンの
アライメント（位置合わせ）ができなくなる。アニール
温度を低くすると基板収縮は抑えられるものの、酸化レ
ートが減少するので酸化プロセスに要する時間が大幅に
長くなり、スループットの減少を招き現実的ではない。
そこで本発明では、例えば島状に分離した非単結晶シリ
コンからなる素子領域上に、プラズマＣＶＤなどの方法
で酸化膜を成膜し、その後成膜した酸化膜の上から非単
結晶シリコンからなる素子領域を高圧水蒸気でアニール
することにより、成膜した酸化膜とシリコン素子領域と
の間の界面に熱酸化膜を形成するとともに、先に成膜し
た酸化膜の緻密化も図っている。酸化膜の緻密化を主た
る目的とした場合には、水蒸気アニールは２００〜５９
０℃１時間〜２時間程度でよいので、ガラス基板の収縮
も許容範囲に入る。又同時に、プラズマＣＶＤなどで堆
積した酸化膜とシリコン素子領域との界面に極薄くでは
あるが熱酸化膜を導入できるので、Ｓｉ／ＳｉＯ2 界面
における欠陥も減少できるという利点がある。尚、逆に
非単結晶シリコンからなる素子領域の上を比較的低温且
つ短時間の高圧水蒸気アニールで薄く熱酸化した後、そ
の上にＣＶＤ法などの手段でシリコン酸化膜を堆積させ
てもよい。これによっても、Ｓｉ／ＳｉＯ2 界面の欠陥
を低減しつつ、ゲート絶縁膜に必要な膜厚を短縮化され
た成膜レートで作り込むことが可能である。
【０００７】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１〜図３は、本発明に係る
薄膜トランジスタ製造方法の第一実施形態の一例を示す
工程図である。この実施形態では、トップゲート構造の
薄膜トランジスタをガラスなどからなる絶縁基板上に形
成している。本実施形態はアクティブマトリクス型表示
装置の駆動基板に用いられるものであり、絶縁基板上に
は画素スイッチング用の薄膜トランジスタと、周辺回路
を構成する薄膜トランジスタを形成している。画素スイ
ッチング用の薄膜トランジスタはｎチャネル型の薄膜ト
ランジスタであり、周辺回路用の薄膜トランジスタはＣ
ＭＯＳとし、ｎチャネル型及びｐチャネル型の薄膜トラ
ンジスタを含んでいる。
の形態を詳細に説明する。図１〜図３は、本発明に係る
薄膜トランジスタ製造方法の第一実施形態の一例を示す
工程図である。この実施形態では、トップゲート構造の
薄膜トランジスタをガラスなどからなる絶縁基板上に形
成している。本実施形態はアクティブマトリクス型表示
装置の駆動基板に用いられるものであり、絶縁基板上に
は画素スイッチング用の薄膜トランジスタと、周辺回路
を構成する薄膜トランジスタを形成している。画素スイ
ッチング用の薄膜トランジスタはｎチャネル型の薄膜ト
ランジスタであり、周辺回路用の薄膜トランジスタはＣ
ＭＯＳとし、ｎチャネル型及びｐチャネル型の薄膜トラ
ンジスタを含んでいる。
【０００８】まず図１の（ａ）に示す様に、ガラスなど
からなる絶縁基板０上に、窒化シリコンからなるバッフ
ァ層６ａ及び酸化シリコンからなるバッファ層６ｂを順
に成膜する。各バッファ層の膜厚は約１００〜４００ｎ
ｍである。続いて、バッファ層６ｂの上に非晶質シリコ
ンからなる半導体薄膜５を約６０〜１６０ｎｍの厚みで
成膜する。以上の成膜は、プラズマＣＶＤ法やＬＰＣＶ
Ｄ法などを用いて連続的に行なうことができる。尚、絶
縁基板０は、ガラス材として例えば旭硝子社製のＡＮ６
３５やＡＮ１００を用いることができる。ＡＮ６３５の
歪点は６３５℃である。ＡＮ１００の歪点は６７０℃で
ある。あるいは、コーニング社製のＣｏｄｅ１７３７を
用いることができる。このガラス材料の歪点は６６７℃
である。バッファ層６ｂを構成するＳｉＯ2 膜は、無機
系のシランガス（ＳｉＨ4 、Ｓｉ 2 Ｈ6 など）とＯ２、
Ｎ２Ｏガス等を分解して成膜することが好ましい。又は
ＴＥＯＳ等の有機系シランガスとＯ２、Ｎ２Ｏとを分解
して生成しても良い。あるいは、スパッタ法や蒸着法に
よってＳｉＯ2 を形成してもよい。ここで、非晶質シリ
コンからなる半導体薄膜５の成膜にプラズマＣＶＤ法を
用いた場合は、膜中の水素を脱離する為に、窒素雰囲気
中で４００℃〜４５０℃１時間程度のアニールを行な
う。
からなる絶縁基板０上に、窒化シリコンからなるバッフ
ァ層６ａ及び酸化シリコンからなるバッファ層６ｂを順
に成膜する。各バッファ層の膜厚は約１００〜４００ｎ
ｍである。続いて、バッファ層６ｂの上に非晶質シリコ
ンからなる半導体薄膜５を約６０〜１６０ｎｍの厚みで
成膜する。以上の成膜は、プラズマＣＶＤ法やＬＰＣＶ
Ｄ法などを用いて連続的に行なうことができる。尚、絶
縁基板０は、ガラス材として例えば旭硝子社製のＡＮ６
３５やＡＮ１００を用いることができる。ＡＮ６３５の
歪点は６３５℃である。ＡＮ１００の歪点は６７０℃で
ある。あるいは、コーニング社製のＣｏｄｅ１７３７を
用いることができる。このガラス材料の歪点は６６７℃
である。バッファ層６ｂを構成するＳｉＯ2 膜は、無機
系のシランガス（ＳｉＨ4 、Ｓｉ 2 Ｈ6 など）とＯ２、
Ｎ２Ｏガス等を分解して成膜することが好ましい。又は
ＴＥＯＳ等の有機系シランガスとＯ２、Ｎ２Ｏとを分解
して生成しても良い。あるいは、スパッタ法や蒸着法に
よってＳｉＯ2 を形成してもよい。ここで、非晶質シリ
コンからなる半導体薄膜５の成膜にプラズマＣＶＤ法を
用いた場合は、膜中の水素を脱離する為に、窒素雰囲気
中で４００℃〜４５０℃１時間程度のアニールを行な
う。
【０００９】次に（ｂ）に示す様に、波長２００〜４０
０ｎｍのエキシマレーザ光を照射して、半導体薄膜５の
非晶質シリコンを多結晶シリコンに転換する。所謂、エ
キシマレーザアニール（ＥＬＡ）は、レーザ光をパルス
状に半導体薄膜５に照射して加熱溶融し、冷却過程で再
結晶化を図るものであり、従来の固相成長に比べスルー
プットよく半導体薄膜５を結晶化できる。
０ｎｍのエキシマレーザ光を照射して、半導体薄膜５の
非晶質シリコンを多結晶シリコンに転換する。所謂、エ
キシマレーザアニール（ＥＬＡ）は、レーザ光をパルス
状に半導体薄膜５に照射して加熱溶融し、冷却過程で再
結晶化を図るものであり、従来の固相成長に比べスルー
プットよく半導体薄膜５を結晶化できる。
【００１０】続いて（ｃ）に示す様に、多結晶シリコン
からなる半導体薄膜５をエッチングして島状にパタニン
グする。この例では、図の左半分に、周辺回路用の薄膜
トランジスタを形成する領域を二個作り、右半分に画素
スイッチング用の薄膜トランジスタを形成する領域を一
個作ってある。
からなる半導体薄膜５をエッチングして島状にパタニン
グする。この例では、図の左半分に、周辺回路用の薄膜
トランジスタを形成する領域を二個作り、右半分に画素
スイッチング用の薄膜トランジスタを形成する領域を一
個作ってある。
【００１１】ここで（ｄ）に示す様に、プラズマＣＶＤ
法、減圧ＣＶＤ法、常圧ＣＶＤ法、スパッタ法などで、
酸化シリコンを例えば膜厚２０〜２００ｎｍで堆積す
る。続いて、多結晶シリコンからなる半導体薄膜５とＣ
ＶＤ等で堆積された酸化シリコンを、高圧の水蒸気でア
ニールし酸化シリコンを緻密化してゲート酸化膜３とす
る。アニール温度は、例えば２００〜５９０℃で、圧力
は例えば１〜２Ｍｐａ、処理時間は例えば１時間であ
る。ここで、必要ならば後工程で作成する薄膜トランジ
スタの閾電圧Ｖｔｈを制御する目的で、例えばＢ＋イオ
ンをドーズ量が０．１×１０12〜４×１０12／ｃｍ2 程
度でイオン注入する。この際の加速電圧は２０〜２００
ｋｅＶである。
法、減圧ＣＶＤ法、常圧ＣＶＤ法、スパッタ法などで、
酸化シリコンを例えば膜厚２０〜２００ｎｍで堆積す
る。続いて、多結晶シリコンからなる半導体薄膜５とＣ
ＶＤ等で堆積された酸化シリコンを、高圧の水蒸気でア
ニールし酸化シリコンを緻密化してゲート酸化膜３とす
る。アニール温度は、例えば２００〜５９０℃で、圧力
は例えば１〜２Ｍｐａ、処理時間は例えば１時間であ
る。ここで、必要ならば後工程で作成する薄膜トランジ
スタの閾電圧Ｖｔｈを制御する目的で、例えばＢ＋イオ
ンをドーズ量が０．１×１０12〜４×１０12／ｃｍ2 程
度でイオン注入する。この際の加速電圧は２０〜２００
ｋｅＶである。
【００１２】以上の様に本実施形態では、ＣＶＤやＰＶ
Ｄによる酸化シリコンの堆積と高圧水蒸気による酸化シ
リコンの生成を組み合わせて、効率よく高品質なゲート
酸化膜を形成している。高圧水蒸気による熱酸化（以下
ＨＰＡ）に比べＣＶＤは成膜レートが高い為、スループ
ットがよくなる。しかし、ＣＶＤで堆積した酸化シリコ
ンは欠陥を多く含んでいる。そこで、ＣＶＤの後ＨＰＡ
を行なうことで欠陥を修復し膜質を緻密化している。即
ち、シリコン酸化物中で未結合となっているシリコン原
子の結合手にＨＰＡで酸素原子を導入することで、緻密
化が可能になる。この時同時に、シリコン酸化膜と多結
晶シリコンとの界面がＨＰＡにより熱酸化され、界面状
態が良好になる。このＨＰＡは主としてＣＶＤで堆積さ
れたシリコン酸化膜の緻密化を目的とする為、ガラス基
板を収縮しない程度の温度で高圧水蒸気アニールを行な
うことができる。
Ｄによる酸化シリコンの堆積と高圧水蒸気による酸化シ
リコンの生成を組み合わせて、効率よく高品質なゲート
酸化膜を形成している。高圧水蒸気による熱酸化（以下
ＨＰＡ）に比べＣＶＤは成膜レートが高い為、スループ
ットがよくなる。しかし、ＣＶＤで堆積した酸化シリコ
ンは欠陥を多く含んでいる。そこで、ＣＶＤの後ＨＰＡ
を行なうことで欠陥を修復し膜質を緻密化している。即
ち、シリコン酸化物中で未結合となっているシリコン原
子の結合手にＨＰＡで酸素原子を導入することで、緻密
化が可能になる。この時同時に、シリコン酸化膜と多結
晶シリコンとの界面がＨＰＡにより熱酸化され、界面状
態が良好になる。このＨＰＡは主としてＣＶＤで堆積さ
れたシリコン酸化膜の緻密化を目的とする為、ガラス基
板を収縮しない程度の温度で高圧水蒸気アニールを行な
うことができる。
【００１３】次いで図２の（ｅ）に示す様に、ゲート酸
化膜３の上に、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ドープト
多結晶シリコンなど、あるいはこれらの合金を２００〜
８００ｎｍ成膜し、パタニングしてゲート電極１を作成
する。次いで、Ｐ＋イオンを、質量分離イオン注入法で
半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤ
Ｄイオン注入を行なう。ドーズ量は４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０〜９０ｋｅＶ程度であ
る。ＬＤＤイオン注入の結果、ゲート電極１の下方には
チャネル領域ｃｈが残され、その他の部分はＬＤＤイオ
ン注入の対象となっている。
化膜３の上に、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ドープト
多結晶シリコンなど、あるいはこれらの合金を２００〜
８００ｎｍ成膜し、パタニングしてゲート電極１を作成
する。次いで、Ｐ＋イオンを、質量分離イオン注入法で
半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤ
Ｄイオン注入を行なう。ドーズ量は４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０〜９０ｋｅＶ程度であ
る。ＬＤＤイオン注入の結果、ゲート電極１の下方には
チャネル領域ｃｈが残され、その他の部分はＬＤＤイオ
ン注入の対象となっている。
【００１４】続いて（ｆ）に示す様に、ＬＤＤイオン注
入後、ｎチャネル型の薄膜トランジスタを形成する為の
レジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形
成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオ
ンシャワードーピング装置で、半導体薄膜５に注入す
る。ドーズ量は１×１０1４〜１×１０15／ｃｍ2 程度
であり、加速電圧は６０〜９０ｋｅＶ程度である。これ
により、ｎチャネル型の薄膜トランジスタのソース領域
Ｓ及びドレイン領域Ｄを形成する。尚、ソース領域Ｓと
チャネル領域ｃｈとの間及びドレイン領域Ｄとチャネル
領域ｃｈとの間にはＬＤＤ領域が残される。
入後、ｎチャネル型の薄膜トランジスタを形成する為の
レジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形
成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオ
ンシャワードーピング装置で、半導体薄膜５に注入す
る。ドーズ量は１×１０1４〜１×１０15／ｃｍ2 程度
であり、加速電圧は６０〜９０ｋｅＶ程度である。これ
により、ｎチャネル型の薄膜トランジスタのソース領域
Ｓ及びドレイン領域Ｄを形成する。尚、ソース領域Ｓと
チャネル領域ｃｈとの間及びドレイン領域Ｄとチャネル
領域ｃｈとの間にはＬＤＤ領域が残される。
【００１５】次に（ｇ）に示す様に、ＣＭＯＳ回路を形
成する為、ｐチャネル型の薄膜トランジスタ用のレジス
トＲＳＴ５を形成し、ドーズ量１〜５×１０15／ｃｍ
2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた
部分には、先の工程で回路用のｎチャネル型薄膜トラン
ジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブル
ゲート構造のＴＦＴが形成されている。
成する為、ｐチャネル型の薄膜トランジスタ用のレジス
トＲＳＴ５を形成し、ドーズ量１〜５×１０15／ｃｍ
2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた
部分には、先の工程で回路用のｎチャネル型薄膜トラン
ジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブル
ゲート構造のＴＦＴが形成されている。
【００１６】この後図３の（ｈ）に示す様に、ＳｉＯ2
を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。
ここで、半導体薄膜５に注入したドーパントの活性処理
となる。活性化は、レーザアニール、ランプアニール、
炉アニールの何れを用いてもよい。活性化アニール処理
後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パ
シベーション膜８とする。ここで、窒素雰囲気中３５０
〜４００℃の温度で水素化アニールを１時間施し、半導
体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−
ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。
を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。
ここで、半導体薄膜５に注入したドーパントの活性処理
となる。活性化は、レーザアニール、ランプアニール、
炉アニールの何れを用いてもよい。活性化アニール処理
後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パ
シベーション膜８とする。ここで、窒素雰囲気中３５０
〜４００℃の温度で水素化アニールを１時間施し、半導
体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−
ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。
【００１７】最後に（ｉ）に示す様に、層間絶縁膜７及
びパシベーション膜８にコンタクトホールを開口し、Ａ
ｌ−Ｓｉなどの金属をスパッタした後パタニングして配
線電極９に加工する。次いで、アクリル系の有機樹脂を
約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０
にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなど
の透明導電膜をスパッタで成膜し、パタニングして画素
電極１１に加工する。この透明導電膜を約２２０℃で窒
素雰囲気中３０分間アニールし、アクティブマトリクス
型の表示装置用基板の完成となる。
びパシベーション膜８にコンタクトホールを開口し、Ａ
ｌ−Ｓｉなどの金属をスパッタした後パタニングして配
線電極９に加工する。次いで、アクリル系の有機樹脂を
約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０
にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなど
の透明導電膜をスパッタで成膜し、パタニングして画素
電極１１に加工する。この透明導電膜を約２２０℃で窒
素雰囲気中３０分間アニールし、アクティブマトリクス
型の表示装置用基板の完成となる。
【００１８】図４は、図１の工程（ｄ）に用いる高圧水
蒸気酸化処理装置の概念図である。図示する様に、本装
置は気密にシールされた圧力容器５１と、この中に収納
された反応容器５２とを備えている。外側の圧力容器５
１は例えばステンレスチールで構成されており、内側の
反応容器５２は例えば石英ガラスで構成されている。反
応容器５２の内部は処理室５３となっている。処理室５
３は、ヒータ５４によって加熱される。圧力容器５１に
は昇圧ライン５５及び減圧ライン５６が接続されてい
る。又、処理室５３には、処理ガス供給ライン５７及び
処理ガス排気ライン５８とが接続されている。尚処理ガ
スは、水蒸気を主成分とする雰囲気又は窒素など不活性
な気体の雰囲気を生成するガスを意味する。前述した様
に、処理室５３は内壁が石英で構成された石英管（反応
容器５２）であり、半導体に金属の混入を防ぐ。反応容
器５２の周囲を囲む様に配されたヒータ５４は、処理室
５３内を３００〜７００℃に維持できる様になってい
る。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、
フローメータ、バルブＶを有し、バルブＶの開閉により
圧力容器５１内に空気を供給して、圧力容器を０．１〜
５Ｍｐａまで昇圧できる様になっている。減圧ライン５
６は、バルブＶの開閉により圧力容器５１内の空気を排
気し、圧力容器５１を減圧できる様になっている。処理
ガス供給ライン５７は、処理室５３内に処理ガスを放出
する為の下流部と、窒素供給ライン及び水供給ラインに
分枝している上流部とを備えている。下流部にはヒータ
５４が近接配置されており、処理ガスを予め処理室５３
内と同等の温度に加熱する。上流側の窒素供給ライン
は、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バル
ブＶを有し、バルブＶの開閉により処理室５３内に処理
ガスを供給し、処理室５３を所定の処理ガス雰囲気にす
るとともに、処理室５３を０．１〜５Ｍｐａまで昇圧で
きるようになっている。水供給ラインは、ポンプＰ、バ
ルブＶを有し、水源から水を汲み上げてバルブＶの開閉
により、ヒータ５４に水を供給し、そのヒータ５４で水
を蒸発させて処理室５３内に供給している。処理室５３
の中央には、基板ステージ５９が配されており、処理対
象となるガラス基板やシリコン基板などを搭載する。
蒸気酸化処理装置の概念図である。図示する様に、本装
置は気密にシールされた圧力容器５１と、この中に収納
された反応容器５２とを備えている。外側の圧力容器５
１は例えばステンレスチールで構成されており、内側の
反応容器５２は例えば石英ガラスで構成されている。反
応容器５２の内部は処理室５３となっている。処理室５
３は、ヒータ５４によって加熱される。圧力容器５１に
は昇圧ライン５５及び減圧ライン５６が接続されてい
る。又、処理室５３には、処理ガス供給ライン５７及び
処理ガス排気ライン５８とが接続されている。尚処理ガ
スは、水蒸気を主成分とする雰囲気又は窒素など不活性
な気体の雰囲気を生成するガスを意味する。前述した様
に、処理室５３は内壁が石英で構成された石英管（反応
容器５２）であり、半導体に金属の混入を防ぐ。反応容
器５２の周囲を囲む様に配されたヒータ５４は、処理室
５３内を３００〜７００℃に維持できる様になってい
る。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、
フローメータ、バルブＶを有し、バルブＶの開閉により
圧力容器５１内に空気を供給して、圧力容器を０．１〜
５Ｍｐａまで昇圧できる様になっている。減圧ライン５
６は、バルブＶの開閉により圧力容器５１内の空気を排
気し、圧力容器５１を減圧できる様になっている。処理
ガス供給ライン５７は、処理室５３内に処理ガスを放出
する為の下流部と、窒素供給ライン及び水供給ラインに
分枝している上流部とを備えている。下流部にはヒータ
５４が近接配置されており、処理ガスを予め処理室５３
内と同等の温度に加熱する。上流側の窒素供給ライン
は、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バル
ブＶを有し、バルブＶの開閉により処理室５３内に処理
ガスを供給し、処理室５３を所定の処理ガス雰囲気にす
るとともに、処理室５３を０．１〜５Ｍｐａまで昇圧で
きるようになっている。水供給ラインは、ポンプＰ、バ
ルブＶを有し、水源から水を汲み上げてバルブＶの開閉
により、ヒータ５４に水を供給し、そのヒータ５４で水
を蒸発させて処理室５３内に供給している。処理室５３
の中央には、基板ステージ５９が配されており、処理対
象となるガラス基板やシリコン基板などを搭載する。
【００１９】図５は、本発明に係る薄膜トランジスタの
製造方法の第二実施形態を示す工程図である。尚、第一
実施形態と対応する部分には対応する参照符号を付して
理解を容易にしている。まず（ａ）に示す様、絶縁基板
０上に、バッファ層としてＳｉＮx 膜６ａとＳｉＯ2 膜
６ｂを約１００〜２００ｎｍの厚みで堆積する。続い
て、非晶質シリコンからなる半導体薄膜５を約６０〜１
６０ｎｍの膜厚でプラズマＣＶＤ法又はＬＰＣＶＤ法で
成膜する。バッファ層のＳｉＯ2 膜６ｂは無機系シラン
ガス（ＳｉＨ4 など）を分解して成膜することが好まし
い。あるいは、スパッタ法や蒸着法などでＳｉＯ2 膜６
ｂを成膜してもよい。ここで、非晶質シリコンの成膜に
プラズマＣＶＤ法を用いた場合は、膜中の水素を脱離さ
せる為に、窒素雰囲気中で４００〜４５０℃、１時間程
度のアニールを行なう。
製造方法の第二実施形態を示す工程図である。尚、第一
実施形態と対応する部分には対応する参照符号を付して
理解を容易にしている。まず（ａ）に示す様、絶縁基板
０上に、バッファ層としてＳｉＮx 膜６ａとＳｉＯ2 膜
６ｂを約１００〜２００ｎｍの厚みで堆積する。続い
て、非晶質シリコンからなる半導体薄膜５を約６０〜１
６０ｎｍの膜厚でプラズマＣＶＤ法又はＬＰＣＶＤ法で
成膜する。バッファ層のＳｉＯ2 膜６ｂは無機系シラン
ガス（ＳｉＨ4 など）を分解して成膜することが好まし
い。あるいは、スパッタ法や蒸着法などでＳｉＯ2 膜６
ｂを成膜してもよい。ここで、非晶質シリコンの成膜に
プラズマＣＶＤ法を用いた場合は、膜中の水素を脱離さ
せる為に、窒素雰囲気中で４００〜４５０℃、１時間程
度のアニールを行なう。
【００２０】この後（ｂ）に示す様に、波長２００〜４
００ｎｍのエキシマレーザ光を照射し、非晶質シリコン
を多結晶シリコンに転換する。
００ｎｍのエキシマレーザ光を照射し、非晶質シリコン
を多結晶シリコンに転換する。
【００２１】次いで（ｃ）に示す様に、結晶化された半
導体薄膜５をエッチングで島状にパタニングする。ここ
で、多結晶シリコンからなる半導体薄膜５の表面を高圧
の水蒸気でアニールし、シリコンの酸化物からなる熱酸
化膜３ａを形成する。アニール温度は例えば４００〜５
５０℃で、圧力は例えば２Ｍｐａ、時間は例えば１時間
である。この熱酸化工程で、多結晶シリコンからなる半
導体薄膜５の上に熱酸化膜３ａが約３〜１０ｎｍ形成さ
れる。
導体薄膜５をエッチングで島状にパタニングする。ここ
で、多結晶シリコンからなる半導体薄膜５の表面を高圧
の水蒸気でアニールし、シリコンの酸化物からなる熱酸
化膜３ａを形成する。アニール温度は例えば４００〜５
５０℃で、圧力は例えば２Ｍｐａ、時間は例えば１時間
である。この熱酸化工程で、多結晶シリコンからなる半
導体薄膜５の上に熱酸化膜３ａが約３〜１０ｎｍ形成さ
れる。
【００２２】続いて（ｄ）に示す様に、熱酸化膜３ａの
上に例えばプラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶ
Ｄ法、スパッタ法などで、酸化シリコンを膜厚２０〜２
００ｎｍ堆積する。これにより、ゲート酸化膜３が形成
される。ゲート酸化膜３と多結晶シリコンの界面には主
として熱酸化膜３ａが介在するので緻密化されており高
品質な界面状態となっている。その上に、耐圧を確保す
る為に必要な膜厚を得る為に、ＣＶＤ法などでシリコン
酸化膜をスループットよく成膜している。この様に、Ｃ
ＶＤとＨＰＡを組み合わせることにより、高いスループ
ットで高品質のゲート酸化膜を得ることができる。この
後は、第一実施形態と同様のプロセスにより、薄膜トラ
ンジスタの完成となる。
上に例えばプラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶ
Ｄ法、スパッタ法などで、酸化シリコンを膜厚２０〜２
００ｎｍ堆積する。これにより、ゲート酸化膜３が形成
される。ゲート酸化膜３と多結晶シリコンの界面には主
として熱酸化膜３ａが介在するので緻密化されており高
品質な界面状態となっている。その上に、耐圧を確保す
る為に必要な膜厚を得る為に、ＣＶＤ法などでシリコン
酸化膜をスループットよく成膜している。この様に、Ｃ
ＶＤとＨＰＡを組み合わせることにより、高いスループ
ットで高品質のゲート酸化膜を得ることができる。この
後は、第一実施形態と同様のプロセスにより、薄膜トラ
ンジスタの完成となる。
【００２３】図６は、本発明に係る薄膜トランジスタの
製造方法の第三実施形態を示す工程図である。第一実施
形態及び第二実施形態と対応する部分には対応する参照
番号を付して理解を容易にしている。まず（ａ）に示す
様に、ガラスなどからなる絶縁基板０の上にバッファ層
としてＳｉＮx 膜６ａ及びＳｉＯ2 膜６ｂを約１００〜
２００ｎｍ成膜する。続いて、非晶質シリコンからなる
半導体薄膜５を約６０〜１６０ｎｍの膜厚でプラズマＣ
ＶＤ法あるいはＬＰＣＶＤ法により成膜する。ここで、
非晶質シリコンの成膜にプラズマＣＶＤ法を用いた場合
は、膜中の水素を脱離させる為に窒素雰囲気中で４００
〜４５０℃、１時間程度のアニールを行なう。
製造方法の第三実施形態を示す工程図である。第一実施
形態及び第二実施形態と対応する部分には対応する参照
番号を付して理解を容易にしている。まず（ａ）に示す
様に、ガラスなどからなる絶縁基板０の上にバッファ層
としてＳｉＮx 膜６ａ及びＳｉＯ2 膜６ｂを約１００〜
２００ｎｍ成膜する。続いて、非晶質シリコンからなる
半導体薄膜５を約６０〜１６０ｎｍの膜厚でプラズマＣ
ＶＤ法あるいはＬＰＣＶＤ法により成膜する。ここで、
非晶質シリコンの成膜にプラズマＣＶＤ法を用いた場合
は、膜中の水素を脱離させる為に窒素雰囲気中で４００
〜４５０℃、１時間程度のアニールを行なう。
【００２４】この後（ｂ）に示す様に、波長２００〜４
００ｎｍのエキシマレーザ光を照射して半導体薄膜５を
構成する非晶質シリコンを多結晶シリコンに転換する。
次いで、多結晶シリコンの表面に、例えばプラズマＣＶ
Ｄ法、減圧ＣＶＤ法、常圧ＣＶＤ法、スパッタ法など
で、酸化シリコンからなる犠牲膜５ａを約５〜２０ｎｍ
成膜する。
００ｎｍのエキシマレーザ光を照射して半導体薄膜５を
構成する非晶質シリコンを多結晶シリコンに転換する。
次いで、多結晶シリコンの表面に、例えばプラズマＣＶ
Ｄ法、減圧ＣＶＤ法、常圧ＣＶＤ法、スパッタ法など
で、酸化シリコンからなる犠牲膜５ａを約５〜２０ｎｍ
成膜する。
【００２５】続いて（ｃ）に示す様に、犠牲膜５ａ越し
に多結晶シリコンからなる半導体薄膜５をエッチング
し、薄膜トランジスタの素子領域の形状に合わせて島状
にパタニングする。パタニング後、島状の半導体薄膜５
の上に残された犠牲膜５ａを例えばフッ酸などによりエ
ッチングして除去する。これにより、半導体薄膜５のエ
ッチングに用いたレジストに含まれている不純物が、半
導体薄膜５中に侵入するのを防ぐことができる。
に多結晶シリコンからなる半導体薄膜５をエッチング
し、薄膜トランジスタの素子領域の形状に合わせて島状
にパタニングする。パタニング後、島状の半導体薄膜５
の上に残された犠牲膜５ａを例えばフッ酸などによりエ
ッチングして除去する。これにより、半導体薄膜５のエ
ッチングに用いたレジストに含まれている不純物が、半
導体薄膜５中に侵入するのを防ぐことができる。
【００２６】次いで（ｄ）に示す様に、清浄な表面が露
出した半導体薄膜５の上に、第一実施形態又は第二実施
形態と同様の手法によりゲート酸化膜３を形成する。例
えば、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ
法、スパッタ法などで、シリコン酸化膜を２０〜２００
ｎｍ成膜する。続いて多結晶シリコンと酸化シリコンを
高圧の水蒸気でアニールし、酸化シリコン薄膜を緻密化
する。アニール温度は例えば５５０℃で、圧力は例えば
２Ｍｐａ、処理時間は例えば１時間である。あるいは、
高圧の水蒸気アニールを多結晶シリコンからなる半導体
薄膜５のエッチング後に行なって８ｎｍ程度の熱酸化膜
を形成し、その上にシリコン酸化膜をＣＶＤなどで成膜
してもよい。以下、第一実施形態と同様のプロセスによ
り薄膜トランジスタの完成となる。
出した半導体薄膜５の上に、第一実施形態又は第二実施
形態と同様の手法によりゲート酸化膜３を形成する。例
えば、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ
法、スパッタ法などで、シリコン酸化膜を２０〜２００
ｎｍ成膜する。続いて多結晶シリコンと酸化シリコンを
高圧の水蒸気でアニールし、酸化シリコン薄膜を緻密化
する。アニール温度は例えば５５０℃で、圧力は例えば
２Ｍｐａ、処理時間は例えば１時間である。あるいは、
高圧の水蒸気アニールを多結晶シリコンからなる半導体
薄膜５のエッチング後に行なって８ｎｍ程度の熱酸化膜
を形成し、その上にシリコン酸化膜をＣＶＤなどで成膜
してもよい。以下、第一実施形態と同様のプロセスによ
り薄膜トランジスタの完成となる。
【００２７】図７〜図９を参照して、本発明に係る薄膜
トランジスタの製造方法の第四実施形態の一例を説明す
る。第一ないし第三実施形態と異なり、本実施形態では
ボトムゲート構造の薄膜トランジスタを作成している。
まず（ａ）に示す様に、絶縁基板０の上に、Ｔｒ、Ｍ
ｏ、Ｗ、Ｃｒ、Ｃｕ又はこれらの合金を１０〜２５０ｎ
ｍ、特に好ましくは９０〜２５０ｎｍで、の厚みで形成
し、パタニングしてゲート電極１に加工する。
トランジスタの製造方法の第四実施形態の一例を説明す
る。第一ないし第三実施形態と異なり、本実施形態では
ボトムゲート構造の薄膜トランジスタを作成している。
まず（ａ）に示す様に、絶縁基板０の上に、Ｔｒ、Ｍ
ｏ、Ｗ、Ｃｒ、Ｃｕ又はこれらの合金を１０〜２５０ｎ
ｍ、特に好ましくは９０〜２５０ｎｍで、の厚みで形成
し、パタニングしてゲート電極１に加工する。
【００２８】続いて（ｂ）に示す様に、プラズマＣＶ
Ｄ、常圧ＣＶＤ、減圧ＣＶＤなどで、ＳｉＮx を３０〜
５０ｎｍ、次いでＳｉＯ2 を約５０〜２００ｎｍ連続で
形成し、それぞれゲート窒化膜２、ゲート酸化膜３とす
る。更にこの上に、連続的に非晶質シリコンからなる半
導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。こ
こで、プラズマＣＶＤ法を用いた場合は、膜中の水素を
脱離させる為に、窒素雰囲気中で４００〜４５０℃、１
〜２時間程度のアニールを行なう。この後、波長２００
〜４００ｎｍのエキシマレーザ光を照射して、非晶質シ
リコンを多結晶シリコンに転換する。
Ｄ、常圧ＣＶＤ、減圧ＣＶＤなどで、ＳｉＮx を３０〜
５０ｎｍ、次いでＳｉＯ2 を約５０〜２００ｎｍ連続で
形成し、それぞれゲート窒化膜２、ゲート酸化膜３とす
る。更にこの上に、連続的に非晶質シリコンからなる半
導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。こ
こで、プラズマＣＶＤ法を用いた場合は、膜中の水素を
脱離させる為に、窒素雰囲気中で４００〜４５０℃、１
〜２時間程度のアニールを行なう。この後、波長２００
〜４００ｎｍのエキシマレーザ光を照射して、非晶質シ
リコンを多結晶シリコンに転換する。
【００２９】この後（ｃ）に示す様に、シリコンの酸化
物からなる酸化膜６を例えばプラズマＣＶＤ法、減圧Ｃ
ＶＤ法、常圧ＣＶＤ法、スパッタ法などで、例えば膜厚
２０〜２００ｎｍ程堆積する。ここで、堆積した酸化膜
６と多結晶シリコンからなる半導体薄膜５を高圧の水蒸
気でアニールし、シリコン酸化膜６を緻密化する。この
時同時に、多結晶シリコンからなる半導体薄膜５とシリ
コン酸化膜６との間の界面にも熱酸化膜が極薄く形成さ
れ、界面状態が改善される。尚高圧の水蒸気を用いた熱
酸化処理のアニール温度は例えば５５０℃で、圧力は例
えば２Ｍｐａ、時間は例えば１ｈである。酸化膜６は、
半導体薄膜５のバックチャネル側になり、やはりＴＦＴ
の動作を安定化させる為、半導体薄膜５と酸化膜６との
間の界面状態を緻密化し良好に保つ必要がある。この後
必要ならば、薄膜トランジスタのＶｔｈを制御する目的
で、Ｂ＋イオンをドーズ量０．１×１０12〜４×１０12
／ｃｍ2 程度でイオン注入する。加速圧力は１０〜１０
０ｋｅＶ程度である。
物からなる酸化膜６を例えばプラズマＣＶＤ法、減圧Ｃ
ＶＤ法、常圧ＣＶＤ法、スパッタ法などで、例えば膜厚
２０〜２００ｎｍ程堆積する。ここで、堆積した酸化膜
６と多結晶シリコンからなる半導体薄膜５を高圧の水蒸
気でアニールし、シリコン酸化膜６を緻密化する。この
時同時に、多結晶シリコンからなる半導体薄膜５とシリ
コン酸化膜６との間の界面にも熱酸化膜が極薄く形成さ
れ、界面状態が改善される。尚高圧の水蒸気を用いた熱
酸化処理のアニール温度は例えば５５０℃で、圧力は例
えば２Ｍｐａ、時間は例えば１ｈである。酸化膜６は、
半導体薄膜５のバックチャネル側になり、やはりＴＦＴ
の動作を安定化させる為、半導体薄膜５と酸化膜６との
間の界面状態を緻密化し良好に保つ必要がある。この後
必要ならば、薄膜トランジスタのＶｔｈを制御する目的
で、Ｂ＋イオンをドーズ量０．１×１０12〜４×１０12
／ｃｍ2 程度でイオン注入する。加速圧力は１０〜１０
０ｋｅＶ程度である。
【００３０】次いで図８の（ｄ）に示す様に、裏面露光
技術により、ゲート電極１をマスクとして水蒸気酸化で
形成した熱酸化膜６の上にレジストＲＳＴ０を形成す
る。ここで質量分離したＰ＋イオンを基板０全面に注入
し、ＬＤＤ領域を作成する。ドーズ量は１×１０12〜５
×１０13／ｃｍ2、特に好ましくは４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は３０〜９０ｋｅＶで好まし
くは６０ｋｅＶである。
技術により、ゲート電極１をマスクとして水蒸気酸化で
形成した熱酸化膜６の上にレジストＲＳＴ０を形成す
る。ここで質量分離したＰ＋イオンを基板０全面に注入
し、ＬＤＤ領域を作成する。ドーズ量は１×１０12〜５
×１０13／ｃｍ2、特に好ましくは４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は３０〜９０ｋｅＶで好まし
くは６０ｋｅＶである。
【００３１】次いで（ｅ）に示す様に、ＬＤＤイオン注
入後、ｎチャネルの薄膜トランジスタ用のレジストＲＳ
Ｔ１〜ＲＳＴ４を作成し、水素希釈したＰＨ3 ガスを用
いて、Ｐ＋イオンを非質量分離型のイオンビームを用い
たイオンシャワードーピングでドープし、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。この時の加速電圧は３０〜９０ｋｅＶで好
ましくは６０ｋｅＶ程度である。
入後、ｎチャネルの薄膜トランジスタ用のレジストＲＳ
Ｔ１〜ＲＳＴ４を作成し、水素希釈したＰＨ3 ガスを用
いて、Ｐ＋イオンを非質量分離型のイオンビームを用い
たイオンシャワードーピングでドープし、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。この時の加速電圧は３０〜９０ｋｅＶで好
ましくは６０ｋｅＶ程度である。
【００３２】次に（ｆ）に示す様に、ｐチャネル型の薄
膜トランジスタを形成する為、レジストＲＳＴ５及びＲ
ＳＴ６を設ける。レジストＲＳＴ５をマスクとして、水
素希釈のＢ2 Ｈ6ガスを用い、Ｂ＋イオンをやはり非質
量分離型のイオンドーピングで注入し、周辺回路用のｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５で覆われた部分
には、先の工程で周辺回路用のｎｃｈ−ＴＦＴと、画素
スイッチング用のダブルゲート型のＴＦＴとが形成され
ている。
膜トランジスタを形成する為、レジストＲＳＴ５及びＲ
ＳＴ６を設ける。レジストＲＳＴ５をマスクとして、水
素希釈のＢ2 Ｈ6ガスを用い、Ｂ＋イオンをやはり非質
量分離型のイオンドーピングで注入し、周辺回路用のｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５で覆われた部分
には、先の工程で周辺回路用のｎｃｈ−ＴＦＴと、画素
スイッチング用のダブルゲート型のＴＦＴとが形成され
ている。
【００３３】この後、図９の（ｇ）に示す様に、活性化
工程を行なう。活性化はレーザアニール、ランプアニー
ル、炉アニールの何れでもよい。活性化処理後、半導体
薄膜５の上に設けた熱酸化膜と、半導体薄膜５を同時に
パタニングして、各薄膜トランジスタの素子領域に合わ
せたアイランド状に加工する。この上に、プラズマＣＶ
Ｄ法でＳｉＯ2 を１００〜４００ｎｍの厚みで成膜し、
層間絶縁膜７とする。更にこの上に、ＳｉＮx を１００
〜４００ｎｍ連続して成膜し、パシベーション膜８とす
る。ここで水素化アニールを窒素雰囲気中３５０℃〜４
００℃で１時間施す。
工程を行なう。活性化はレーザアニール、ランプアニー
ル、炉アニールの何れでもよい。活性化処理後、半導体
薄膜５の上に設けた熱酸化膜と、半導体薄膜５を同時に
パタニングして、各薄膜トランジスタの素子領域に合わ
せたアイランド状に加工する。この上に、プラズマＣＶ
Ｄ法でＳｉＯ2 を１００〜４００ｎｍの厚みで成膜し、
層間絶縁膜７とする。更にこの上に、ＳｉＮx を１００
〜４００ｎｍ連続して成膜し、パシベーション膜８とす
る。ここで水素化アニールを窒素雰囲気中３５０℃〜４
００℃で１時間施す。
【００３４】最後に（ｈ）に示す様に、層間絶縁膜７及
びパシベーション膜８に対してコンタクトホールを開口
した後、Ａｌ−Ｓｉなどの金属をスパッタし且つパタニ
ングして配線電極９に加工する。次いでアクリル系有機
樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化
膜１０にコンタクトホールを開けた後、ＩＴＯ、ＩＸＯ
などの透明導電膜をスパッタで成膜し、所定の形状にパ
タニングして画素電極１１とする。透明導電膜を約２２
０℃で窒素雰囲気中３０分間アニールし、アクティブマ
トリクス型表示装置用駆動基板の完成となる。
びパシベーション膜８に対してコンタクトホールを開口
した後、Ａｌ−Ｓｉなどの金属をスパッタし且つパタニ
ングして配線電極９に加工する。次いでアクリル系有機
樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化
膜１０にコンタクトホールを開けた後、ＩＴＯ、ＩＸＯ
などの透明導電膜をスパッタで成膜し、所定の形状にパ
タニングして画素電極１１とする。透明導電膜を約２２
０℃で窒素雰囲気中３０分間アニールし、アクティブマ
トリクス型表示装置用駆動基板の完成となる。
【００３５】尚、上述した実施形態では、熱酸化工程で
用いる酸化能力のある気体として水蒸気を使っている
が、本発明はこれに限られるものではなく、酸素ガス或
いは酸素ガスと水素ガスの混合物を用いることができ
る。この様にして得られた熱酸化膜は高品質であり、ボ
トムゲート型のＴＦＴのバックゲート側（上側）におい
て、チャネル領域との界面を良好に維持できる。
用いる酸化能力のある気体として水蒸気を使っている
が、本発明はこれに限られるものではなく、酸素ガス或
いは酸素ガスと水素ガスの混合物を用いることができ
る。この様にして得られた熱酸化膜は高品質であり、ボ
トムゲート型のＴＦＴのバックゲート側（上側）におい
て、チャネル領域との界面を良好に維持できる。
【００３６】図１０は、本発明に従って作成された駆動
基板を用いて組立てられたアクティブマトリクス型液晶
表示装置の一例を示す模式的な斜視図である。図示する
ように、本表示装置は一対の絶縁基板０，１０２と両者
の間に保持された電気光学物質１０３とを備えたパネル
構造を有する。電気光学物質１０３としては、液晶材料
を用いる。下側の絶縁基板０には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
駆動回路１０５と水平駆動回路１０６とに分かれてい
る。又、絶縁基板０の周辺部上端には外部接続用の端子
部１０７が形成されている。端子部１０７は配線１０８
を介して垂直駆動回路１０５及び水平駆動回路１０６に
接続している。画素アレイ部１０４には行状のゲート配
線１０９と列状の信号配線１１０が形成されている。両
配線の交差部には画素電極１１とこれを駆動する薄膜ト
ランジスタＴＦＴが形成されている。薄膜トランジスタ
ＴＦＴのゲート電極は対応するゲート配線１０９に接続
され、ドレイン領域は対応する画素電極１１に接続さ
れ、ソース領域は対応する信号配線１１０に接続してい
る。ゲート配線１０９は垂直駆動回路１０５に接続する
一方、信号配線１１０は水平駆動回路１０６に接続して
いる。
基板を用いて組立てられたアクティブマトリクス型液晶
表示装置の一例を示す模式的な斜視図である。図示する
ように、本表示装置は一対の絶縁基板０，１０２と両者
の間に保持された電気光学物質１０３とを備えたパネル
構造を有する。電気光学物質１０３としては、液晶材料
を用いる。下側の絶縁基板０には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
駆動回路１０５と水平駆動回路１０６とに分かれてい
る。又、絶縁基板０の周辺部上端には外部接続用の端子
部１０７が形成されている。端子部１０７は配線１０８
を介して垂直駆動回路１０５及び水平駆動回路１０６に
接続している。画素アレイ部１０４には行状のゲート配
線１０９と列状の信号配線１１０が形成されている。両
配線の交差部には画素電極１１とこれを駆動する薄膜ト
ランジスタＴＦＴが形成されている。薄膜トランジスタ
ＴＦＴのゲート電極は対応するゲート配線１０９に接続
され、ドレイン領域は対応する画素電極１１に接続さ
れ、ソース領域は対応する信号配線１１０に接続してい
る。ゲート配線１０９は垂直駆動回路１０５に接続する
一方、信号配線１１０は水平駆動回路１０６に接続して
いる。
【００３７】画素電極１１をスイッチング駆動する薄膜
トランジスタＴＦＴ及び垂直駆動回路１０５と水平駆動
回路１０６に含まれる薄膜トランジスタは、本発明に従
って作成されたものである。即ち、半導体薄膜と、酸化
膜と、ゲート電極とを含む積層構造を有する薄膜トラン
ジスタを製造するために、絶縁性の基板に非単結晶性の
シリコンからなる半導体薄膜を形成する半導体薄膜形成
工程と、該半導体薄膜を島状にパタニングして薄膜トラ
ンジスタの素子領域を形成する素子領域形成工程と、素
子領域形成工程の前又は後で、該半導体薄膜の上に酸化
膜を形成する酸化膜形成工程とを行う。ここで、前記酸
化膜形成工程は、該半導体薄膜の上にシリコンの酸化物
を堆積する堆積処理と、酸化能力が有る気体を含む加圧
雰囲気下で該半導体薄膜を熱酸化してシリコンの酸化膜
を生成する熱酸化処理とを組み合わせて行う。例えば、
前記酸化膜形成工程は、先に該熱酸化処理を行って後で
堆積されるシリコンの酸化物より緻密な酸化膜を生成
し、続いて該堆積処理を行って該緻密な酸化膜の上に該
シリコンの酸化物を堆積する。或いは、前記酸化膜形成
工程は、先に堆積処理を行ってシリコンの酸化物を堆積
し、続いて熱酸化処理を行って該シリコンの酸化物と該
半導体薄膜との界面に酸化膜を生成すると共に該堆積さ
れたシリコンの酸化物を緻密化する。好ましくは、前記
素子領域形成工程は、該半導体薄膜の表面に犠牲膜を形
成した後、該犠牲膜ごと該半導体薄膜を島状にパタニン
グして薄膜トランジスタの素子領域を形成し、前記酸化
膜形成工程は、パタニングされた素子領域から犠牲膜を
除去して露出した該半導体薄膜の上に酸化膜を形成す
る。
トランジスタＴＦＴ及び垂直駆動回路１０５と水平駆動
回路１０６に含まれる薄膜トランジスタは、本発明に従
って作成されたものである。即ち、半導体薄膜と、酸化
膜と、ゲート電極とを含む積層構造を有する薄膜トラン
ジスタを製造するために、絶縁性の基板に非単結晶性の
シリコンからなる半導体薄膜を形成する半導体薄膜形成
工程と、該半導体薄膜を島状にパタニングして薄膜トラ
ンジスタの素子領域を形成する素子領域形成工程と、素
子領域形成工程の前又は後で、該半導体薄膜の上に酸化
膜を形成する酸化膜形成工程とを行う。ここで、前記酸
化膜形成工程は、該半導体薄膜の上にシリコンの酸化物
を堆積する堆積処理と、酸化能力が有る気体を含む加圧
雰囲気下で該半導体薄膜を熱酸化してシリコンの酸化膜
を生成する熱酸化処理とを組み合わせて行う。例えば、
前記酸化膜形成工程は、先に該熱酸化処理を行って後で
堆積されるシリコンの酸化物より緻密な酸化膜を生成
し、続いて該堆積処理を行って該緻密な酸化膜の上に該
シリコンの酸化物を堆積する。或いは、前記酸化膜形成
工程は、先に堆積処理を行ってシリコンの酸化物を堆積
し、続いて熱酸化処理を行って該シリコンの酸化物と該
半導体薄膜との界面に酸化膜を生成すると共に該堆積さ
れたシリコンの酸化物を緻密化する。好ましくは、前記
素子領域形成工程は、該半導体薄膜の表面に犠牲膜を形
成した後、該犠牲膜ごと該半導体薄膜を島状にパタニン
グして薄膜トランジスタの素子領域を形成し、前記酸化
膜形成工程は、パタニングされた素子領域から犠牲膜を
除去して露出した該半導体薄膜の上に酸化膜を形成す
る。
【００３８】図１１は、本発明に従って作成された薄膜
トランジスタを集積形成した、エレクトロルミネッセン
ス表示装置の一例を示す模式的な断面図である。本実施
例は、画素として有機エレクトロルミネッセンス素子Ｏ
ＬＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０
及び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に
分離しており、例えばクロムからなり基本的に光反射性
である。陰極Ｋは画素間で共通接続されており、例えば
極薄の金属層２１１と透明導電層２１２の積層構造であ
り、基本的に光透過性である。係る構成を有するＯＬＥ
Ｄの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を
印加すると、電子や正孔などキャリアの注入が起こり、
発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入
された正孔と陰極Ｋから注入された電子により形成され
た励起子による発光と考えられる。
トランジスタを集積形成した、エレクトロルミネッセン
ス表示装置の一例を示す模式的な断面図である。本実施
例は、画素として有機エレクトロルミネッセンス素子Ｏ
ＬＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０
及び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に
分離しており、例えばクロムからなり基本的に光反射性
である。陰極Ｋは画素間で共通接続されており、例えば
極薄の金属層２１１と透明導電層２１２の積層構造であ
り、基本的に光透過性である。係る構成を有するＯＬＥ
Ｄの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を
印加すると、電子や正孔などキャリアの注入が起こり、
発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入
された正孔と陰極Ｋから注入された電子により形成され
た励起子による発光と考えられる。
【００３９】一方、ＯＬＥＤを駆動する薄膜トランジス
タＴＦＴは、ガラスなどからなる基板０の上に形成され
たゲート電極１と、その上面に重ねられたゲート絶縁膜
２３と、このゲート絶縁膜２３を介してゲート電極１の
上方に重ねられた半導体薄膜５とからなる。薄膜トラン
ジスタＴＦＴはＯＬＥＤに供給される電流の通路となる
ソース領域Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを
備えている。チャネル領域Ｃｈは丁度ゲート電極１の直
上に位置する。このボトムゲート構造を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜７により被覆されており、
その上には配線電極９及びドレイン電極２００が形成さ
れている。これらの上には別の層間絶縁膜９１を介して
前述したＯＬＥＤが成膜されている。このＯＬＥＤの陽
極Ａはドレイン電極２００を介して薄膜トランジスタＴ
ＦＴに電気接続されている。
タＴＦＴは、ガラスなどからなる基板０の上に形成され
たゲート電極１と、その上面に重ねられたゲート絶縁膜
２３と、このゲート絶縁膜２３を介してゲート電極１の
上方に重ねられた半導体薄膜５とからなる。薄膜トラン
ジスタＴＦＴはＯＬＥＤに供給される電流の通路となる
ソース領域Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを
備えている。チャネル領域Ｃｈは丁度ゲート電極１の直
上に位置する。このボトムゲート構造を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜７により被覆されており、
その上には配線電極９及びドレイン電極２００が形成さ
れている。これらの上には別の層間絶縁膜９１を介して
前述したＯＬＥＤが成膜されている。このＯＬＥＤの陽
極Ａはドレイン電極２００を介して薄膜トランジスタＴ
ＦＴに電気接続されている。
【００４０】図１２は、図１０又は図１１に示した表示
装置を組み込んだ携帯情報端末装置の一例を示す模式的
な斜視図である。携帯情報端末装置（ＰＤＡ）３００
は、情報処理部３１０と表示部３２０とに分かれてい
る。情報処理部３１０は、ＰＤＡとしての基本機能（通
信部、音声処理部、操作部、制御部及び記憶部など）を
備えている。これらの機能を、制御部が制御すること
で、電話機能、メール機能、パソコン機能、パソコン通
信機能、個人情報管理機能などが実現される。更に、情
報処理部３１０は、操作部３１１を備えており、この操
作部３１１を操作することにより、各種機能を選択でき
る。情報処理部３１０は、実行する処理内容に応じて画
像情報を生成する。表示部３２０は、情報処理部３１０
が生成した画像情報を表示パネルに表示する。この表示
パネルは、例えば図１０に示した液晶パネルあるいは図
１１に示したエレクトロルミネッセンスパネルである。
この様な携帯情報端末装置においては、携帯性を向上す
る為製品の小型化が特に推進されている。ＰＤＡは、パ
ーソナルコンピュータの様に必ずしもキーボードを必要
としない為、非常に小さくすることができる。この様に
小型化が図られた電子機器では、画像情報の処理結果を
表示する表示部として、図１０や図１１に示した高性能
で高精細なディスプレイパネルが好適である。
装置を組み込んだ携帯情報端末装置の一例を示す模式的
な斜視図である。携帯情報端末装置（ＰＤＡ）３００
は、情報処理部３１０と表示部３２０とに分かれてい
る。情報処理部３１０は、ＰＤＡとしての基本機能（通
信部、音声処理部、操作部、制御部及び記憶部など）を
備えている。これらの機能を、制御部が制御すること
で、電話機能、メール機能、パソコン機能、パソコン通
信機能、個人情報管理機能などが実現される。更に、情
報処理部３１０は、操作部３１１を備えており、この操
作部３１１を操作することにより、各種機能を選択でき
る。情報処理部３１０は、実行する処理内容に応じて画
像情報を生成する。表示部３２０は、情報処理部３１０
が生成した画像情報を表示パネルに表示する。この表示
パネルは、例えば図１０に示した液晶パネルあるいは図
１１に示したエレクトロルミネッセンスパネルである。
この様な携帯情報端末装置においては、携帯性を向上す
る為製品の小型化が特に推進されている。ＰＤＡは、パ
ーソナルコンピュータの様に必ずしもキーボードを必要
としない為、非常に小さくすることができる。この様に
小型化が図られた電子機器では、画像情報の処理結果を
表示する表示部として、図１０や図１１に示した高性能
で高精細なディスプレイパネルが好適である。
【００４１】図１３は、本発明に係るディスプレイを組
み込んだ携帯電話装置の一例を示す模式的な平面図であ
る。図示する様に、携帯電話装置４００は、無線送受信
用のアンテナ４３１、受話器（スピーカ）４３２及び送
話器（マイクロホン）４３３を備えるとともに、ダイヤ
ルキーなどの操作キー４３４と液晶ディスプレイ又はエ
レクトロルミネッセンスディスプレイ４３５とを備え
る。この携帯電話装置４００は、個人名と電話番号など
の電話帳情報を、ディスプレイ４３５に表示することが
できる。場合によっては、受信した電子メールを、ディ
スプレイ４３５に表示することも可能である。
み込んだ携帯電話装置の一例を示す模式的な平面図であ
る。図示する様に、携帯電話装置４００は、無線送受信
用のアンテナ４３１、受話器（スピーカ）４３２及び送
話器（マイクロホン）４３３を備えるとともに、ダイヤ
ルキーなどの操作キー４３４と液晶ディスプレイ又はエ
レクトロルミネッセンスディスプレイ４３５とを備え
る。この携帯電話装置４００は、個人名と電話番号など
の電話帳情報を、ディスプレイ４３５に表示することが
できる。場合によっては、受信した電子メールを、ディ
スプレイ４３５に表示することも可能である。
【発明の効果】以上説明した様に、本発明に係る薄膜ト
ランジスタの製造方法によれば、比較的低温且つ短時間
の高圧水蒸気アニールで生成した熱酸化膜と、ＣＶＤな
どの手段で堆積したシリコン酸化膜を組み合わせること
により、ガラス基板の熱収縮を抑えながら酸化膜の緻密
化及びＳｉ／ＳｉＯ2 界面準位の低減を達成することが
できる。又、酸化膜の緻密化に伴いゲート絶縁耐圧の向
上も図れる為、ゲート絶縁膜の薄膜化も可能になる。本
発明により、大面積のガラス基板上に高性能な薄膜トラ
ンジスタを形成できるので、ディスプレイパルス上に高
機能回路を集積化する、所謂シテスムディスプレイの実
現に大きく寄与できる。
ランジスタの製造方法によれば、比較的低温且つ短時間
の高圧水蒸気アニールで生成した熱酸化膜と、ＣＶＤな
どの手段で堆積したシリコン酸化膜を組み合わせること
により、ガラス基板の熱収縮を抑えながら酸化膜の緻密
化及びＳｉ／ＳｉＯ2 界面準位の低減を達成することが
できる。又、酸化膜の緻密化に伴いゲート絶縁耐圧の向
上も図れる為、ゲート絶縁膜の薄膜化も可能になる。本
発明により、大面積のガラス基板上に高性能な薄膜トラ
ンジスタを形成できるので、ディスプレイパルス上に高
機能回路を集積化する、所謂シテスムディスプレイの実
現に大きく寄与できる。
【図１】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図２】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図３】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図４】本発明に係る薄膜トランジスタの製造方法の第
一実施形態の実施に使う高圧水蒸気熱酸化装置の一例を
示す模式図である。
一実施形態の実施に使う高圧水蒸気熱酸化装置の一例を
示す模式図である。
【図５】本発明に係る薄膜トランジスタの製造方法の第
二実施形態を示す工程図である。
二実施形態を示す工程図である。
【図６】本発明に係る薄膜トランジスタの製造方法の第
三実施形態を示す工程図である。
三実施形態を示す工程図である。
【図７】本発明に係る薄膜トランジスタの製造方法の第
四実施形態を示す工程図である。
四実施形態を示す工程図である。
【図８】本発明に係る薄膜トランジスタの製造方法の第
四実施形態を示す工程図である。
四実施形態を示す工程図である。
【図９】本発明に係る薄膜トランジスタの製造方法の第
四実施形態を示す工程図である。
四実施形態を示す工程図である。
【図１０】本発明に従って製造された薄膜トランジスタ
を用いた液晶表示装置の一例を示す模式的な斜視図であ
る。
を用いた液晶表示装置の一例を示す模式的な斜視図であ
る。
【図１１】本発明に従って製造された薄膜トランジスタ
を組み込んだエレクトロルミネッセンス表示装置の一例
を示す部分断面図である。
を組み込んだエレクトロルミネッセンス表示装置の一例
を示す部分断面図である。
【図１２】本発明に係る表示装置を組み込んだ携帯情報
端末装置の一例を示す模式的な斜視図である。
端末装置の一例を示す模式的な斜視図である。
【図１３】本発明に係る表示装置を組み込んだ携帯電話
装置の一例を示す模式的な平面図である。
装置の一例を示す模式的な平面図である。
０・・・絶縁基板、１・・・ゲート電極、２・・・ゲー
ト窒化膜、３・・・ゲート酸化膜、５・・・半導体薄
膜、６・・・熱酸化膜、１１・・・画素電極
ト窒化膜、３・・・ゲート酸化膜、５・・・半導体薄
膜、６・・・熱酸化膜、１１・・・画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/31 Ｈ０５Ｂ 33/14 Ａ ５Ｆ０５８ 21/316 Ｈ０１Ｌ 29/78 ６１７Ｖ ５Ｆ１１０ 21/324 Ｇ０２Ｆ 1/136 ５００ 21/8238 Ｈ０１Ｌ 27/08 ３２１Ａ 27/092 29/78 ６１７Ｕ Ｈ０５Ｂ 33/14 Ｆターム(参考） 2H092 GA59 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB43 JB51 JB57 JB63 JB69 KA04 KA12 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA30 MA35 MA37 MA41 NA22 NA25 NA27 PA07 RA05 3K007 AB07 AB11 CB01 DA01 DB03 EB00 FA01 5C094 AA15 AA21 AA31 BA03 BA29 BA43 CA19 CA24 DA14 DA15 EA04 EA05 EA07 EB02 FB12 FB14 FB15 FB16 GB10 5F045 AA20 AB32 AD09 AE30 BB16 BB17 CA15 DC66 DP19 EB02 EC02 EK06 5F048 AB10 AC04 BA16 BB09 BB11 BC06 BC16 BG07 5F058 BA20 BB04 BB07 BC02 BF58 BF63 BH01 BJ10 5F110 AA17 AA30 BB02 BB04 CC02 CC08 DD02 DD07 DD13 DD14 DD17 EE03 EE05 EE06 EE09 FF02 FF03 FF09 FF23 FF28 FF29 FF30 FF32 FF36 GG02 GG13 GG24 GG32 GG45 GG47 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL06 HL23 HM15 NN02 NN03 NN04 NN23 NN27 NN72 PP03 PP04 PP35 QQ11 QQ12 QQ19 QQ21
Claims (46)
- 【請求項１】 半導体薄膜と、酸化膜と、ゲート電極と
を含む積層構造を有する薄膜トランジスタを製造するた
めに、 絶縁性の基板に非単結晶性のシリコンからなる半導体薄
膜を形成する半導体薄膜形成工程と、 該半導体薄膜を島状にパタニングして薄膜トランジスタ
の素子領域を形成する素子領域形成工程と、 素子領域形成工程の前又は後で、該半導体薄膜の上に酸
化膜を形成する酸化膜形成工程とを行う薄膜トランジス
タの製造方法において、 前記酸化膜形成工程は、該半導体薄膜の上にシリコンの
酸化物を堆積する堆積処理と、酸化能力が有る気体を含
む加圧雰囲気下で該半導体薄膜を熱酸化してシリコンの
酸化膜を生成する熱酸化処理とを組み合わせて行うこと
を特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記酸化膜形成工程は、先に該熱酸化処
理を行って堆積処理で得られるシリコンの酸化物より緻
密な酸化膜を生成し、続いて該堆積処理を行って該緻密
な酸化膜の上に該シリコンの酸化物を堆積することを特
徴とする請求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記酸化膜形成工程は、先に堆積処理を
行ってシリコンの酸化物を堆積し、続いて熱酸化処理を
行って該シリコンの酸化物と該半導体薄膜との界面に酸
化膜を生成すると共に該堆積されたシリコンの酸化物を
緻密化することを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】 前記素子領域形成工程は、該半導体薄膜
の表面に犠牲膜を形成した後、該犠牲膜ごと該半導体薄
膜を島状にパタニングして薄膜トランジスタの素子領域
を形成し、 前記酸化膜形成工程は、パタニングされた素子領域から
犠牲膜を除去して露出した該半導体薄膜の上に酸化膜を
形成することを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。 - 【請求項５】 前記素子領域形成工程の後前記酸化膜形
成工程を行って該半導体薄膜の表面に形成した該酸化膜
をゲート絶縁膜として、その上にゲート電極を形成する
ゲート電極形成工程を含むことを特徴とする請求項１記
載の薄膜トランジスタの製造方法。 - 【請求項６】 該絶縁性の基板に予めゲート電極を形成
するゲート電極形成工程を含むと共に、 前記半導体薄膜形成工程は、該ゲート電極の上にゲート
絶縁膜を介して該半導体薄膜を形成し、 前記酸化膜形成工程は、該半導体薄膜の上に該酸化膜を
形成し、 前記素子領域形成工程は、該酸化膜と共に該半導体薄膜
を島状にパタニングして薄膜トランジスタの素子領域を
形成することを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。 - 【請求項７】 前記半導体薄膜形成工程は、該絶縁性の
基板に非晶質性のシリコンからなる半導体薄膜を成膜し
た後、エネルギービームを照射して非晶質性のシリコン
を非単結晶性の一種である多結晶性のシリコンに転換す
ることを特徴とする請求項１記載の薄膜トランジスタの
製造方法。 - 【請求項８】 所定の間隙を介して互いに対面した一対
の基板と、該間隙に保持された液晶とからなり、一方の
基板には画素電極とこれを駆動する薄膜トランジスタを
配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、半導体薄膜と、酸化膜と、
ゲート電極とを含む積層構造を有する液晶表示装置の製
造方法において、 一方の基板に非単結晶性のシリコンからなる半導体薄膜
を形成する半導体薄膜形成工程と、 該半導体薄膜を島状にパタニングして薄膜トランジスタ
の素子領域を形成する素子領域形成工程と、 素子領域形成工程の前又は後で、該半導体薄膜の上に酸
化膜を形成する酸化膜形成工程とを含み、 前記酸化膜形成工程は、該半導体薄膜の上にシリコンの
酸化物を堆積する堆積処理と、酸化能力が有る気体を含
む加圧雰囲気下で該半導体薄膜を熱酸化してシリコンの
酸化膜を生成する熱酸化処理とを組み合わせて行うこと
を特徴とする液晶表示装置の製造方法。 - 【請求項９】 前記酸化膜形成工程は、先に該熱酸化処
理を行って堆積処理で得られるシリコンの酸化物より緻
密な酸化膜を生成し、続いて該堆積処理を行って該緻密
な酸化膜の上に該シリコンの酸化物を堆積することを特
徴とする請求項８記載の液晶表示装置の製造方法。 - 【請求項１０】 前記酸化膜形成工程は、先に堆積処理
を行ってシリコンの酸化物を堆積し、続いて熱酸化処理
を行って該シリコンの酸化物と該半導体薄膜との界面に
酸化膜を生成すると共に該堆積されたシリコンの酸化物
を緻密化することを特徴とする請求項８記載の液晶表示
装置の製造方法。 - 【請求項１１】 前記素子領域形成工程は、該半導体薄
膜の表面に犠牲膜を形成した後、該犠牲膜ごと該半導体
薄膜を島状にパタニングして薄膜トランジスタの素子領
域を形成し、 前記酸化膜形成工程は、パタニングされた素子領域から
犠牲膜を除去して露出した該半導体薄膜の上に酸化膜を
形成することを特徴とする請求項８記載の液晶表示装置
の製造方法。 - 【請求項１２】 前記素子領域形成工程の後前記酸化膜
形成工程を行って該半導体薄膜の表面に形成した該酸化
膜をゲート絶縁膜として、その上にゲート電極を形成す
るゲート電極形成工程を含むことを特徴とする請求項８
記載の液晶表示装置の製造方法。 - 【請求項１３】 該一方の基板に予めゲート電極を形成
するゲート電極形成工程を含むと共に、 前記半導体薄膜形成工程は、該ゲート電極の上にゲート
絶縁膜を介して該半導体薄膜を形成し、 前記酸化膜形成工程は、該半導体薄膜の上に該酸化膜を
形成し、 前記素子領域形成工程は、該酸化膜と共に該半導体薄膜
を島状にパタニングして薄膜トランジスタの素子領域を
形成することを特徴とする請求項８記載の液晶表示装置
の製造方法。 - 【請求項１４】 前記半導体薄膜形成工程は、該一方の
基板に非晶質性のシリコンからなる半導体薄膜を成膜し
た後、エネルギービームを照射して非晶質性のシリコン
を非単結晶性の一種である多結晶性のシリコンに転換す
ることを特徴とする請求項８記載の液晶表示装置の製造
方法。 - 【請求項１５】 絶縁性の基板に、エレクトロルミネッ
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、半導体薄膜と、酸化膜と、ゲー
ト電極とを含む積層構造を有するエレクトロルミネッセ
ンス表示装置の製造方法において、 該絶縁性の基板に非単結晶性のシリコンからなる半導体
薄膜を形成する半導体薄膜形成工程と、 該半導体薄膜を島状にパタニングして薄膜トランジスタ
の素子領域を形成する素子領域形成工程と、 素子領域形成工程の前又は後で、該半導体薄膜の上に酸
化膜を形成する酸化膜形成工程とを含み、 前記酸化膜形成工程は、該半導体薄膜の上にシリコンの
酸化物を堆積する堆積処理と、酸化能力が有る気体を含
む加圧雰囲気下で該半導体薄膜を熱酸化してシリコンの
酸化膜を生成する熱酸化処理とを組み合わせて行うこと
を特徴とするエレクトロルミネッセンス表示装置の製造
方法。 - 【請求項１６】 前記酸化膜形成工程は、先に該熱酸化
処理を行って堆積処理で得られるシリコンの酸化物より
緻密な酸化膜を生成し、続いて該堆積処理を行って該緻
密な酸化膜の上に該シリコンの酸化物を堆積することを
特徴とする請求項１５記載のエレクトロルミネッセンス
表示装置の製造方法。 - 【請求項１７】 前記酸化膜形成工程は、先に堆積処理
を行ってシリコンの酸化物を堆積し、続いて熱酸化処理
を行って該シリコンの酸化物と該半導体薄膜との界面に
酸化膜を生成すると共に該堆積されたシリコンの酸化物
を緻密化することを特徴とする請求項１５記載のエレク
トロルミネッセンス表示装置の製造方法。 - 【請求項１８】 前記素子領域形成工程は、該半導体薄
膜の表面に犠牲膜を形成した後、該犠牲膜ごと該半導体
薄膜を島状にパタニングして薄膜トランジスタの素子領
域を形成し、 前記酸化膜形成工程は、パタニングされた素子領域から
犠牲膜を除去して露出した該半導体薄膜の上に酸化膜を
形成することを特徴とする請求項１５記載のエレクトロ
ルミネッセンス表示装置の製造方法。 - 【請求項１９】 前記素子領域形成工程の後前記酸化膜
形成工程を行って該半導体薄膜の表面に形成した該酸化
膜をゲート絶縁膜として、その上にゲート電極を形成す
るゲート電極形成工程を含むことを特徴とする請求項１
５記載のエレクトロルミネッセンス表示装置の製造方
法。 - 【請求項２０】 該絶縁性の基板に予めゲート電極を形
成するゲート電極形成工程を含むと共に、 前記半導体薄膜形成工程は、該ゲート電極の上にゲート
絶縁膜を介して該半導体薄膜を形成し、 前記酸化膜形成工程は、該半導体薄膜の上に該酸化膜を
形成し、 前記素子領域形成工程は、該酸化膜と共に該半導体薄膜
を島状にパタニングして薄膜トランジスタの素子領域を
形成することを特徴とする請求項１５記載のエレクトロ
ルミネッセンス表示装置の製造方法。 - 【請求項２１】 前記半導体薄膜形成工程は、該絶縁性
の基板に非晶質性のシリコンからなる半導体薄膜を成膜
した後、エネルギービームを照射して非晶質性のシリコ
ンを非単結晶性の一種である多結晶性のシリコンに転換
することを特徴とする請求項１５記載のエレクトロルミ
ネッセンス表示装置の製造方法。 - 【請求項２２】 半導体薄膜と、酸化膜と、ゲート電極
とを含む積層構造を有する薄膜トランジスタにおいて、 前記半導体薄膜は、絶縁性の基板に形成された非単結晶
性のシリコンからなるとともに、島状にパタニングされ
て薄膜トランジスタの素子領域を構成し、 前記酸化膜は、該半導体薄膜の上にシリコンの酸化物を
堆積する堆積処理と、酸化能力が有る気体を含む加圧雰
囲気下で該半導体薄膜を熱酸化してシリコンの酸化膜を
生成する熱酸化処理とを組み合わせて形成されることを
特徴とする薄膜トランジスタ。 - 【請求項２３】 前記酸化膜は、先に該熱酸化処理を行
って堆積処理で得られるシリコンの酸化物より緻密な酸
化膜を生成し、続いて該堆積処理を行って該緻密な酸化
膜の上に該シリコンの酸化物を堆積したものであること
を特徴とする請求項２２記載の薄膜トランジスタ。 - 【請求項２４】 前記酸化膜は、先に堆積処理を行って
シリコンの酸化物を堆積し、続いて熱酸化処理を行って
該シリコンの酸化物と該半導体薄膜との界面に酸化膜を
生成すると共に該堆積されたシリコンの酸化物を緻密化
したものであることを特徴とする請求項２２記載の薄膜
トランジスタ。 - 【請求項２５】 前記半導体薄膜は、その表面に犠牲膜
を形成した後該犠牲膜ごと島状にパタニングして薄膜ト
ランジスタの素子領域を構成し、 前記酸化膜は、パタニングされた素子領域から犠牲膜を
除去して露出した該半導体薄膜の上に形成されたもので
あることを特徴とする請求項２２記載の薄膜トランジス
タ。 - 【請求項２６】 前記ゲート電極は、該半導体薄膜の表
面に形成した該酸化膜をゲート絶縁膜として、その上に
形成されたものであることを特徴とする請求項２２記載
の薄膜トランジスタ。 - 【請求項２７】 前記ゲート電極は予め該絶縁性の基板
の上に形成されており、 前記半導体薄膜は、該ゲート電極の上にゲート絶縁膜を
介して形成されており、 前記酸化膜は、該半導体薄膜の上に形成されており、該
酸化膜と共に該半導体薄膜を島状にパタニングして薄膜
トランジスタの素子領域を構成することを特徴とする請
求項２２記載の薄膜トランジスタ。 - 【請求項２８】 前記半導体薄膜は、該絶縁性の基板に
非晶質性のシリコンからなる半導体薄膜を成膜した後、
エネルギービームを照射して非晶質性のシリコンを非単
結晶性の一種である多結晶性のシリコンに転換したもの
であることを特徴とする請求項２２記載の薄膜トランジ
スタ。 - 【請求項２９】 所定の間隙を介して互いに対面した一
対の基板と、該間隙に保持された液晶とからなり、一方
の基板には画素電極とこれを駆動する薄膜トランジスタ
を配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、半導体薄膜と酸化膜とゲー
ト電極とを含む積層構造を有する液晶表示装置におい
て、 前記半導体薄膜は、該一方の基板に形成された非単結晶
性のシリコンからなるとともに、島状にパタニングされ
て薄膜トランジスタの素子領域を構成し、 前記酸化膜は、該半導体薄膜の上にシリコンの酸化物を
堆積する堆積処理と、酸化能力が有る気体を含む加圧雰
囲気下で該半導体薄膜を熱酸化してシリコンの酸化膜を
生成する熱酸化処理とを組み合わせて形成されることを
特徴とする液晶表示装置。 - 【請求項３０】 前記酸化膜は、先に該熱酸化処理を行
って堆積処理で得られるシリコンの酸化物より緻密な酸
化膜を生成し、続いて該堆積処理を行って該緻密な酸化
膜の上に該シリコンの酸化物を堆積したものであること
を特徴とする請求項２９記載の液晶表示装置。 - 【請求項３１】 前記酸化膜は、先に堆積処理を行って
シリコンの酸化物を堆積し、続いて熱酸化処理を行って
該シリコンの酸化物と該半導体薄膜との界面に酸化膜を
生成すると共に該堆積されたシリコンの酸化物を緻密化
したものであることを特徴とする請求項２９記載の液晶
表示装置。 - 【請求項３２】 前記半導体薄膜は、その表面に犠牲膜
を形成した後該犠牲膜ごと島状にパタニングして薄膜ト
ランジスタの素子領域を構成し、 前記酸化膜は、パタニングされた素子領域から犠牲膜を
除去して露出した該半導体薄膜の上に形成されたもので
あることを特徴とする請求項２９記載の液晶表示装置。 - 【請求項３３】 前記ゲート電極は、該半導体薄膜の表
面に形成した該酸化膜をゲート絶縁膜として、その上に
形成されたものであることを特徴とする請求項２９記載
の液晶表示装置。 - 【請求項３４】 前記ゲート電極は予め該一方の基板の
上に形成されており、 前記半導体薄膜は、該ゲート電極の上にゲート絶縁膜を
介して形成されており、 前記酸化膜は、該半導体薄膜の上に形成されており、該
酸化膜と共に該半導体薄膜を島状にパタニングして薄膜
トランジスタの素子領域を構成することを特徴とする請
求項２９記載の液晶表示装置。 - 【請求項３５】 前記半導体薄膜は、該一方の基板に非
晶質性のシリコンからなる半導体薄膜を成膜した後、エ
ネルギービームを照射して非晶質性のシリコンを非単結
晶性の一種である多結晶性のシリコンに転換したもので
あることを特徴とする請求項２９記載の液晶表示装置。 - 【請求項３６】 請求項２９に記載された液晶表示装置
を組み込んだ携帯情報端末装置。 - 【請求項３７】 請求項２９に記載された液晶表示装置
を組み込んだ携帯電話装置。 - 【請求項３８】 絶縁性の基板に、エレクトロルミネッ
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有するエレクトロルミネッセンス
表示装置において、 前記半導体薄膜は、該絶縁性の基板に形成された非単結
晶性のシリコンからなるとともに、島状にパタニングさ
れて薄膜トランジスタの素子領域を構成し、 前記酸化膜は、該半導体薄膜の上にシリコンの酸化物を
堆積する堆積処理と、酸化能力が有る気体を含む加圧雰
囲気下で該半導体薄膜を熱酸化してシリコンの酸化膜を
生成する熱酸化処理とを組み合わせて形成されたもので
あることを特徴とするエレクトロルミネッセンス表示装
置。 - 【請求項３９】 前記酸化膜は、先に該熱酸化処理を行
って堆積処理で得られるシリコンの酸化物より緻密な酸
化膜を生成し、続いて該堆積処理を行って該緻密な酸化
膜の上に該シリコンの酸化物を堆積したものであること
を特徴とする請求項３８記載のエレクトロルミネッセン
ス表示装置。 - 【請求項４０】 前記酸化膜は、先に堆積処理を行って
シリコンの酸化物を堆積し、続いて熱酸化処理を行って
該シリコンの酸化物と該半導体薄膜との界面に酸化膜を
生成すると共に該堆積されたシリコンの酸化物を緻密化
したものであることを特徴とする請求項３８記載のエレ
クトロルミネッセンス表示装置。 - 【請求項４１】 前記半導体薄膜は、その表面に犠牲膜
を形成した後該犠牲膜ごと島状にパタニングして薄膜ト
ランジスタの素子領域を構成し、 前記酸化膜は、パタニングされた素子領域から犠牲膜を
除去して露出した該半導体薄膜の上に形成されたもので
あることを特徴とする請求項３８記載のエレクトロルミ
ネッセンス表示装置。 - 【請求項４２】 前記ゲート電極は、該半導体薄膜の表
面に形成した該酸化膜をゲート絶縁膜として、その上に
形成されたものであることを特徴とする請求項３８記載
のエレクトロルミネッセンス表示装置。 - 【請求項４３】 前記ゲート電極は予め該絶縁性の基板
の上に形成されており、 前記半導体薄膜は、該ゲート電極の上にゲート絶縁膜を
介して形成されており、 前記酸化膜は、該半導体薄膜の上に形成されており、該
酸化膜と共に該半導体薄膜を島状にパタニングして薄膜
トランジスタの素子領域を構成することを特徴とする請
求項３８記載のエレクトロルミネッセンス表示装置。 - 【請求項４４】 前記半導体薄膜は、該絶縁性の基板に
非晶質性のシリコンからなる半導体薄膜を成膜した後、
エネルギービームを照射して非晶質性のシリコンを非単
結晶性の一種である多結晶性のシリコンに転換したもの
であることを特徴とする請求項３８記載のエレクトロル
ミネッセンス表示装置。 - 【請求項４５】 請求項３８に記載されたエレクトロル
ミネッセンス表示装置を組み込んだ携帯情報端末装置。 - 【請求項４６】 請求項３８に記載されたエレクトロル
ミネッセンス表示装置を組み込んだ携帯電話装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313664A JP2002124678A (ja) | 2000-10-13 | 2000-10-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313664A JP2002124678A (ja) | 2000-10-13 | 2000-10-13 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124678A true JP2002124678A (ja) | 2002-04-26 |
Family
ID=18793045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313664A Pending JP2002124678A (ja) | 2000-10-13 | 2000-10-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124678A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046154A (ja) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | アクティブ・マトリクス有機電界発光素子及びその製造方法 |
| US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
| JP2007329449A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Sdi Co Ltd | 有機電界発光表示装置及び携帯用電子機器 |
| JP2009539231A (ja) * | 2006-02-10 | 2009-11-12 | プンサン マイクロテック カンパニー リミティッド | 高圧ガスアニーリング装置及び方法 |
| JP2013033998A (ja) * | 2009-09-04 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| CN103185998A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| JP2020149041A (ja) * | 2019-03-14 | 2020-09-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304670A (ja) * | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JPH08195493A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH09312259A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH10144924A (ja) * | 1996-11-08 | 1998-05-29 | Samsung Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH11126751A (ja) * | 1993-07-27 | 1999-05-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
-
2000
- 2000-10-13 JP JP2000313664A patent/JP2002124678A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304670A (ja) * | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JPH11126751A (ja) * | 1993-07-27 | 1999-05-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH08195493A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH09312259A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH10144924A (ja) * | 1996-11-08 | 1998-05-29 | Samsung Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
| JP2004046154A (ja) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | アクティブ・マトリクス有機電界発光素子及びその製造方法 |
| JP2009539231A (ja) * | 2006-02-10 | 2009-11-12 | プンサン マイクロテック カンパニー リミティッド | 高圧ガスアニーリング装置及び方法 |
| JP2007329449A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Sdi Co Ltd | 有機電界発光表示装置及び携帯用電子機器 |
| JP2013033998A (ja) * | 2009-09-04 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8890166B2 (en) | 2009-09-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| CN103185998A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| CN103185998B (zh) * | 2011-12-30 | 2015-07-15 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| JP2020149041A (ja) * | 2019-03-14 | 2020-09-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
| JP7417408B2 (ja) | 2019-03-14 | 2024-01-18 | 三星ディスプレイ株式會社 | 表示装置 |
| US11910650B2 (en) | 2019-03-14 | 2024-02-20 | Samsung Display Co., Ltd. | Display device including first high permittivity insulation layer on first active pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI272641B (en) | Method of manufacturing a semiconductor device | |
| US9997543B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI330862B (en) | Semiconductor apparatus and fabrication method of the same | |
| US8227805B2 (en) | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film | |
| US7538011B2 (en) | Method of manufacturing a semiconductor device | |
| JP2021144956A (ja) | 発光装置 | |
| KR100803231B1 (ko) | 반도체장치 및 그의 제작방법 | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| JP2003288994A (ja) | 発光装置およびその作製方法 | |
| JP2003188387A (ja) | 薄膜トランジスタ及びその製造方法 | |
| TW200915395A (en) | Method of manufacturing thin film semiconductor device | |
| JP2002124678A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003068757A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4006993B2 (ja) | 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法 | |
| JP4006990B2 (ja) | 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法 | |
| JP4830189B2 (ja) | 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法 | |
| JP2002261290A (ja) | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 | |
| JP2003168690A (ja) | トランジスタ及びトランジスタの製造方法 | |
| JP4387090B2 (ja) | 半導体装置の作製方法 | |
| JP2010147269A (ja) | 薄膜半導体装置の製造方法 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2002261009A (ja) | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP2002158358A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |