JPH10144924A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH10144924A JPH10144924A JP29630996A JP29630996A JPH10144924A JP H10144924 A JPH10144924 A JP H10144924A JP 29630996 A JP29630996 A JP 29630996A JP 29630996 A JP29630996 A JP 29630996A JP H10144924 A JPH10144924 A JP H10144924A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating film
- pattern
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 チャンネル導電層の全面に遮断膜として絶縁
膜を備える薄膜トランジスタ及びその製造方法を提供す
る。 【解決手段】 本発明の薄膜トランジスタは、半導体基
板２０と、前記半導体基板２０上の限定領域に形成され
た第１導電層パターン２２ａと、前記第１導電層パター
ン２２ａを含む前記半導体基板２０の全面に形成された
第１絶縁膜２４と、前記絶縁膜２４の限定領域に前記第
１導電層パターン２２ａを取り囲むように形成され縁部
には導電性不純物が注入された第２導電層パターン２６
ａと、前記第２導電層パターン２６ａの上部全面に形成
された第２絶縁膜パターン２８ａを備えることを特徴と
する。これにより、薄膜トランジスタのスレショルド電
圧の変化や特性劣化の防止が可能である。
膜を備える薄膜トランジスタ及びその製造方法を提供す
る。 【解決手段】 本発明の薄膜トランジスタは、半導体基
板２０と、前記半導体基板２０上の限定領域に形成され
た第１導電層パターン２２ａと、前記第１導電層パター
ン２２ａを含む前記半導体基板２０の全面に形成された
第１絶縁膜２４と、前記絶縁膜２４の限定領域に前記第
１導電層パターン２２ａを取り囲むように形成され縁部
には導電性不純物が注入された第２導電層パターン２６
ａと、前記第２導電層パターン２６ａの上部全面に形成
された第２絶縁膜パターン２８ａを備えることを特徴と
する。これにより、薄膜トランジスタのスレショルド電
圧の変化や特性劣化の防止が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ及
びその製造方法に係り、特にチャンネル導電層上に遮断
膜として絶縁膜を備える薄膜トランジスタ及びその製造
方法に関する。
びその製造方法に係り、特にチャンネル導電層上に遮断
膜として絶縁膜を備える薄膜トランジスタ及びその製造
方法に関する。
【０００２】
【従来の技術】メモリデバイスの一つであるスタティッ
クＲＡＭ（以下、ＳＲＡＭという）の負荷素子として用
いられる薄膜トランジスタ（以下、ＴＦＴという）は４
メガバイト以上の高集積製品では必須の素子である。Ｔ
ＦＴはその構造に応じてトップ（top ）ゲートＴＦＴと
ボトム（bottom）ゲートＴＦＴに大別される。トップゲ
ートＴＦＴはゲート電極がチャンネル導電層の上部に位
置し、ボトムゲートＴＦＴはチャンネル導電層がゲート
電極の上部に位置する。通常、製造工程が容易であるボ
トムゲートＴＦＴが広く用いられている。
クＲＡＭ（以下、ＳＲＡＭという）の負荷素子として用
いられる薄膜トランジスタ（以下、ＴＦＴという）は４
メガバイト以上の高集積製品では必須の素子である。Ｔ
ＦＴはその構造に応じてトップ（top ）ゲートＴＦＴと
ボトム（bottom）ゲートＴＦＴに大別される。トップゲ
ートＴＦＴはゲート電極がチャンネル導電層の上部に位
置し、ボトムゲートＴＦＴはチャンネル導電層がゲート
電極の上部に位置する。通常、製造工程が容易であるボ
トムゲートＴＦＴが広く用いられている。
【０００３】一方、単結晶シリコンをチャンネル導電層
として用いるバルクトランジスタとは異なり、ＴＦＴは
チャンネル導電層を非晶質シリコン層で形成する。ＴＦ
Ｔの特性が劣化する一つの要因としては、ＴＦＴの形成
中または形成後に行われる一連の工程で発生する湿気や
湿式洗浄などによる汚染がある。この汚染はＴＦＴの電
圧を変化させてＴＦＴを採用するＳＲＡＭセルの特性に
致命的な影響を与えると知られている。
として用いるバルクトランジスタとは異なり、ＴＦＴは
チャンネル導電層を非晶質シリコン層で形成する。ＴＦ
Ｔの特性が劣化する一つの要因としては、ＴＦＴの形成
中または形成後に行われる一連の工程で発生する湿気や
湿式洗浄などによる汚染がある。この汚染はＴＦＴの電
圧を変化させてＴＦＴを採用するＳＲＡＭセルの特性に
致命的な影響を与えると知られている。
【０００４】従来の技術によるＴＦＴ及びその製造方法
を添付した図面に基づき詳しく説明する。図６は従来の
技術によるＴＦＴの断面図である。図６を参照すれば、
従来の技術によるＴＦＴは半導体基板１０上にゲート電
極として第１導電層パターン１２が形成されている。第
１導電層パターン１２が形成されている半導体基板１０
の全面には第１絶縁膜１４が形成されている。第１絶縁
膜１４上には第１導電層パターン１２の全面を取り囲む
第２導電層パターン１６ａが形成されている。第２導電
層パターン１６ａはチャンネル導電層である。
を添付した図面に基づき詳しく説明する。図６は従来の
技術によるＴＦＴの断面図である。図６を参照すれば、
従来の技術によるＴＦＴは半導体基板１０上にゲート電
極として第１導電層パターン１２が形成されている。第
１導電層パターン１２が形成されている半導体基板１０
の全面には第１絶縁膜１４が形成されている。第１絶縁
膜１４上には第１導電層パターン１２の全面を取り囲む
第２導電層パターン１６ａが形成されている。第２導電
層パターン１６ａはチャンネル導電層である。
【０００５】次いで、図６に示された従来の技術による
ＴＦＴの製造方法を添付した図面に基づき詳しく説明す
る。図７乃至図１０は従来の技術によるＴＦＴの製造方
法の各段階を示す。まず、図７を参照すれば、半導体基
板１０上の限定領域にゲート電極として第１導電層パタ
ーン１２を形成する。第１導電層パターン１２はドーピ
ングされたポリシリコン層で形成する。引き続き、第１
導電層パターン１２を有する半導体基板１０の全面に第
１絶縁膜１４を形成する。
ＴＦＴの製造方法を添付した図面に基づき詳しく説明す
る。図７乃至図１０は従来の技術によるＴＦＴの製造方
法の各段階を示す。まず、図７を参照すれば、半導体基
板１０上の限定領域にゲート電極として第１導電層パタ
ーン１２を形成する。第１導電層パターン１２はドーピ
ングされたポリシリコン層で形成する。引き続き、第１
導電層パターン１２を有する半導体基板１０の全面に第
１絶縁膜１４を形成する。
【０００６】次いで、図８に示すように、第１絶縁膜１
４の全面に第２導電層１６を形成した後、その全面に導
電性不純物をイオン注入する。第２導電層１６は非晶質
チャンネル導電層として熱処理工程により結晶化され
る。図９は第２導電層パターンを形成する段階を示す。
第２導電層（図８の１６）の全面にフォトレジスト膜を
塗布して前記第１導電層パターン１２とその周辺部を限
定するフォトレジストパターン１７を形成する。前記フ
ォトレジストパターン１７を食刻マスクとして第２導電
層（図８の１６）をパタニングすると、フォトレジスト
パターン１７と同じ面積を限定する第２導電層パターン
１６ａが形成される。その後、フォトレジストパターン
１７を取り除き、結果物を熱処理して第１絶縁膜１４と
第２導電層パターン１６ａとの界面に酸化膜を成長させ
る。これは前記界面のトラップ密度を低減してＴＦＴの
特性を改善させる。
４の全面に第２導電層１６を形成した後、その全面に導
電性不純物をイオン注入する。第２導電層１６は非晶質
チャンネル導電層として熱処理工程により結晶化され
る。図９は第２導電層パターンを形成する段階を示す。
第２導電層（図８の１６）の全面にフォトレジスト膜を
塗布して前記第１導電層パターン１２とその周辺部を限
定するフォトレジストパターン１７を形成する。前記フ
ォトレジストパターン１７を食刻マスクとして第２導電
層（図８の１６）をパタニングすると、フォトレジスト
パターン１７と同じ面積を限定する第２導電層パターン
１６ａが形成される。その後、フォトレジストパターン
１７を取り除き、結果物を熱処理して第１絶縁膜１４と
第２導電層パターン１６ａとの界面に酸化膜を成長させ
る。これは前記界面のトラップ密度を低減してＴＦＴの
特性を改善させる。
【０００７】図１０はソース及びドレイン領域を形成す
る段階を示す。具体的に、第２導電層パターン１６ａの
縁部に導電性不純物をイオン注入すると、不純物領域１
６ｂ，１６ｃが形成されるが、このうち、参照番号１６
ｂはソース領域であり、１６ｃはドレイン領域である。
る段階を示す。具体的に、第２導電層パターン１６ａの
縁部に導電性不純物をイオン注入すると、不純物領域１
６ｂ，１６ｃが形成されるが、このうち、参照番号１６
ｂはソース領域であり、１６ｃはドレイン領域である。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の技術によるＴＦＴ及びその製造方法は、ＴＦＴのチャ
ンネル導電層上にソース及びドレイン領域を形成するた
め、イオンをその全面に直接注入することにより、チャ
ンネル導電層が損なわれる。かつ、導電層のチャンネル
の厚さを薄く形成すべきである。その結果、ドーピング
が制限されてチャンネル導電層のドーピングプロファイ
ルが悪化する。さらに、ＴＦＴのチャンネル導電層が酸
化工程中に直接露出されて酸化されるため、チャンネル
導電層の形態（morphology）が不良になる。
の技術によるＴＦＴ及びその製造方法は、ＴＦＴのチャ
ンネル導電層上にソース及びドレイン領域を形成するた
め、イオンをその全面に直接注入することにより、チャ
ンネル導電層が損なわれる。かつ、導電層のチャンネル
の厚さを薄く形成すべきである。その結果、ドーピング
が制限されてチャンネル導電層のドーピングプロファイ
ルが悪化する。さらに、ＴＦＴのチャンネル導電層が酸
化工程中に直接露出されて酸化されるため、チャンネル
導電層の形態（morphology）が不良になる。
【０００９】したがって、本発明の目的は上述した従来
の技術の問題点を解決するため、チャンネル導電層の全
面に遮断膜として絶縁膜を備えるＴＦＴを提供するにあ
る。本発明の他の目的は前記ＴＦＴの製造に好適な製造
方法を提供するにある。
の技術の問題点を解決するため、チャンネル導電層の全
面に遮断膜として絶縁膜を備えるＴＦＴを提供するにあ
る。本発明の他の目的は前記ＴＦＴの製造に好適な製造
方法を提供するにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明のＴＦＴは、半導体基板と、前記半導体基板上
の限定領域に形成された第１導電層パターンと、前記第
１導電層パターンを含む前記半導体基板の全面に形成さ
れた第１絶縁膜と、前記絶縁膜の限定領域に、前記第１
導電層パターンを取り囲むように形成され、縁部には導
電性不純物が注入された第２導電層パターンと、前記第
２導電層パターンの上部全面に形成された第２絶縁膜パ
ターンを備えることを特徴とする。
に本発明のＴＦＴは、半導体基板と、前記半導体基板上
の限定領域に形成された第１導電層パターンと、前記第
１導電層パターンを含む前記半導体基板の全面に形成さ
れた第１絶縁膜と、前記絶縁膜の限定領域に、前記第１
導電層パターンを取り囲むように形成され、縁部には導
電性不純物が注入された第２導電層パターンと、前記第
２導電層パターンの上部全面に形成された第２絶縁膜パ
ターンを備えることを特徴とする。
【００１１】前記第２絶縁膜パターンは前記第２導電層
パターンに対する遮断膜であり、シリコン酸化膜、高温
熱酸化膜（以下、ＨＴＯという）及びプラズマベース酸
化膜よりなる群から選ばれたいずれか一つの物質膜であ
る。そして、前記第１及び第２導電層パターンはドーピ
ングされたポリシリコン層及び非晶質シリコン層よりな
る群から選ばれたいずれか一つの物質層である。
パターンに対する遮断膜であり、シリコン酸化膜、高温
熱酸化膜（以下、ＨＴＯという）及びプラズマベース酸
化膜よりなる群から選ばれたいずれか一つの物質膜であ
る。そして、前記第１及び第２導電層パターンはドーピ
ングされたポリシリコン層及び非晶質シリコン層よりな
る群から選ばれたいずれか一つの物質層である。
【００１２】前記第２絶縁膜パターンは、後続くチャン
ネル導電層パターン形成時のフォトレジストによる重金
属の汚染やフォトレジスト除去工程時の湿式性不純物イ
オンなどによりチャンネル導電層が汚れることを防止す
るシリコンナイトライド遮断膜である。前記他の目的を
達成するために本発明のＴＦＴの製造方法は、（ａ）半
導体基板上に第１導電層を形成してパタニングする段階
と、（ｂ）前記パタニングされた第１導電層が形成され
た前記半導体基板上に第１絶縁膜を形成する段階と、
（ｃ）前記第１絶縁膜の全面に第２導電層及び第２絶縁
膜を順次に形成する段階と、（ｄ）前記結果物の全面に
導電性不純物をイオン注入する段階と、（ｅ）前記第２
絶縁膜及び第２導電層をパタニングする段階と、（ｆ）
前記パタニングされた第２導電層の縁部にソース及びド
レイン領域を形成する段階とを含むことを特徴とする。
ネル導電層パターン形成時のフォトレジストによる重金
属の汚染やフォトレジスト除去工程時の湿式性不純物イ
オンなどによりチャンネル導電層が汚れることを防止す
るシリコンナイトライド遮断膜である。前記他の目的を
達成するために本発明のＴＦＴの製造方法は、（ａ）半
導体基板上に第１導電層を形成してパタニングする段階
と、（ｂ）前記パタニングされた第１導電層が形成され
た前記半導体基板上に第１絶縁膜を形成する段階と、
（ｃ）前記第１絶縁膜の全面に第２導電層及び第２絶縁
膜を順次に形成する段階と、（ｄ）前記結果物の全面に
導電性不純物をイオン注入する段階と、（ｅ）前記第２
絶縁膜及び第２導電層をパタニングする段階と、（ｆ）
前記パタニングされた第２導電層の縁部にソース及びド
レイン領域を形成する段階とを含むことを特徴とする。
【００１３】第２絶縁膜は遮断膜として用いられ、シリ
コン酸化膜、高温熱酸化膜及びプラズマベース酸化膜よ
りなる群から選ばれたいずれか一つの物質膜で形成す
る。そして、前記第１及び第２導電層はドーピングされ
たポリシリコン層及び非晶質シリコン層よりなる群から
選ばれたいずれか一つの物質層で形成する。
コン酸化膜、高温熱酸化膜及びプラズマベース酸化膜よ
りなる群から選ばれたいずれか一つの物質膜で形成す
る。そして、前記第１及び第２導電層はドーピングされ
たポリシリコン層及び非晶質シリコン層よりなる群から
選ばれたいずれか一つの物質層で形成する。
【００１４】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。まず、図１は本発明
によるＴＦＴの断面図であり、前記ＴＦＴは、半導体基
板２０と、半導体基板２０の一部領域を限定して形成さ
れた第１導電層パターン２２ａと、この結果物を含む半
導体基板２０の全面に形成された第１絶縁膜２４と、前
記結果物上に形成された後、前記第１導電層２２ａとそ
の周辺の一部領域を取り囲むように形成された第２導電
層パターン２６ａ及び第２絶縁膜パターン２８ａと、前
記第２導電層パターン２６ａの両端に形成されたソース
及びドレイン領域２６ｂ，２６ｃとを含めてなる。
明の実施の形態を詳しく説明する。まず、図１は本発明
によるＴＦＴの断面図であり、前記ＴＦＴは、半導体基
板２０と、半導体基板２０の一部領域を限定して形成さ
れた第１導電層パターン２２ａと、この結果物を含む半
導体基板２０の全面に形成された第１絶縁膜２４と、前
記結果物上に形成された後、前記第１導電層２２ａとそ
の周辺の一部領域を取り囲むように形成された第２導電
層パターン２６ａ及び第２絶縁膜パターン２８ａと、前
記第２導電層パターン２６ａの両端に形成されたソース
及びドレイン領域２６ｂ，２６ｃとを含めてなる。
【００１５】かかる構成を有するＴＦＴを製造する方法
を説明する。先ず、図２を参照すれば、半導体基板２０
上の一部領域を限定する第１導電層パターン２２ａを形
成した後、この結果物の全面に第１絶縁膜２４を形成す
る。前記第１導電層パターン２２ａはゲート電極として
用いられるポリシリコン層や非晶質シリコン層で形成す
る。前記第１絶縁膜２４はシリコン酸化膜、ＨＴＯ膜及
びプラズマベース酸化膜よりなる群から選ばれたいずれ
か一つの物質膜で形成する。
を説明する。先ず、図２を参照すれば、半導体基板２０
上の一部領域を限定する第１導電層パターン２２ａを形
成した後、この結果物の全面に第１絶縁膜２４を形成す
る。前記第１導電層パターン２２ａはゲート電極として
用いられるポリシリコン層や非晶質シリコン層で形成す
る。前記第１絶縁膜２４はシリコン酸化膜、ＨＴＯ膜及
びプラズマベース酸化膜よりなる群から選ばれたいずれ
か一つの物質膜で形成する。
【００１６】引き続き、図３に示されたように、前記第
１絶縁膜２４の全面に第２導電層２６を形成した後、前
記第２導電層２６の全面に第２絶縁膜２８を形成する。
前記第２導電層２６は前記第１導電層パターン２２ａと
同じ物質を用いて形成する。同様に、前記第２絶縁膜２
８は第１絶縁膜２４を形成する前記群から選ばれたいず
れか一つの物質膜で形成する。
１絶縁膜２４の全面に第２導電層２６を形成した後、前
記第２導電層２６の全面に第２絶縁膜２８を形成する。
前記第２導電層２６は前記第１導電層パターン２２ａと
同じ物質を用いて形成する。同様に、前記第２絶縁膜２
８は第１絶縁膜２４を形成する前記群から選ばれたいず
れか一つの物質膜で形成する。
【００１７】前記第２導電層２６はチャンネル導電層と
して用いる。前記第２絶縁膜２８は遮断膜としてフォト
レジスト工程における重金属の汚染や湿式性不純物イオ
ンなどによりチャンネル導電層が汚れることを防止する
に用いられる。のみならず、後続く工程及び信頼性テス
ト時の湿気浸透によるＴＦＴの特性劣化を根本的に取り
除くにも用いられる。
して用いる。前記第２絶縁膜２８は遮断膜としてフォト
レジスト工程における重金属の汚染や湿式性不純物イオ
ンなどによりチャンネル導電層が汚れることを防止する
に用いられる。のみならず、後続く工程及び信頼性テス
ト時の湿気浸透によるＴＦＴの特性劣化を根本的に取り
除くにも用いられる。
【００１８】前記第２絶縁膜２８を形成した後は第２絶
縁膜２８の全面にトランジスタのスレショルド電圧を調
節するため、導電層不純物をイオン注入する。次いで、
前記第２絶縁膜２８の全面にフォトレジスト膜を塗布し
て前記第１導電層パターン２２ａとその周囲の一部領域
を取り囲むフォトレジストパターン２９ａを形成する。
前記フォトレジストパターン２９ａを食刻マスクとして
前記第２絶縁膜２８及び第２導電層２６を順次に異方性
食刻する。この結果、図４に示されたように、第２絶縁
膜パターン２８ａ及び第２導電層パターン２６ａが形成
される。
縁膜２８の全面にトランジスタのスレショルド電圧を調
節するため、導電層不純物をイオン注入する。次いで、
前記第２絶縁膜２８の全面にフォトレジスト膜を塗布し
て前記第１導電層パターン２２ａとその周囲の一部領域
を取り囲むフォトレジストパターン２９ａを形成する。
前記フォトレジストパターン２９ａを食刻マスクとして
前記第２絶縁膜２８及び第２導電層２６を順次に異方性
食刻する。この結果、図４に示されたように、第２絶縁
膜パターン２８ａ及び第２導電層パターン２６ａが形成
される。
【００１９】前記フォトレジストパターン２９ａを取り
除いた後、前記第２導電層パターン２６ａと第１絶縁膜
２４との界面に酸化膜（図示せず）を成長させる。この
酸化膜はトラップ密度を低減してＴＦＴの特性を向上さ
せる。次いで、図５に示されたように、前記第２絶縁膜
パターン２８ａの縁部領域に導電性不純物をイオン注入
する。このように注入された導電性不純物は前記第２絶
縁膜パターン２８ａの下部に形成された前記第２導電層
パターン２６ａに拡散して前記第２導電層パターン２６
ａの縁部領域に不純物領域３０，３２が形成される。こ
こで、前記不純物領域３０はソース領域であり、不純物
領域３２はドレイン領域である。
除いた後、前記第２導電層パターン２６ａと第１絶縁膜
２４との界面に酸化膜（図示せず）を成長させる。この
酸化膜はトラップ密度を低減してＴＦＴの特性を向上さ
せる。次いで、図５に示されたように、前記第２絶縁膜
パターン２８ａの縁部領域に導電性不純物をイオン注入
する。このように注入された導電性不純物は前記第２絶
縁膜パターン２８ａの下部に形成された前記第２導電層
パターン２６ａに拡散して前記第２導電層パターン２６
ａの縁部領域に不純物領域３０，３２が形成される。こ
こで、前記不純物領域３０はソース領域であり、不純物
領域３２はドレイン領域である。
【００２０】
【発明の効果】このように本発明によるＴＦＴ及びその
製造方法においては、チャンネル導電層の全面に遮断膜
の役割を行う絶縁膜を備えている。この絶縁膜により前
記チャンネル導電層の厚さを薄く形成することができ、
チャンネル導電層が薄く形成されても、イオン注入過程
で表面が損傷されることを防止することができる。この
結果、前記チャンネル導電層のドーピングプロファイル
は改善され得る。したがって、根本的にＴＦＴのスレシ
ョルド電圧の変化と特性劣化を防止することができる。
製造方法においては、チャンネル導電層の全面に遮断膜
の役割を行う絶縁膜を備えている。この絶縁膜により前
記チャンネル導電層の厚さを薄く形成することができ、
チャンネル導電層が薄く形成されても、イオン注入過程
で表面が損傷されることを防止することができる。この
結果、前記チャンネル導電層のドーピングプロファイル
は改善され得る。したがって、根本的にＴＦＴのスレシ
ョルド電圧の変化と特性劣化を防止することができる。
【００２１】本発明は前記実施例に限るものでなく、多
くの変形が本発明の技術的な思想内において当分野の通
常の知識を持つ者により可能なのは明らかである。
くの変形が本発明の技術的な思想内において当分野の通
常の知識を持つ者により可能なのは明らかである。
【図１】本発明による薄膜トランジスタの断面図であ
る。
る。
【図２】本発明による薄膜トランジスタの製造方法の段
階を示す図面である。
階を示す図面である。
【図３】本発明による薄膜トランジスタの製造方法の段
階を示す図面である。
階を示す図面である。
【図４】本発明による薄膜トランジスタの製造方法の段
階を示す図面である。
階を示す図面である。
【図５】本発明による薄膜トランジスタの製造方法の段
階を示す図面である。
階を示す図面である。
【図６】従来の技術による薄膜トランジスタの断面図で
ある。
ある。
【図７】従来の技術による薄膜トランジスタの製造方法
の段階を示す図面である。
の段階を示す図面である。
【図８】従来の技術による薄膜トランジスタの製造方法
の段階を示す図面である。
の段階を示す図面である。
【図９】従来の技術による薄膜トランジスタの製造方法
の段階を示す図面である。
の段階を示す図面である。
【図１０】従来の技術による薄膜トランジスタの製造方
法の段階を示す図面である。
法の段階を示す図面である。
２０ 半導体基板 ２２ａ 第１導電層パターン ２４ 第１絶縁膜 ２６ 第２導電層 ２６ａ 第２導電層パターン ２６ｂ ソース領域 ２６ｃ ドレイン領域 ２８ 第２絶縁膜 ２８ａ 第２絶縁膜パターン ２９ａ フォトレジストパターン ３０ 不純物領域（ソース領域） ３２ 不純物領域（ドレイン領域）
Claims (7)
- 【請求項１】 半導体基板と、 前記半導体基板上の限定領域に形成された第１導電層パ
ターンと、 前記第１導電層パターンを含む前記半導体基板の全面に
形成された第１絶縁膜と、 前記絶縁膜の限定領域に、前記第１導電層パターンを取
り囲むように形成され、縁部には導電性不純物が注入さ
れた第２導電層パターンと、 前記第２導電層パターンの上部全面に形成された第２絶
縁膜パターンを備えることを特徴とする薄膜トランジス
タ。 - 【請求項２】 前記第２絶縁膜パターンは前記第２導電
層パターンに対する遮断膜であることを特徴とする請求
項１に記載の薄膜トランジスタ。 - 【請求項３】 前記第２絶縁膜パターンはシリコン酸化
膜、高温熱酸化膜及びプラズマベース酸化膜よりなる群
から選ばれたいずれか一つの物質膜であることを特徴と
する請求項１に記載の薄膜トランジスタ。 - 【請求項４】 前記第１及び第２導電層パターンはドー
ピングされたポリシリコン層及び非晶質シリコン層より
なる群から選ばれたいずれか一つの物質層であることを
特徴とする請求項１に記載の薄膜トランジスタ。 - 【請求項５】 （ａ）半導体基板上に第１導電層を形成
してパタニングする段階と、 （ｂ）前記パタニングされた第１導電層が形成された前
記半導体基板上に第１絶縁膜を形成する段階と、 （ｃ）前記第１絶縁膜の全面に第２導電層及び第２絶縁
膜を順次に形成する段階と、 （ｄ）前記結果物の全面に導電性不純物をイオン注入す
る段階と、 （ｅ）前記第２絶縁膜及び第２導電層をパタニングする
段階と、 （ｆ）前記パタニングされた第２導電層の縁部にソース
及びドレイン領域を形成する段階とを含むことを特徴と
する薄膜トランジスタの製造方法。 - 【請求項６】 前記第１及び第２絶縁膜は遮断膜として
用いられ、シリコン酸化膜、高温熱酸化膜及びプラズマ
ベース酸化膜よりなる群から選ばれたいずれか一つの物
質膜で形成することを特徴とする請求項５に記載の薄膜
トランジスタの製造方法。 - 【請求項７】 前記第１及び第２導電層はドーピングさ
れたポリシリコン層及び非晶質シリコン層よりなる群か
ら選ばれたいずれか一つの物質層で形成することを特徴
とする請求項５に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29630996A JPH10144924A (ja) | 1996-11-08 | 1996-11-08 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29630996A JPH10144924A (ja) | 1996-11-08 | 1996-11-08 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144924A true JPH10144924A (ja) | 1998-05-29 |
Family
ID=17831886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29630996A Pending JPH10144924A (ja) | 1996-11-08 | 1996-11-08 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144924A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
-
1996
- 1996-11-08 JP JP29630996A patent/JPH10144924A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736446A (en) | Method of fabricating a MOS device having a gate-side air-gap structure | |
| JP2731056B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2908715B2 (ja) | モスフェット（ｍｏｓｆｅｔ）及びその製造方法 | |
| JP2000138375A (ja) | 半導体装置およびその製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10144924A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100529618B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100265824B1 (ko) | 엘디디 구조의 트랜지스터 제조방법 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JPH098308A (ja) | 半導体素子のトランジスター及びその製造方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| KR0137538B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100307458B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 |