FR2700062A1 - Procédé pour fabriquer un transistor à films minces. - Google Patents

Procédé pour fabriquer un transistor à films minces. Download PDF

Info

Publication number
FR2700062A1
FR2700062A1 FR9315834A FR9315834A FR2700062A1 FR 2700062 A1 FR2700062 A1 FR 2700062A1 FR 9315834 A FR9315834 A FR 9315834A FR 9315834 A FR9315834 A FR 9315834A FR 2700062 A1 FR2700062 A1 FR 2700062A1
Authority
FR
France
Prior art keywords
layer
chemical attack
pattern
insulating film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9315834A
Other languages
English (en)
Other versions
FR2700062B1 (fr
Inventor
Oh Eui Yeol
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019920026233A external-priority patent/KR940016916A/ko
Priority claimed from KR1019920026230A external-priority patent/KR100290919B1/ko
Priority claimed from KR1019930000263A external-priority patent/KR960008737B1/ko
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of FR2700062A1 publication Critical patent/FR2700062A1/fr
Application granted granted Critical
Publication of FR2700062B1 publication Critical patent/FR2700062B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé pour fabriquer un transistor à films minces, consistant à former une électrode de grille (12) sur un substrat isolant transparent (11); à superposer plusieurs films isolants de grille (13, 14) dotés d'indices de réfraction différents, et à déposer une couche semi-conductrice (15), une couche d'arrêt de réactif d'attaque chimique (16) et un film de photorésist; à exposer la structure résultante à une lumière arrière en utilisant l'électrode (12) comme masque, et à développer le film de photorésist pour le doter d'un motif afin que l'électrode (12) soit recouverte d'une longueur de recouvrement prédéterminée par chacune d'une électrode de source (19a) et d'une électrode de drain (19b) formées ultérieurement; à soumettre à une attaque chimique sélective la couche (16); à éliminer le film de photorésist et puis à déposer une couche semi-conductrice dopée de type N à forte concentration (18) et une couche de métal; et à éliminer des parties de la couche (18) et de la couche de métal, disposées au-dessus de la couche (16), pour former les électrodes de source et de drain (19a, 19b).

Description

Procédé r > our fabriquer un transistor à films minces
La présente invention concerne, d'une manière générale, un procédé pour fabriquer un transistor à films minces et, plus particulièrement, un procédé pour fabriquer un transistor à films minces destiné à être utilisé comme élément de commutation dans un dispositif d'affichage à cristaux liquides, en permettant une fabrication facile et une amélioration des caractéristiques du dispositif à l'aide d' un auto-alignement.
En général, les dispositifs d'affichage à cristaux liquides à transistors à films minces (TFT-LCD) comprennent une plaque inférieure comportant des TFT et des électrodes d'éléments d'image, et une plaque supérieure comportant des filtres de couleur et des électrodes communes. Un espace défini entre la plaque supérieure et la plaque inférieure est rempli de cristaux liquides. Des plaques de polarisation destinées à polariser linéairement des rayons visibles sont fixées à des surfaces opposées de ces plaques respectivement constituées de substrats en verre, par exemple.
La figure la est un schéma d'un circuit équivalent d'une matrice générale de TFT-LCD présentant la disposition décrite ci-dessus. La figure lb est un schéma d'un circuit équivalent d'un élément d'image unitaire de la matrice de la figure la.
Comme on peut le voir sur la figure la, le dispositif
TFT-LCD comprend plusieurs lignes de signaux de grille G1 à
GN respectivement disposées entre des zones d'éléments d'image voisines dans une première direction, plusieurs lignes de signaux de données D1 à DN respectivement disposées entre des zones d'éléments d'image voisines dans une seconde direction perpendiculaire à la direction des lignes de signaux de grille, et plusieurs transistors à films minces Q11 a Qm respectivement disposés au niveau de chaque zone d'élément d'image correspondante et adaptés pour appliquer une tension de données à partir de chacune des lignes de données D1 à DM correspondantes vers chacune des électrodes d'éléments d'image correspondantes et chacun des cristaux liquides en fonction d'un signal provenant de chacune des lignes de signaux de grille G1 à GN correspondantes.
Dans chaque élément d'image unitaire de ce dispositif
TFT-LCD, il est prévu un condensateur Csm et un condensateur supplémentaire CLC formés du fait que le TFT sert d'élément de commutation pour l'élément d'image unitaire et les cristaux liquides présents entre les électrodes des plaques supérieure et inférieure.
Lors du fonctionnement du dispositif TFT-LCD présentant la disposition décrite ci-dessus, une tension de signal de grille est appliquée sélectivement au TFT qui constitue l'élément de commutation de chaque élément d'image unitaire.
Lorsque le TFT reçoit la tension de signal de grille, il est mis en circuit de sorte qu'une tension de données porteuse d'informations d'image peut être appliquée a l'électrode d'élément d'image correspondante et aux cristaux liquides correspondants par l'intermédiaire du TFT pendant 2 heures.
Lorsqu'une tension de données est appliquée au TFT de chaque élément d'image unitaire, la disposition des molécules des cristaux liquides est modifiée, ce qui entraîne un changement de propriétés optiques. En conséquence, une image est affichée.
Pour obtenir des images de haute qualité dans ce dispositif TFT-LCD, la surface d'affichage destinée à afficher une image, c'est-à-dire le taux d'ouverture, doit être important(e). En outre, le courant de fuite à partir des
TFT doit être réduit au minimum.
Pour améliorer le taux d'ouverture, la surface occupée par le TFT de chaque élément d'image unitaire doit être réduite. Ceci s'explique par le fait que la zone dans laquelle le TFT de chaque élément d'image unitaire est formé ne peut afficher aucune image.
La tension de données appliquée à l'électrode d'élément d'image de chaque élément d'image unitaire et aux cristaux liquides par l'intermédiaire du TFT correspondant doit être maintenue pendant un temps prédéterminé par les condensateurs Csm et CLC définis à la fois par l'électrode d'élément d'image et les cristaux liquides, même lorsqu'aucune tension de signal de grille n'est appliquée.
Dans un cas idéal, la charge totale présente dans les condensateurs définis par l'électrode d'élément d'image et les cristaux liquides est maintenue Jusqu'à ce qu'un signal suivant soit appliqué au TFT qui se trouve dans son état hors circuit. Dans la pratique, cependant, une fuite de courant se produit au niveau du TFT. Lorsque ce courant de fuite est insuffisemment réduit, une distorsion de la tension des cristaux liquides peut se produire, ce qui se traduit par l'apparition d'un phénomène de scintillement.
Par conséquent, la construction des TFT est très importante pour réaliser une amélioration du taux d'ouverture et une diminution du courant de fuite toutes deux nécessaires pour obtenir des images de haute qualité dans des dispositifs
TFT-LCD.
Autrement dit, lorsque l'on augmente le nombre d'éléments d'image pour obtenir une plus haute définition et une plus haute résolution dans des dispositifs TFT-LCD, il faut réduire les dimensions de chaque TFT-LCD. En outre, le courant de fuite doit avoir une valeur faible négligeable.
Récemment, des recherches actives ont été entreprises pour réduire au minimum le courant de fuite dans des TFT de faibles dimensions.
Un procédé conventionnel pour fabriquer un TFT va être décrit en relation avec les figures 2a à 2e.
Ce procédé conventionnel est utilisé pour fabriquer un
TFT du type à élément d'arrêt de réactif d'attaque chimique.
Conformément à ce procédé, une couche de métal opaque faite d'Al, de Ta ou de Cr est formée sur un substrat isolant transparant 1 pour définir une électrode de grille 2 visible sur la figure 2a. Sur la totalité de la surface exposée de la structure résultante, un film isolant de grille 3, une couche de silicium amorphe 4 et une couche d'arrêt de réactif d'attaque chimique 5 sont déposés séquentiellement par le procédé de dépôt chimique en phase vapeur activé au plasma (PECVD). Un film de photorésist 9 est ensuite appliqué sur la couche d'arrêt de réactif d'attaque chimique 5.
Ensuite, le film de photorésist 9 est soumis à une cuisson dure à une température de 110 C. En utilisant l'électrode de grille 2 comme masque, on soumet la structure résultante, au niveau de la face inférieure du substrat 1, à une exposition à une lumière arrière à l'aide de la technique d'auto-alignement comme illustré sur la figure 2b.
Au cours de cette exposition à une lumière arrière, le film de photorésist positif 9 est attaqué chimiquement par un révélateur au niveau de sa partie qui reçoit des faisceaux de lumière, tandis qu'il subsiste partiellement au niveau de sa partie qui ne reçoit pas les faisceaux de lumière en raison de l'électrode de grille opaque 2, c'est-à-dire au niveau de sa partie située immédiatement au-dessus de l'électrode de grille 2. La partie de photorésist restante sert de motif de photorésist.
A ce moment là, les faisceaux de lumière incidente arrière sont réfractés vers l'intérieur de l'électrode de grille 2 au niveau de bords de celle-ci en raison de leurs phénomènes de dispersion et de difraction. En conséquence, le motif de photorésist présente des dimensions inférieures à celles du motif de l'électrode de grille 2.
En utilisant comme masque le film de photorésist 9 doté d'un motif, on élimine sélectivement la couche d'arrêt de réactif d'attaque chimique 5 au niveau de sa partie exposée, comme illustré sur la figure 2c. A ce moment là, la longueur de recouvrement AL entre l'électrode de grille 2 et la couche d'arrêt de réactif d'attaque chimique 5 est proportionnelle à l'énergie de la lumière incidente. Par exemple, la longueur de recouvrement AL est inférieure à 1 pm lorsque l'énergie de la lumière incidente est de 0,5J/cm2.
Une couche de silicium amorphe 6 dopée avec des ions d'impureté de type N à forte concentration et une couche de métal 7 sont ensuite déposées séquentiellement sur la totalité de la surface exposée de la structure résultante, comme on peut le voir sur la figure 2d.
La couche de silicium amorphe de type N à forte concentration 6 et la couche de métal 7 sont éliminées sélectivement au niveau de leurs parties disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique 5 pour former des électrodes de source et de drain 7a et 7b visibles sur la figure 2e. Un TFT est ainsi obtenu.
Le fonctionnement du TFT fabriqué conformément au procédé conventionnel va maintenant être décrit.
Lorsqu'unie tension égale ou supérieure à la tension de seuil est appliquée à l'électrode de grille 2, un canal est formé au niveau de l'interface entre la couche de silicium amorphe 4 et le film isolant de grille 3, pour ainsi mettre la source et le drain en communication électrique l'un avec l'autre.
Ce procédé conventionnel pose toutefois les problèmes suivants.
Dans le TFT utilisé comme élément de commutation dans des dispositifs LCD et représenté sur la figure 3, un canal est formé, d'une manière générale, au niveau de l'interface entre le film isolant de grille et la couche de silicium amorphe (a-Si). En conséquence, lorsqu'il n'existe pas de recouvrement entre l'électrode de grille et les électrodes de source/drain, une zone de décalage est formée entre la couche de silicium amorphe et l'électrode de source, ce qui provoque un non fonctionnement du TFT. En revanche, lorsque la longueur de recouvrement est trop importante, les dimensions du TFT sont augmentées, ce qui se traduit par une diminution du taux d'ouverture. En outre, une capacité parasite peut exister entre l'électrode de grille et l'électrode de source/drain.Lorsque le TFT est hors circuit, cette capacité parasite affecte la tension des cristaux liquides en raison de son accouplement capacitif. Par conséquent, la tension des cristaux liquides varie de AV, ce qui se traduit par une dégradation de la qualité de l'image.
Il est par conséquent préférable que la longueur de recouvrement entre l'électrode de grille et l'électrode de source/drain soit de 1 à 2 pru.
Lors de la fabrication du TFT conformément au procédé conventionnel, on réalise une exposition à une lumière arrière en utilisant la technique d'auto-alignement à condition que le film isolant de grille 3 unique ait été formé et que l'électrode de grille 2 soit utilisée comme masque. Lors de cette exposition à une lumière arrière, des faisceaux de lumière sont réfractés vers l'intérieur de l'électrode de grille 2 au niveau de bords de cette dernière en raison de leurs phénomènes de dispersion et de défraction, comme cela a été mentionné précédemment. Par conséquent, il n'est pas possible d'obtenir une longueur de recouvrement qui ne soit pas inférieure à 1 pm, même si le motif du film de photorésist 9 est inférieur au motif de l'électrode de grille 2.Pour obtenir une plus grande longueur de recouvrement, l'exposition à la lumière doit être réalisée en utilisant une énergie importante pendant une longue durée.
Toutefois, cette exposition à une lumière se traduit par un racourcissement de la durée de vie du matériel d'exposition et par un allongement de la durée de l'étape de traitement par cette exposition. En conséquence, le rendement est réduit.
Etant donné que seule la couche d'arrêt de réactif d'attaque chimique est attaquée chimiquement par la technique d'auto-alignement conformément au procédé conventionnel, la couche de silicium amorphe qui sert de couche active pour le
TFT a une largeur supérieure à celle de l'électrode de grille. En conséquence, la lumière arrière pénètre dans la couche de silicium amorphe pendant le fonctionnement du dispositif TFT-LCD pour ainsi provoquer une exitation d'électrons dans la couche de silicium amorphe. Ceci a pour effet d'augmenter le courant de fuite.
En particulier, lorsque le procédé conventionnel est utilisé pour la fabrication de LCD destinés à des projecteurs aériens nécessitant une quantité de lumière 40 fois ou plus supérieure à celle des LCD destinés à la bureautique, le courant de fuite est davantage augmenté, tandis que le taux d'OWERTURE/FERMETURE du TFT est réduit. En conséquence, un phénomène de scintillement apparaît, d'où une dégradation des performances du LCD.
La présente invention a par conséquent pour but de remédier aux problèmes ci-dessus rencontrés dans l'art antérieur et de proposer un procédé pour fabriquer un TFT, permettant d'ajuster une longueur de recouvrement jusqu'à 2 pin ou plus, à l'aide d'un auto-alignement total, et de réduire la largeur d'une couche semi-conductrice à la largeur d'une électrode de grille ou moins, pour ainsi améliorer les performances d'un TFT-LCD et simplifier sa fabrication.
Conformément à la présente invention, ce but peut être atteint grâce à un procédé pour fabriquer un transistor à films minces, comportant les étapes qui consistent à former une électrode de grille sur un substrat isolant transparant ; à superposer plusieurs films isolants de grille présentant des indices de réfraction différents, dans un ordre d'indice de réfraction croissant, sur la totalité de la surface exposée de la structure résultante après formation de l'électrode de grille, et puis à déposer séquentiellement une couche semi-conductrice, une couche d'arrêt de réactif d'attaque chimique et un film de photorésist, dans cet ordre, sur la totalité de la surface exposée de la structure résultante après formation des films isolants de grille ; à soumettre la structure résultante à l'exposition d'une lumière arrière en utilisant l'électrode de grille comme masque, et puis à un développement pour doter d'un motif le film de photorésist afin que l'électrode de grille puisse être recouverte d'une longueur de recouvrement prédéterminée par chacune d'une électrode de source et d'une électrode de drain destinées à être formées lors d'une étape suivante ; à soumettre sélectivement à une attaque chimique la couche d'arrêt de réactif d'attaque chimique en utilisant le film de photorésist doté d'un motif comme masque ; à éliminer le film de photorésist doté d'un motif et puis à déposer séquentiellement une couche semi-conductrice dopée de type N à forte concentration et une couche de métal sur la totalité de la surface exposée de la structure résultante ; et à éliminer sélectivement des parties respectives de la couche semi-conductrice dopée du type N à forte concentration et de la couche de métal, disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique dotée d'un motif, pour former l'électrode de source et l'électrode de drain.
D'autres buts et aspects de la présente invention ressortiront plus clairement de la description détaillée suivante de modes de réalisation préférés de celle-ci, donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquel
la figure la est un schéma d'un circuit équivalent d'une matrice générale de TFT-LCD ;
la figure lb est un schéma d'un circuit équivalent d'un élément d'image unitaire de la matrice de la figure la ;
les figures 2a à 2e sont des vues en coupe illustrant respectivement un procédé conventionnel pour fabriquer un
TFT ;
la figure 3 est une vue en coupe schématique expliquant les problèmes rencontrés dans les TFT fabriqués conformément au procédé conventionnel ;;
les figures 4a à 4f sont des vues en coupe illustrant respectivement un procédé pour fabriquer un TFT conformément à un premier mode de réalisation préféré de la présente invention
la figure 5 est une vue schématique montrant un trajet de lumière à travers différents milieux ;
la figure 6 est un tableau indiquant des indices de réfraction de différents matériaux isolants ;
la figure 7 est une vue en coupe illustrant un procédé pour fabriquer un TFT conformément à un second mode de réalisation préféré de la présente invention ; ;
les figures 8a à 8d sont des vues en coupe illustrant respectivement un procédé pour fabriquer un TFT conformément à un troisième mode de réalisation préféré de la présente invention
les figures 9a à 9d sont des vues en coupe illustrant respectivement un procédé pour fabriquer un TFT conformément à un quatrième mode de réalisation préféré de la présente invention ; et
les figures 10a à 10f sont des vues en coupe illustrant respectivement un procédé pour fabriquer un TFT conformément à un cinquième mode de réalisation préféré de l'invention.
Conformément au premier mode de réalisation préféré de l'invention, illustré sur les figures 4a à 4f, une couche de métal opaque faite d'Al, de Cr, de Ta ou de Ti est formée sur un substrat isolant transparent 11 et puis dotée d'un motif pour définir une électrode de grille 12 visible sur la figure 4a.
Sur la totalité de la surface exposée de la structure résultante, un premier film isolant de grille 13 doté d'un indice de réfraction élevé et un second film isolant de grille 14 doté d'un indice de réfraction faible sont déposés séquentiellement, comme illustré sur la figure 4b. De préférence, le premier film isolant de grille 13 possède un indice de réfraction supérieur à 2, tandis que le second film isolant de grille 14 possède un indice de réfraction égal ou inférieur à 2. En référence à la figure 6 qui indique des indices de réfraction de différents matériaux isolants, Taros et TO, qui présentent un indice de réfraction supérieur à 2 peuvent être utilisés pour le premier film isolant de grille 13, tandis qu'Al203, SiO2 et SiOxNr peuvent être utilisés pour le second film isolant de grille 14.Grâce à cette différence d'indice de réfraction entre les films isolants de grille 13 et 14 il est possible d'obtenir une longueur de recouvrement d'environ 2 pin, comme cela sera décrit ultérieurement.
Lorsque le premier film isolant de grille 13 est constitué d'un film isolant en Ta2O5 formé par oxidation anodique, son indice de réfraction peut être ajusté à l'intérieur d'une plage de 2 à 2,7, en fonction des conditions d'utilisation.
Ensuite, une couche semi-conductrice 15, une couche d'arrêt de réactif d'attaque chimique 16 et un film de photorésist 17 sont déposés séquentiellement sur le second film isolant de grille 14. La couche semi-conductrice 15 peut être constituée de polysilicium ou de silicium amorphe. La couche d'arrêt de réactif d'attaque chimique 16 est constituée de Six,,
En utilisant l'électrode de grille 12 comme masque, on soumet ensuite la structure résultante à l'exposition d'une lumière arrière à l'aide de la technique d'auto-alignement, comme illustré sur la figure 4c. Lors de cette exposition à une lumière arrière, des faisceaux de lumière incidente sont réfractés vers l'intérieur des films isolants de grille 13 et 14.
La figure 5 représente un trajet de lumière à travers différents milieux. Un trajet optique défini dans deux milieux présentant des indices de réfraction différents nl et n2 peut être représenté par l'équation suivante selon la loi de Smell
n1Si#l=n2Sin# (1)
dans laquelle
91 est l'angle de déplacement de la lumière à travers le milieu nî
62 est l'angle de déplacement de la lumière à travers le milieu n2.
Dans le cas ou nl > n2, el est inférieur à 82. Au contraire, el est inférieur à 82, dans le cas où nl < n2.
Par conséquent, lorsque le premier film isolant de grille 13 et le second film isolant de grille 14 sont respectivement constitués d'un matériau présentant un indice de réfraction élevé et d'un matériau présentant un indice de réfraction faible, comme indiqué ci-dessus, des faisceaux de lumière incidente sont, lors de l'étape d'exposition à une lumière arrière, réfractés vers l'intérieur de l'électrode de grille 12 au niveau de parties "a" du premier film isolant de grille 13 disposées au niveau de bords de l'électrode de grille 12 du fait de leur phénomène de difraction. Au niveau de parties d'interface "b" entre le premier film isolant de grille 13 et le second film isolant de grille 14, les faisceaux de lumière incidente sont davantage réfractés vers l'intérieur de l'électrode de grille 12.En conséquence, le film de photorésist 17 est exposé à la lumière de sorte qu'une longueur de recouvrement plus importante est obtenue.
Ensuite, le film de photorésist 17 exposé à la lumière est développé et doté d'un motif afin de subsister uniquement au-dessus de l'électrode de grille 12 pour former un motif de film de photorésist visible sur la figure 4d. En utilisant le film de photorésist 17 doté d'un motif comme masque, on élimine ensuite sélectivement la couche d'arrêt de réactif d'attaque chimique 16 au niveau de sa partie exposée après la définition du motif du film de photorésist 17. Le film de photorésist 17 est ensuite éliminé.
Sur la totalité de la surface exposée de la structure résultante, une couche semi-conductrice 18 dopée avec des ions d'impureté de type N à forte concentration et une couche de métal 19 sont déposées séquentiellement comme illustré sur la figure 4e.
La couche semi-conductrice dopée de type N à forte concentration 18 et la couche de métal 19 sont éliminées sélectivement au niveau de leurs parties disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique 16 afin de former des électrodes de source et de drain 19a et 19b visibles sur la figure 4f. Un TFT est ainsi obtenu.
D'autre part, on peut voir illustré sur la figure 7 un procédé pour fabriquer un TFT selon un second mode de réalisation préféré de l'invention. Ce second mode de réalisation est semblable au premier mode de réalisation, excepté en ce qui concerne l'utilisation d'une structure de films isolants de grille triple comprenant trois films isolants de grille dotés d'indices de réfraction différents.
Sur la figure 7, les éléments correspondant à ceux des figures 4a à 4f sont désignés par les mêmes numéros de référence.
Conformément à ce second mode de réalisation, une couche de métal opaque constituée de Ta ou de Ti est formée sur un substrat isolant en verre 11 et puis dotée d'un motif pour définir une électrode de grille 12.
Sur l'électrode de grille 12, un premier film isolant de grille 20 constitué de TaO5 ou de TiO2 présentant un indice de réfraction supérieur à 2 est formé par le procédé d'oxidation anodique. Sur la totalité de la surface exposée de la structure résultante, un second film isolant de grille 21 constitué d'un matériau, tel que SiO2, présentant un indice de réfraction de 1 à 2, et un troisième film isolant de grille 22 constitué d'un matériau présentant un indice de réfraction égal à 1 sont déposés séquentiellement. Une couche semi-conductrice 15, une couche d'arrêt de réactif d'attaque chimique 16 et un film de photorésist 17 sont ensuite déposés séquentiellement sur le troisième film isolant 22.En utilisant l'électrode de grille 12 comme marque, on soumet ensuite la structure résultante à l'exposition d'une lumière arrière à l'aide de la technique d'auto-alignement selon la manière décrite en relation avec la figure 4c. Puis, un développement est réalisé pour définir le motif du film de photorésist 17. Les étapes suivantes pour fabriquer un TFT sont identiques à celles du premier mode de réalisation.
L'épaisseur de chacun des films isolants de grille 20, 21 et 22 n'est pas inférieure à 1000 A.
A titre de variante, le troisième film isolant de grille 22 qui possède l'indice de réfraction de 1 peut avoir une épaisseur inférieure à 1000 A, tandis que le premier film isolant de grille 20 qui possède l'indice de réfraction supérieur à 2 et le second film isolant de grille 21 qui possède l'indice de réfraction de 1 à 2 ont une épaisseur égale ou supérieure à 1000 A. Même dans ce dernier cas, il est possible d'obtenir le même effet que celui obtenu dans le premier cas, après l'exposition à la lumière arrière. Dans ce dernier cas, il est préférable d'utiliser un film de SiO2 pour le second film isolant de grille présentant l'indice de réfraction de 1 à 2 et l'épaisseur supérieure ou égale à 1000 A, et un film de SIN, pour le troisième film isolant de grille présentant l'indice de réfraction de 1 à 2 et l'épaisseur inférieure à 1000 A.
Les figures 8a à 8d illustrend respectivement un procédé pour fabriquer un TFT conformément à un troisième mode de réalisation préféré de la présente invention. Ce procédé utilise la technique d'auto-alignement pour réaliser une exposition arrière, et le procédé de photogravure et d'attaque chimique pour réaliser simultanément un motif tant d'une couche d'arrêt de réactif d'attaque chimique que d'une couche semi-conductrice. Sur les figures 8a à 8d, les éléments correspondant à ceux des figure 4a à 4f sont designés par les mêmes numéros de référence.
Conformément à ce troisième mode de réalisation, une couche de métal opaque est formée sur un substrat isolant transparent Il et puis dotée d'un motif pour définir une électrode de grille 12 visible sur la figure 8a. Sur la totalité de la surface exposée de la structure résultante, un premier film isolant de grille 13 présentant un indice de réfraction élevé et un second film isolant de grille 14 présentant un indice de réfraction faible sont déposés séquentiellement. Puis, une couche semi-conductrice 15, une couche d'arrêt de réactif d'attaque chimique 16 et un film de photorésist sont déposés séquentiellement sur le second film isolant de grille 14. La couche semi-conductrice 15 peut être constituée de polisilicium ou de silicium amorphe.La couche d'arrêt de réactif d'attaque chimique 16 est constituée de SiN,. En utilisant l'électrode de grille 12 comme masque, on soumet ensuite la structure résultante à l'exposition d'une lumière arrière à l'aide de la technique d'auto-alignement selon la manière décrite en relation avec la figure 4c. Puis, un développement est réalisé pour former le motif du film de photorésist 17 de façon que ce film de photorésist 17 puisse avoir un recouvrement suffisant.
En utilisant le film de photorésist 17 doté d'un motif comme masque, on soumet ensuite sélectivement à la fois la couche d'arrêt de réactif d'attaque chimique 16 et la couche semi-conductrice 15 à une attaque chimique oblique afin d'éliminer leurs parties exposées après la définition du motif du film de photorésist 17, comme illustré sur la figure 8b. Naturellement, une attaque chimique verticale peut être utilisée pour éliminer les parties exposées des couches 15 et 16. Le film de photorésist 17 est ensuite éliminé.
L'attaque chimique oblique est réalisée grâce à une attaque chimique par réactif liquide de la couche d'arrêt de réactif d'attaque chimique 16 à l'aide d'une solution de réactif d'attaque chimique d'oxyde tamponné (BOE) et puis grâce à une attaque chimique à sec de la couche semiconductrice 15 à l'aide d'un gaz d'attaque constitué de
CF4 + O, ou C2ClF5 : 02. Lorsque la couche semi-conductrice 15 est constituée d'une couche de silicium amorphe, l'attaque chimique oblique peut être réalisée suivant un angle d'inclinaison égal ou inférieur à 200 à l'aide d'un gaz d'attaque constitué de C2ClF5 : 02 = 5 : 4.
A titre de variante, la couche d'arrêt de réactif d'attaque chimique 16 et la couche semi-conductrice 15 peuvent toutes deux être munies d'un motif par le procédé d'attaque chimique à sec. Lorsque la couche d'arrêt de réactif d'attaque chimique 16 et la couche semi-conductrice 15 sont constituées respectivement d'une couche de SIN, et d'une couche de silicium amorphe, elles peuvent être soumises simultanément à une attaque chimique oblique à l'aide d'un gaz d'attaque constitué de QClF5 : Si, : 02 = 6 : 4 : 3.
Ensuite, une couche semi-conductrice dopée de type N à forte concentration 18 et une couche de métal 19 sont déposées séquentiellement sur la totalité de la surface exposée de la structure résultante, comme illustré sur la figure 8c. La couche semi-conductrice dopée de type N à forte concentration 18 et la couche de métal 19 sont éliminées sélectivement au niveau de leurs parties disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique 16 afin de former des électrodes de source et de drain 19a et 19b visibles sur la figure 8d. Un TFT est ainsi obtenu.
Dans ce TFT fabriqué conformément au troisième mode de réalisation, la couche semi-conductrice 15 qui sert de couche active au TFT a une largeur inférieure à celle de l'électrode de grille 12.
Les figures 9a et 9d illustrent respectivement un procédé pour fabriquer un TFT conformément à un quatrième mode de réalisation préféré à la présente invention.
Conformément à ce procédé, l'attaque chimique oblique représentée sur les figures 8a et 8b est utilisée pour définir un motif tant d'une couche d'arrêt de réactif d'attaque chimique que d'une couche semi-conductrice. Une partie exposée de la couche semi-conductrice est implantée avec des ions d'impureté de type N à forte concentration pour former une couche semi-conductrice dopée de type N à forte concentration. Conformément à ce procédé, une couche de siliciure est également formée pour réduire une résistance de contact au niveau d'une interface entre la couche semiconductrice dopée de type N à forte concentration et une couche de métal déposée ultérieurement. Sur les figures 9a à 9d, les éléments correspondant à ceux des figures 4a à 4f sont désignés par les mêmes numéros de référence.
Conformément à ce quatrième mode de réalisation, une couche de métal opaque est formée sur un substrat isolant 11 et puis dotée d'un motif pour définir une électrode de grille 12 visible sur la figure 9a. Sur la totalité de la surface exposée de la structure résultante, un premier film isolant de grille 13 présentant un indice de réfraction élevé et un second film isolant de grille 14 présentant un indice de réfraction faible, une couche semi-conductrice 15, une couche d'arrêt de réactif d'attaque chimique 16 et un film de photorésist 17 sont déposés séquentiellement. En utilisant l'électrode de grille 12 comme masque, on soumet ensuite la structure résultante à l'exposition d'une lumière arrière à l'aide de la technique d'auto-alignement. Un développement est ensuite réalisé pour doter le film de photorésist 17 d'un motif.
En utilisant le film de photorésist 17 (indiqué par la ligne en pointillés sur la figure 9a) doté d'un motif comme masque, on procède ensuite à une attaque chimique sélective de la couche d'arrêt de réactif d'attaque chimique 16 et de la couche semi-conductrice 15. Puis, le film de photorésist 17 est éliminé.
Des ions d'impureté de type N à forte concentration sont implantés dans les deux faces latérales exposées de la couche semi-conductrice 15 munie d'un motif pour former des couches semi-conductrices dopées de type N à forte concentration 23 visibles sur la figure 9b. L'implantation d'ions est réalisée sans utilisation d'aucun procédé de masquage, mais en utilisant simplement la couche d'arrêt de réactif d'attaque chimique 16 à motif comme masque.
Lors de l'implantation d'ions, des ions phosphoreux sont implantés à l'aide de gaz PH3 et de gaz H2.
Ensuite, une couche de métal à point de fusion élevé 19 faite d'un métal, tel que du Cr ou du Mo doté d'un point de fusion élevé, est déposée sur la totalité de la surface exposée de la structure résultante et puis soumise à un recuit, comme illustré sur la figure 9c. Pendant l'étape de recuit, la couche de métal à point de fusion élevé 19 réagit avec les couches semi-conductrices 23 pour ainsi former respectivement des couches de siliciure 24 au niveau de leurs interfaces, comme illustré sur la figure 9d. Lorsque la couche de métal à point de fusion élevé 19 est faite de Cr, un siliciure sous forme de Crois est produit. En revanche, un siliciure sous forme de MoSis est formé dans le cas de l'utilisation de Mo.Finalement, la couche de métal à point de fusion élevé 19 est éliminée sélectivement au niveau de ses parties disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique 16 afin de former des électrodes de source et de drain 19a et 19b. Un TFT est ainsi obtenu.
Conformément à ce quatrième mode de réalisation, la couche d'arrêt de réactif d'attaque chimique, le motif de la couche semi-conductrice et les couches semi-conductrices dopées de type N à forte concentration sont formées par la technique d'auto-alignement total. Par conséquent, la fabrication est simplifiée.
Les figures 10a à 10f illustrent respectivement un procédé pour fabriquer un TFT conformément à un cinquième mode de réalisation préféré de la présente invention. Selon ce procédé, deux étapes de définition de motif indépendantes sont exécutées pour une couche d'arrêt de réactif d'attaque chimique et une couche semi-conductrice, au lieu de la définition de motif simultanée décrite ci-dessus. Une implantation ionique est réalisée pour former une couche semi-conductrice dopée de type N à forte concentration.
Selon ce procédé, une couche de siliciure est également formée. Sur les figures 10a à 10f, les éléments correspondant à ceux des figures 4a à 4f sont désignés par les mêmes numéros de référence.
Conformément à ce cinquième mode de réalisation, une couche de métal opaque est formée sur un substrat isolant transparent 11 et puis dotée d'un motif pour définir une électrode de grille 12 visible sur la figure 10a. Sur la totalité de la surface exposée de la structure résultante, un premier film isolant de grille 13 présentant un indice de réfraction élevé et un second film isolant de grille 14 présentant un indice de réfraction faible , une couche semiconductrice 15, une couche d'arrêt de réactif d'attaque chimique 16 et un premier film de photorésist 17 sont déposés séquentiellement.
En utilisant l'électrode de grille 12 comme masque, on soumet ensuite la structure résultante à l'exposition d'une lumière arrière à l'aide de la technique d'auto-alignement.
Un développement est ensuite réalisé pour définir le motif du premier film de photorésist 17, comme illustré sur la figure 10b. En utilisant le film de photorésist 17 doté d'un motif comme masque, on soumet ensuite à une attaque chimique sélective la couche d'arrêt de réactif d'attaque chimique 16.
Puis, le film de photorésist 17 est éliminé.
Sur la totalité de la surface exposée de la structure résultante, un second film de photorésist 25 est ensuite déposé, comme illustré sur la figure 10c. En utilisant l'électrode de grille 12 comme masque, on soumet ensuite la structure résultante à une exposition à une lumière arrière à l'aide de la technique d'auto-alignement. Puis, un développement est réalisé pour définir le motif du second film de photorésist 25. En utilisant le film de photorésist 25 à motif comme masque, on soumet ensuite la couche semiconductrice 15 à une attaque chimique sélective.
Une fois terminées les étapes de définition de motif, la couche semi-conductrice 15 à motif doit avoir une largeur supérieure à celle de la couche d'arrêt de réactif d'attaque chimique 16, mais inférieure à celle de l'électrode de grille 12. A cet effet, l'exposition à la lumière prévue pour le premier film de photorésist 17 est réalisée à l'aide d'une énergie plus importante (puissance x temps) que celle utilisée pour le second film de photorésist 25. A titre de variante, une lumière polarisée linéairement est reçue sur le substrat 11 suivant un angle de 45 lors de l'exposition à la lumière réalisée pour le premier film de photorésist 17, et suivant un angle de 90 lors de l'exposition à la lumière réalisée pour le second film de photorésist 25.Par conséquent, les films de photorésist 17 et 25 peuvent être munis d'un motif de façon à présenter des largeurs différentes. En utilisant les films de photorésist 17 et 25 munis d'un motif selon la manière mentionnée ci-dessus, on définit un motif de la couche semi-conductrice 15 pour qu'elle ait une largeur supérieure à celle de la couche d'arrêt de réactif d'attaque chimique 16, mais inférieure à celle de l'électrode de grille 12.
Puis, le second film de photorésist 25 est éliminé, comme illustré sur la figure 10d. En utilisant la couche d'arrêt de réactif d'attaque chimique 16 comme masque, on implante des ions d'impureté de type N à forte concentration dans les deux parties d'extrémité latérales exposées de la couche semi-conductrice 15 à motif pour former des couches semi-conductrices dopées de type N à forte concentration 23.
Ensuite, une couche de métal à point de fusion élevé 19 faite d'un métal, tel que du Cr ou du Mo, est déposée sur la totalité de la surface exposée de la structure résultante et puis soumise à un recuit, comme illustré sur la figure 10e.
Pendant l'étape de recuit, la couche de métal à point de fusion élevé 19 réagit avec les couches semi-conductrices 15 et 23 pour ainsi former des couches de siliciure 24 au niveau de zones où la couche de métal à point de fusion élevé 19 est en contact avec les couches semi-conductrices 15 et 23, respectivement. Le siliciure de chaque couche 24 est un produit de réaction résultant de la réaction entre la couche de métal 19 et chacune des couches semi-conductrices 15 et 23 et possède une sélectivité d'attaque chimique supérieure à celles de la couche de métal 19 et des couches semiconductrices 15 et 23.
Finalement, la couche de métal à point de fusion élevé 19 est éliminée sélectivement au niveau de ses parties disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique 16 pour former des électrodes de source et de drain 19a et 19b. Un TFT est ainsi obtenu.
Pour éliminer uniquement la partie de la couche de métal 19, disposée au-dessus de la couche d'arrêt de réactif d'attaque chimique 16, comme cela a été mentionné précédemment, un masque en film de photorésist destiné à exposer uniquement la partie de la couche de métal, disposée au-dessus de la couche d'arrêt de réactif d'attaque chimique 16 peut être formé à l'aide d'un second film de photorésist.
Ensuite, la partie de la couche de métal exposée est éliminée sélectivement à l'aide du masque en film de photorésist. Dans ce cas, une marge plus importante est permise comparativement au procédé de photogravure. Ceci s'explique par le fait que la couche de siliciure 24 formée au niveau de l'interface entre la couche de métal 19 et chacune des couches semiconductrices 15 et 23 sert d'élément d'arrêt d'attaque chimique même lorsqu'il se produit un léger défaut d'alignement pendant la formation du masque en film de photorésist. Dans ce cas, les électrodes de source et de drain 19a et 19b peuvent être formées directement sans formation des couches de siliciure 24.
Les procédés mentionnés ci-dessus de la présente invention ont les effets suivants.
Premièrement, une longueur de recouvrement suffisante est obtenue parce que la longueur de recouvrement peut être ajustée jusqu'à 2 Wm ou plus grâce à l'utilisation d'une différence d'indice de réfraction de deux ou trois films isolants de grille qui possèdent des indices de réfraction différents. Ceci permet par conséquent d'obtenir un meilleur rendement.
Deuxièmement, le courant de fuite dû à une lumière arrière est réduit au minimum car la couche semi-conductrice a une largeur inférieure à celle de l'électrode de grille.
Etant donné que la couche de siliciure est formée entre la couche semi-conductrice et la couche de métal, il est possible de réduire la résistance de contact et d'améliorer ainsi les caractéristiques du dispositif.
Troisièmement, une fabrication plus simple et un meilleur rendement sont obtenus grâce au fait que la couche semi-conductrice dopée de type N à forte concentration est formée par une implantation d'ions d'impureté de type N à l'aide du procédé d'auto-alignement.
Quatrièmement, enfin, on obtient une meilleure qualité d'image du LCD lorsque le TFT fabriqué conformément à l'un des procédés mentionnés ci-dessus est utilisé comme élément de commutation du LCD.
Bien que la description précédente ait porté sur des modes de réalisation préférés de la présente invention, il est bien entendu que celle-ci n'est pas limitée aux exemples particuliers décrits et illustrés ici, et l'homme de l'art comprendra aisément qu'il est possible d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention.

Claims (22)

REVENDICATIONS
1- Procédé pour fabriquer un transistor à films minces, caractérisé en ce qu'il comporte les étapes qui consistent à former une électrode de grille (12) sur un substrat isolant transparent (11) ; à superposer plusieurs films isolants de grille (13, 14 ; 20, 21, 22) présentant des indices de réfraction différents, en commençant par l'indice de réfraction le plus élevé, sur la totalité de la surface exposée de la structure résultante après formation de l'électrode de grille (12), et puis à déposer séquentiellement une couche semi-conductrice (15), une couche d'arrêt de réactif d'attaque chimique (16) et un film de photorésist (17), dans cet ordre, sur la totalité de la surface exposée de la structure résultante après formation des films isolants de grille (13, 14 ; 20, 21, 22) ; à soumettre la structure résultante à une exposition d'une lumière arrière en utilisant l'électrode de grille (12) comme masque, et puis à un développement pour doter le film de photorésist (17) d'un motif afin que l'électrode de grille (12) puisse être recouverte d'une longueur de recouvrement prédéterminée par chacune d'une électrode de source (19a) et d'une électrode de drain (19b) destinées à être formées lors d'une étape suivante ; à soumettre sélectivement à une attaque chimique la couche d'arrêt de réactif d'attaque chimique (16) en utilisant le film de photorésist (17) doté d'un motif comme masque ; à éliminer le film de photorésist (17) doté d'un motif et puis à déposer séquentiellement une couche semi-conductrice dopée de type N à forte concentration (18) et une couche de métal (19) sur la totalité de la surface exposée de la structure résultante ; et à éliminer sélectivement des parties respectives de la couche semiconductrice dopée de type N à forte concentration (18) et de la couche de métal (19), disposée au-dessus de la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif, pour former l'électrode de source (19a) et l'électrode de drain (19b).
2- Procédé selon la revendication 1, caractérisé en ce que les films isolants de grille (13, 14) forment une structure à deux couches comprenant un premier film isolant de grille (13) doté d'un indice de réfraction supérieur à 2, et un second film isolant de grille (14) doté d'un indice de réfraction égal ou inférieur à 2.
3- Procédé selon la revendication 2, caractérisé en ce que le premier film isolant de grille (13) est constitué de Ta2O5 ou de TiO2, tandis que le second film isolant de grille (14) est constitué d'un matériau choisi dans le groupe comprenant Au205, SIO2 et Sien,.
4- Procédé selon la revendication 1, caractérisé en ce que les films isolants de grille (20, 21, 22) forment une structure à trois couches comprenant un premier film isolant de grille (20) doté d'un indice de réfraction supérieur à 2, un second film isolant de grille (21) doté d'un indice de réfraction de 1 à 2 , et un troisième film isolant de grille (22) doté d'un indice de réfraction égal ou inférieur à 1.
5- Procédé selon la revendication 4, caractérisé en ce que le premier film isolant de grille (20) est constitué d'un film isolant doté d'un indice de réfraction supérieur à 2 et déposé suivant une épaisseur égale ou supérieure à 1000 A, le second film isolant de grille (21) est constitué d'un film isolant doté d'un indice de réfraction de 1 à 2 et déposé suivant une épaisseur égale ou supérieure à 1000 A, et le troisième film isolant de grille (22) est constitué d'un film isolant doté d'un indice de réfraction de 1 et déposé suivant une épaisseur inférieure à 1000 A.
6- Procédé selon la revendication 4, caractérisé en ce que le second film isolant de grille (21) et le troisième film isolant de grille (22) sont respectivement constitués de
SiO2 et Six=.
7- Procédé selon la revendication 1, caractérisé en ce que les étapes de formation de l'électrode de grille (12) et de superposition de plusieurs films isolants de grille (20, 21, 22) comprend les étapes qui consistent à former l'électrode de grille (12) à l'aide d'un métal pouvant être anodisé ; à anodiser l'électrode de grille (12) pour former un premier film isolant de grille (20) sur une face de l'électrode de grille (12) ; et à former séquentiellement un second film isolant de grille (21) doté d'un indice de réfraction inférieur à celui du premier film isolant de grille (20), et un troisième film isolant de grille (22) doté d'un indice de réfraction inférieur à celui du second film isolant de grille (21) sur la totalité de la surface exposée de la structure résultante.
8- Procédé selon la revendication 7, caractérisé en ce que l'électrode de grille (12) est constituée de Ta ou de Ti.
9- Procédé selon la revendication 1, caractérisé en ce que la longueur de recouvrement prédéterminée est égale à 1 à 2 pin.
10- Procédé pour fabriquer un transistor à films minces, caractérisé en ce qu'il comporte les étapes qui consistent à:
(a) former une électrode de grille (12) sur un substrat isolant transparent (11)
(b) superposer plusieurs films isolants de grille (13, 14) dotés d'indices de réfraction différents, en commençant par l'indice de réfraction le plus élevé, sur la totalité de la surface exposée de la structure résultante après formation de l'électrode de grille (12), et puis déposer séquentiellement une couche semi-conductrice (15), une couche d'arrêt de réactif d'attaque chimique (16) et un film de photorésist (17), dans cet ordre, sur la totalité de la surface exposée de la structure résultante après formation des films isolants de grille (13, 14)
(c) soumettre la structure résultante à une exposition à une lumière arrière en utilisant l'électrode de grille (12) comme masque, et puis à un développement pour doter le film de photorésist (17) d'un motif
(d) soumettre sélectivement à une attaque chimique oblique la couche d'arrêt de réactif d'attaque chimique (16) et la couche semi-conductrice (15) en utilisant le film de photorésist (17) doté d'un motif comme masque
(e) éliminer le film de photorésist (17) doté d'un motif et puis déposer séquentiellement une couche semi-conductrice dopée de type N à forte concentration (18) et une couche de métal (19) sur la totalité de la surface exposée de la structure résultant ; et
(f) éliminer sélectivement des parties respectives de la couche semi-conductrice dopée de type N à forte concentration (18) et de la couche de métal (19), disposées au-dessus de la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif, pour former l'électrode de source (19a) et l'électrode de drain (19b).
11- Procédé selon la revendication 10, caractérisé en ce que la couche d'arrêt de réactif d'attaque chimique (16) et la couche semi-conductrice (15) sont soumises sélectivement à une attaque chimique verticale lors de l'étape (d).
12- Procédé selon la revendication 10, caractérisé en ce qu'il comporte également, après l'étape (d) et à la place de l'étape (e), les étapes suivantes qui consistent à implanter des ions d'impureté de type N à forte concentration dans les deux faces latérales exposées de la couche semi-conductrice (15) dotée d'un motif pour former des couches semiconductrices dopées de type N à forte concentration ; et à déposer une couche de métal à point de fusion élevé (19) sur la totalité de la surface exposée de la structure résultante et à soumettre à un recuit la couche de métal à point de fusion élevé (l9) pour former une couche de siliciure (24) au niveau d'une interface entre la couche de métal (19) et chacune des couches semi-conductrices dopées de type N à forte concentration (23).
13- Procédé selon la revendication 12, caractérisé en ce que lors de l'étape d'implantation d'ions d'impureté de type
N à forte concentration, des ions phosphoreux sont implantés à l'aide d'un gaz PH3 et d'un gaz H2.
14- Procédé selon la revendication 12, caractérisé en ce que la couche de métal à point de fusion élevé (19) est constituée de Cr ou de Mo.
15- Procédé selon la revendication 10, caractérisé en ce que l'étape (d) comporte les étapes qui consistent à soumettre à une attaque chimique par réactif liquide la couche d'arrêt de réactif d'attaque chimique (16) à l'aide d'une solution de réactif d'attaque chimique d'oxyde tamponnée à condition que le film de photorésist (17) doté d'un motif soit utilisé comme masque ; et à soumettre à une attaque chimique à sec la couche semi-conductrice (15) à l'aide d'un gaz d'attaque chimique constitué de CF4 + O2 ou de C2ClF5 : O2 dans les mêmes conditions de masquage que lors de l'étape d'attaque chimique par réactif liquide.
16- Procédé selon la revendication 15, caractérisé en ce que, lorsque la couche semi-conductrice (15) est constituée d'un silicium amorphe, elle est soumise à une attaque chimique oblique à l'aide d'un gaz d'attaque constitué de
C2ClF5 : O2 = 5 : 4 lors de 1 'étampe d'attaque chimique à sec.
17- Procédé selon la revendication 10, caractérisé en ce que la couche d'arrêt de réactif d'attaque chimique (16) et la couche semi-conductrice (15) sont respectivement constituées de SiNx et de silicium amorphe, de sorte qu'elles peuvent être soumises à une attaque chimique simultanément à l'aide d'un gaz d'attaque chimique constitué de
C2ClF5 : SF6 : O2 = 6 : 4 : 3 lors de l'étape (d).
18- Procédé selon la revendication 10 ou 12, caractérisé en ce que l'attaque chimique oblique lors de l'étape (d) est réalisée suivant un angle d'inclinaison égal ou inférieur à 200.
19- Procédé pour fabriquer un transistor à films minces caractérisé en ce qu'il comporte les étapes qui consistent à former une électrode de grille (12) sur un substrat isolant transparent (11) ; à superposer plusieurs films isolants de grille (13, 14) dotés d'indices de réfraction différents, en commençant par l'indice de réfraction le plus élevé, sur la totalité de la surface exposée de la structure résultante après formation de l'électrode de grille (12), et puis à déposer séquentiellement une couche semi-conductrice (15), une couche d'arrêt de réactif d'attaque chimique (16) et un premier film de photorésist (17), dans cet ordre, sur la totalité de la surface exposée de la structure résultante après formation des films isolants de grille (13, 14) ; à soumettre la structure résultante à une première exposition à une lumière arrière en utilisant l'électrode de grille (12) comme masque, et puis à un développement pour doter le premier film de photorésist (17) d'un motif afin que le premier film de photorésist (17) doté d'un motif ait une largeur inférieure à celle de l'électrode de grille (12); à soumettre sélectivement à une attaque chimique la couche d'arrêt de réactif d'attaque chimique (16) en utilisant le premier film de photorésist (17) doté d'un motif comme masque et puis à éliminer le premier film de photorésist (17) doté d'un motif ; à déposer un second film de photorésist (25) sur la totalité de la surface exposée de la structure résultante, à soumettre la structure résultante à une seconde exposition à une lumière arrière en utilisant l'électrode de grille (12) comme masque, et puis à un développement destiné à doter le second film de photorésist (25) d'un motif afin que le second film de photorésist (25) doté d'un motif ait une largeur inférieure à celle de l'électrode de grille (12) mais supérieure à celle de la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif ; à soumettre sélectivement à une attaque chimique la couche semi-conductrice (15) en utilisant le second film de photorésist (25) doté d'un motif comme masque et puis éliminer le second film de photorésist (25) doté d'un motif ; à implanter des ions d'impureté de type N à forte concentration dans les deux parties d'extrémité latérales exposées de la couche semi-conductrice (15) dotée d'un motif en utilisant la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif comme masque, et puis à déposer une couche de métal (19) sur la totalité de la surface exposée de la structure résultante ; à soumettre à un recuit la couche de métal (19) pour former une couche de siliciure (24) au niveau d'une interface entre la couche de métal (19) et la couche semi-conductrice (15) ; et à éliminer sélectivement la partie de la couche de métal (19), disposée au-dessus de la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif pour former l'électrode de source (19a) et l'électrode de drain (19b).
20- Procédé selon la revendication 19, caractérisé en ce que la première exposition à une lumière arrière et la seconde exposition à une lumière arrière sont réalisées à condition que l'énergie de la lumière utilisée lors de la première exposition à une lumière arrière soit supérieure à celle utilisée lors de la seconde exposition à une lumière arrière, afin que la couche semi-conductrice (15) puisse être dotée d'un motif pour avoir une largeur supérieure à celle de la couche d'arrêt de réactif d'attaque chimique (16) dotée d'un motif , mais inférieure à celle de l'électrode de grille (12).
21- Procédé selon la revendication 19, caractérisé en ce qu'une lumière polarisée linéairement est reçue sur le substrat (11) suivant un angle de 450 lors de la première exposition à une lumière arrière, et suivant un angle de 900 lors de la seconde exposition à une lumière arrière.
22- Procédé selon la revendication 19, caractérisé en ce que l'électrode de source (19a) et l'électrode de drain (19b) sont formées sans formation de la couche de siliciure (24).
FR9315834A 1992-12-29 1993-12-29 Procédé pour fabriquer un transistor à films minces. Expired - Lifetime FR2700062B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019920026233A KR940016916A (ko) 1992-12-29 1992-12-29 박막트랜지스터 제조방법
KR1019920026230A KR100290919B1 (ko) 1992-12-29 1992-12-29 박막트랜지스터제조방법
KR1019930000263A KR960008737B1 (ko) 1993-01-11 1993-01-11 자기 정합을 이용한 박막트랜지스터

Publications (2)

Publication Number Publication Date
FR2700062A1 true FR2700062A1 (fr) 1994-07-01
FR2700062B1 FR2700062B1 (fr) 1996-08-23

Family

ID=27348896

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9315834A Expired - Lifetime FR2700062B1 (fr) 1992-12-29 1993-12-29 Procédé pour fabriquer un transistor à films minces.

Country Status (4)

Country Link
US (1) US5610082A (fr)
JP (1) JP3537854B2 (fr)
DE (1) DE4344897B4 (fr)
FR (1) FR2700062B1 (fr)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007965B1 (en) * 1994-05-12 1997-05-19 Lg Semicon Co Ltd Structure and fabrication method of tft
GB2307768B (en) * 1995-11-25 1998-06-10 Lg Electronics Inc Matrix array of active matrix lcd and manufacturing method thereof
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP2985838B2 (ja) * 1997-07-18 1999-12-06 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
US6063653A (en) * 1998-07-07 2000-05-16 Industrial Technology Research Institute Method of fabricating a TFT-LCD
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
KR100601168B1 (ko) * 1999-05-13 2006-07-13 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
TW415110B (en) * 1999-08-12 2000-12-11 Hannstar Display Corp Fabrication method of thin-film transistor
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
GB0021030D0 (en) * 2000-08-26 2000-10-11 Koninkl Philips Electronics Nv A method of forming a bottom-gate thin film transistor
JP4801248B2 (ja) * 2000-10-31 2011-10-26 アプライド マテリアルズ インコーポレイテッド 酸化膜形成方法及び装置
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100480331B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
US6710409B1 (en) * 2002-10-15 2004-03-23 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with etch stop layer and method of making same
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
TWI285929B (en) * 2006-02-15 2007-08-21 Au Optronics Corp Manufacturing method of pixel structure
TW200746534A (en) * 2006-06-06 2007-12-16 Univ Yuan Ze Manufacturing method of fuel cell having integrated catalyst layer and micro-sensor
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
US8558978B2 (en) * 2009-02-13 2013-10-15 Apple Inc. LCD panel with index-matching passivation layers
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR20120042143A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101757443B1 (ko) * 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
CN102800705B (zh) * 2011-05-24 2015-01-07 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103811417B (zh) * 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
TWI511200B (zh) * 2013-07-25 2015-12-01 Ye Xin Technology Consulting Co Ltd 顯示面板製作方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ
EP0322590A2 (fr) * 1988-01-04 1989-07-05 International Business Machines Corporation Dispositif semi-conducteur à couche mince
EP0449404A1 (fr) * 1990-03-30 1991-10-02 Kabushiki Kaisha Toshiba Méthode de fabrication d'un composant semi-conducteur à film mince sur un substrat isolant transparent

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196915B1 (fr) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Réseau de transistors à couches minces et son procédé de fabrication
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
JPH0823643B2 (ja) * 1989-03-28 1996-03-06 シャープ株式会社 アクティブマトリクス表示装置
JPH0316214A (ja) * 1989-06-14 1991-01-24 Matsushita Electric Ind Co Ltd 絶縁膜の製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
JPH03149883A (ja) * 1989-11-07 1991-06-26 Toppan Printing Co Ltd 薄膜トランジスタ
JPH043469A (ja) * 1990-04-19 1992-01-08 Nec Corp 薄膜トランジスタ及びその製造方法
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP3019405B2 (ja) * 1990-11-20 2000-03-13 セイコーエプソン株式会社 半導体装置の製造方法
JPH04304677A (ja) * 1991-04-01 1992-10-28 Ricoh Co Ltd アモルファスシリコン薄膜半導体装置とその製法
JP3092186B2 (ja) * 1991-04-05 2000-09-25 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
US5326712A (en) * 1991-12-03 1994-07-05 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ
EP0322590A2 (fr) * 1988-01-04 1989-07-05 International Business Machines Corporation Dispositif semi-conducteur à couche mince
EP0449404A1 (fr) * 1990-03-30 1991-10-02 Kabushiki Kaisha Toshiba Méthode de fabrication d'un composant semi-conducteur à film mince sur un substrat isolant transparent

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ICHIKAWA K ET AL: "14.3-in.-diagonal 16-color TFT-LCD panel using a Si:H TFTs", 1989 SID INTERNATIONAL SYMPOSIUM. DIGEST OF TECHNICAL PAPERS, BALTIMORE, MD, USA, 16-18 MAY 1989, 1989, PLAYA DEL RAY, CA, USA, SOC. INF. DISPLAY, USA, PAGE(S) 226 - 229, XP000076868 *
KUO Y: "A self-aligned, trilayer, a-Si:H thin film transistor prepared from two photomasks", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, APRIL 1992, USA, VOL. 139, NR. 4, PAGE(S) 1199 - 1204, ISSN 0013-4651, XP000359235 *
PATENT ABSTRACTS OF JAPAN vol. 007, no. 264 (E - 212) 24 November 1983 (1983-11-24) *
YUE KUO: "A new process using two photo-masks to prepare trilayer thin film transistors", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, FEB. 1991, USA, VOL. 138, NR. 2, PAGE(S) 637 - 638, ISSN 0013-4651, XP000200984 *

Also Published As

Publication number Publication date
FR2700062B1 (fr) 1996-08-23
JPH06244204A (ja) 1994-09-02
DE4344897B4 (de) 2005-11-17
US5610082A (en) 1997-03-11
DE4344897A1 (de) 1994-07-07
JP3537854B2 (ja) 2004-06-14

Similar Documents

Publication Publication Date Title
FR2700062A1 (fr) Procédé pour fabriquer un transistor à films minces.
US6809785B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
EP0524067B1 (fr) Structure d&#39;écran à cristal liquide, à matrice active et à haute définition
FR2864640A1 (fr) Dispositif d&#39;affichage a cristaux liquides de type trans-reflecteur et procede de fabrication de celui-ci
FR2899982A1 (fr) Substrat de reseau, son procede de fabrication et dispositif d&#39;affichage a cristaux liquides le comportant
FR2880475A1 (fr) Substrat de matrice de transistors en couche mince et son procede de fabrication
FR2838562A1 (fr) Procede de fabrication d&#39;un substrat de matrice d&#39;un dispositif d&#39;affichage a cristaux liquides
FR2702286A1 (fr) Affichage à cristaux liquides et procédé pour le fabriquer.
FR2909194A1 (fr) Substrat formant reseau pour un dispositif d&#39;affichage a cristaux liquides et son procede de fabrication.
FR2621420A1 (fr) Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice
FR2910714A1 (fr) Dispositif d&#39;affichage a cristaux liquides muni d&#39;un photocapteur et son procede de fabrication
EP0197991B1 (fr) Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
FR2862769A1 (fr) Substrat inferieur, dispositif d&#39;affichage a cristal liquide a mode ips et son procede de fabrication
FR2702882A1 (fr) Procédé de fabrication de transistors à couches minces étagés directs.
EP0564337B1 (fr) Ecran d&#39;affichage à masque optique et procédé de réalisation de cet écran
EP0415842B1 (fr) Procédé de réalisation d&#39;un écran d&#39;affichage à matrice active et à structure inversée
EP0368733B1 (fr) Procédé de fabrication d&#39;un écran d&#39;affichage à matrice de transistors pourvus d&#39;un masque optique
JP3163844B2 (ja) 逆スタガード型薄膜電界効果トランジスタの製造方法
JP3093314B2 (ja) 薄膜トランジスタ及びその製造方法
EP0607352B1 (fr) Afficheur a matrice active utilisant un plan de masse enterre
EP0842538B1 (fr) Procede de fabrication d&#39;une matrice active pour ecran plat
FR2888040A1 (fr) Substrat en reseau pour un dispositif d&#39;affichage transmissif-reflectif a cristaux liquides et son procede de fabrication
WO1996031799A1 (fr) Procede de fabrication de matrice active tft pour ecran de systeme de projection
EP0755572A1 (fr) Procede de fabrication d&#39;un tft etage inverse
FR2532116A1 (fr) Transistor a couche mince et dispositif d&#39;affichage a cristaux liquides utilisant ce transistor

Legal Events

Date Code Title Description
CD Change of name or company name
CJ Change in legal form
TP Transmission of property