JP4553392B2 - 液晶ディスプレイ用ボトム基板の製作方法 - Google Patents
液晶ディスプレイ用ボトム基板の製作方法 Download PDFInfo
- Publication number
- JP4553392B2 JP4553392B2 JP2006341273A JP2006341273A JP4553392B2 JP 4553392 B2 JP4553392 B2 JP 4553392B2 JP 2006341273 A JP2006341273 A JP 2006341273A JP 2006341273 A JP2006341273 A JP 2006341273A JP 4553392 B2 JP4553392 B2 JP 4553392B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- liquid crystal
- crystal display
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 185
- 229910052751 metal Inorganic materials 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 72
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229920000642 polymer Polymers 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は液晶ディスプレイ用ボトム基板の製作方法の一種に関するもので、特に３回のフォトマスクプロセスを利用して製作する液晶ディスプレイ用ボトム基板の製作方法を指す。
液晶ディスプレイは伝統的な陰極線管モニターと比べて、低消費電力、体積が小さい、輻射がないという長所を持つ。しかるに薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−LCD ）が高価で、特に液晶ディスプレイ薄膜トランジスタアレイのリソグラフィステップのプロセス上、必要なフォトマスク数をできるだけ効果的に下げることができないため、製造コストをさらに下げることができない。
周知の薄膜トランジスタアレイ基板の製造方法中、比較的良く見られるのは５回のフォトマスク（リソグラフィエッチング）のプロセスである。その中で、第一回のフォトマスクプロセスは第一金属層を定義し、スキャン配線、及び薄膜トランジスタのゲートなどの構造パーツを形成します。第二回のフォトマスクプロセスは薄膜トランジスタのチャンネル層及びオーミック接触層を定義するものである。第三回のフォトマスクプロセスは第二金属層を定義し、データ配線及び薄膜トランジスタのソース/ ドレインなどの構造パーツを形成する。第四回のフォトマスクプロセスは保護層のパターン化するものである。そして第五回のフォトマスクプロセスは、透明導電層のパターン化に用い、画素電極を形成する。
しかるに、薄膜トランジスタ液晶ディスプレイのサイズ大型化のすう勢に連れ、多くの問題、例えば良品率の低下及び生産能力の下降などに直面している。そのため、薄膜トランジスタプロセスで使用するフォトマスク数が減少すると、薄膜トランジスタパーツ製作の露光工程の回数が減り、製造時間が減少し、生産能力が増加し、さらには製造コストが下がる。
現在、薄膜トランジスタ液晶表示パネルの製造において、リソグラフィのプロセスが非常に高いため、フォトマスクの回数を３回に減少した薄膜トランジスタアレイ基板の製造プロセスが至急必要とされる。
本発明が提供する液晶ディスプレイ用ボトム基板の製造方法は、先の技術に対し、プロセスが使用を必要とするフォトマスクの数量を減少でき、プロセスのステップを簡単にし、プロセスのコストを下げることができる。
そのため、本発明が提供する液晶ディスプレイ用ボトム基板の製作方法の１種は以下のステップを包括する。基板を１つ提供し、その基板上にパターン化された第一金属層を１つ、絶縁層１つ、及び半導体層１つを形成する。そのうち、そのパターン化された第一金属層はその絶縁層とその基板の間に位置する。その半導体層の上方に第二金属層を形成する。その第二金属層にフォトレジストを塗布する。一次露光現像プロセスを利用し、そのフォトレジストに第一厚さと第二厚さを持たせ、且つその第一厚さとその第二厚さは異なる。そのフォトレジストとその第二金属層をエッチングし、パターン化された第二金属層を形成する。そのパターン化された第二金属層はまた第三厚さと第四厚さを有し、且つその第三厚さとその第四厚さは異なる。その第二金属層上に高分子層を塗布する。その高分子層に照射し硬化し、平坦層を形成する。そのパターン化された第二金属層の一部を露出させ、その平坦層をエッチングする。その平坦層とそのパターン化された第二金属層表面にパターン化の透明電極層を形成する。
これにより、本発明は３回のフォトマスクプロセスを必要とするだけで、液晶ディスプレイ用ボトム基板を製作することができる。露光工程における回数を下げることで、製造時間を減少することができ、生産能力が増加し、さらには製造コストが下がる。このほか、本発明の方法はまた、あらゆる形状のソース/ ドレイン設計の液晶ディスプレイ用ボトム基板に適用することができる。
本発明の方法は、さらにそのステップ化された第二金属層形成後、高分子層を塗布する前に、まずそのパターン化された第二金属層表面に保護層を形成するステップを包括してもよい。本発明の方法はさらに、高分子層が硬化後、まず未硬化の高分子層を除去するステップを包括する。本発明の方法は、その中のステップ（Ｆ）のエッチング方式をあらゆるエッチング方式とすることができ、好ましいものを乾式エッチング或いは湿式エッチングとする。本発明の方法は、その中のステップ（Ｉ）のエッチング方式をあらゆるエッチング方式とすることができ、好ましいものを乾式エッチングとする。本発明の方法は、その中の露光にあらゆる露光光源を用いることができ、比較的良いものを紫外線光の照射とする。本発明の方法は、その中の照射にあらゆるも照射光源を用いることができ、好ましいものを紫外線光の照射とする。本発明の方法は、その中の第一金属層の一部を薄膜トランジスタのゲートとし、第一金属層の一部を補助コンデンサの電極とする。本発明の方法は、その中の第二金属層の一部を補助コンデンサの電極とし、第二金属層の一部を薄膜トランジスタのソース（ｓｏｕｒｃｅ）あるいはドレイン（ｄｒａｉｎ）とする。本発明の方法は、その中の基板をあらゆる薄膜トランジスタ基板とすることができ、好ましいものをガラスとする。本発明の方法はその中の絶縁層をあらゆる薄膜トランジスタの絶縁層とすることができ、好ましいものを酸化ケイ素、或いは窒化ケイ素とする。本発明の方法は、その中の半導体層をあらゆる薄膜トランジスタの半導体層とする事ができ、好ましいものをアモルファスシリコン層とする。本発明の方法は、さらに半導体層の表層にオーミック接触層を形成するステップを包括し、且つそのオーミック接触層の好ましいものをN +アモルファスシリコン層とする。本発明の方法は、その中の透明電極層をあらゆる液晶ディスプレイ用透明電極層とすることができ、好ましいものをＩＺＯ層或いはＩＴＯ層とする。本発明の方法において、当該パターン化された第二金属層の第三厚さと第四厚さの高度差に制限は無く、好ましいものを約１０００Åとする。
請求項１の発明は、以下のステップを包括する、
（Ａ）基板を１つ提供する、
（Ｂ）その基板上にパターン化された第一金属層、絶縁層、半導体層を形成し、その内、そのパターン化された第一金属層はその絶縁層と基板の間に位置する、
（Ｃ）その半導体層上方に第二金属層を形成する、
（Ｄ）その第二金属層にフォトレジストを塗布する、
（Ｅ）一回露光現像プロセスを利用して該フォトレジストの第一領域に第一厚さを持たせ、該フォトレジストの第二領域に第二厚さを持たせ、且つ該第一厚さを該第二厚さより小さくする、
（Ｆ）該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成し、該パターン化された第二金属層は、第三領域に第三厚さを持ち、該パターン化された第二金属層の第四領域は第四厚さを持ち、該パターン化された第二金属層の該第三領域は薄膜トランジスタのソース或いはドレインとし、該パターン化された第二金属層の該第四領域は補助コンデンサの電極とし、且つ該第三厚さは該第四厚さより小さくする、 （Ｇ）該パターン化された第二金属層上に高分子層を塗布する、
（Ｈ）該高分子層を照射して硬化させ、平坦層を形成する、
（Ｉ）該第二金属層の該第四領域が露出するまで該平坦層をエッチングする、
（Ｊ）該平坦層と該パターン化された第二金属層の表面に、パターン化された透明電極層を形成することを特徴とする液晶ディスプレイ用ボトム基板の製造方法としている。
請求項２の発明は、請求項１記載の液晶ディスプレイ用ボトム基板の製造方法において、（Ｆ）のステップで、該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成した後に、（Ｇ）のステップで高分子層を塗布する前に、該パターン化された第二金属層表面に保護層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項３の発明は、当該ステップ（Ｆ）のエッチングを乾式或いは湿式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項４の発明は、当該照射を紫外線光の照射とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項５の発明は、当該パターン化された第一金属層が薄膜トランジスタのゲートと補助コンデンサの電極を含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項６の発明は、当該ステップ（Ｉ）のエッチングを乾式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項７の発明は、当該絶縁層を酸化ケイ素或いは窒化ケイ素とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項８の発明は、当該半導体層をアモルファスシリコン層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項９の発明は、さらにその半導体層の表層にオーミック接触層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１０の発明は、当該透明電極層をＩＺＯ層或いはＩＴＯ層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１１の発明は、当該露光現像プロセス中、半調光マスクを使用することを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１２の発明は、当該第三厚さとその第四厚さの差が約１０００Åであることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
（Ａ）基板を１つ提供する、
（Ｂ）その基板上にパターン化された第一金属層、絶縁層、半導体層を形成し、その内、そのパターン化された第一金属層はその絶縁層と基板の間に位置する、
（Ｃ）その半導体層上方に第二金属層を形成する、
（Ｄ）その第二金属層にフォトレジストを塗布する、
（Ｅ）一回露光現像プロセスを利用して該フォトレジストの第一領域に第一厚さを持たせ、該フォトレジストの第二領域に第二厚さを持たせ、且つ該第一厚さを該第二厚さより小さくする、
（Ｆ）該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成し、該パターン化された第二金属層は、第三領域に第三厚さを持ち、該パターン化された第二金属層の第四領域は第四厚さを持ち、該パターン化された第二金属層の該第三領域は薄膜トランジスタのソース或いはドレインとし、該パターン化された第二金属層の該第四領域は補助コンデンサの電極とし、且つ該第三厚さは該第四厚さより小さくする、 （Ｇ）該パターン化された第二金属層上に高分子層を塗布する、
（Ｈ）該高分子層を照射して硬化させ、平坦層を形成する、
（Ｉ）該第二金属層の該第四領域が露出するまで該平坦層をエッチングする、
（Ｊ）該平坦層と該パターン化された第二金属層の表面に、パターン化された透明電極層を形成することを特徴とする液晶ディスプレイ用ボトム基板の製造方法としている。
請求項２の発明は、請求項１記載の液晶ディスプレイ用ボトム基板の製造方法において、（Ｆ）のステップで、該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成した後に、（Ｇ）のステップで高分子層を塗布する前に、該パターン化された第二金属層表面に保護層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項３の発明は、当該ステップ（Ｆ）のエッチングを乾式或いは湿式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項４の発明は、当該照射を紫外線光の照射とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項５の発明は、当該パターン化された第一金属層が薄膜トランジスタのゲートと補助コンデンサの電極を含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項６の発明は、当該ステップ（Ｉ）のエッチングを乾式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項７の発明は、当該絶縁層を酸化ケイ素或いは窒化ケイ素とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項８の発明は、当該半導体層をアモルファスシリコン層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項９の発明は、さらにその半導体層の表層にオーミック接触層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１０の発明は、当該透明電極層をＩＺＯ層或いはＩＴＯ層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１１の発明は、当該露光現像プロセス中、半調光マスクを使用することを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
請求項１２の発明は、当該第三厚さとその第四厚さの差が約１０００Åであることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法としている。
本発明が提供する液晶ディスプレイ用ボトム基板の製造方法は、先の技術に対し、プロセスが使用を必要とするフォトマスクの数量を減少でき、プロセスのステップを簡単にし、プロセスのコストを下げることができる。
図１から図７は、本発明の実施例一の方法のフローチャートである。
本実施例の方法で形成される薄膜トランジスタ（ＴＦＴ）は島状ボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）型薄膜トランジスタとする。図１に示すように、まず基板３０を提供し、その基板３０はガラス、石英、或いはプラスチックとすることができる。続いて基板３０上に順番に、パターン化された第一金属層３２、絶縁層３４、半導体層３６、オーミック接触層３８を形成する。その内、第一金属層３２を薄膜トランジスタ（ＴＦＴ）のゲートとし、このほか第一金属層３２の一部を補助コンデンサの電極とする。この第一金属層３２の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、或いはモリブデン（Ｍｏ）金属で構成される単層或いは多層構造とすることができる。絶縁層３４は酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｙ）、或いはシリコン・オキシナイトライド（Ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）とすることができる。半導体層３６はアモルファスシリコン層（α‐Ｓｉ、ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）とすることができる。オーミック接触層３８はドープ半導体、例えばｎ+ −Ｓｉ（ｎ−ｔｙｐｅｄｏｐｅｄｓｉｌｉｃｏｎ）で構成することができる。
続いて、図２（ａ）に示すように、オーミック接触層３８上方に順番に、第二金属層４２と第一フォトレジスト層４４を形成し、また第一フォトレジスト層４４に対し、半調光マスク１００を利用して露光とエッチングを行い、第一フォトレジスト層４４に高低差を産生させる。このため、ボトム基板中において、接触エリア６０の高さはボトム基板のその他の部分より高い。本実施例中、フォトレジスト層４４は第一厚さ（ｄ１）と第二厚さ（ｄ２）を有し、且つ第一厚さ（ｄ１）は第二厚さ（ｄ２）と比べて小さい（図２（ｂ）参照）。
半調光マスク１００の利用により、第一フォトレジスト層４４は同じフォトマスクの露光現像プロセスで２つの異なる区域厚さの凹凸状フォトレジスト層を形成する目的を達成することができる。そして、さらに第一フォトレジスト層４４に対しエッチングすると、２つの異なる区域厚さを持つ、凹凸状第二金属層４２を形成することができる。第二金属層４２の材料は第一金属層３２と同じく、アルミニウム、タングステン、クロム、銅、チタン、窒化チタン、アルミ合金、クロム合金、あるいはモリブデン金属で構成される単層或いは多層構造とすることができる。本実施例の露光光源は紫外線光とする。
続いて、図３に示すのは、第一フォトレジスト層４４及び第二金属層４２をエッチングして、パターン化された第二金属層４２を形成する。パターン化された第二金属層４２は第三厚さ（ｄ３）と第四厚さ（ｄ４）を有し、且つ第三厚さ（ｄ３）は第四厚さ（ｄ４）より小さい。このことにより、第二金属層４２に高度差（Ｄ）を形成させ、さらにボトム基板の接触エリア６０の高さをボトム基板の他の部分より高くさせる。本実施例において、第二金属層４２の高度差（Ｄ）は約１０００Åで、また接触エリア６０の第二金属層４２の高さが最高となる予定である。本実施例において、パターン化された第二金属層４２の第二金属層４２の一部を補助コンデンサのもう１つの電極とし、第二金属層の一部を薄膜トランジスタのソース或いはドレインとすることができる。
続いて、図４に示すように、第二金属層４２上に保護層４６を形成する。そして、保護層４６上に平坦な第二フォトレジスト層４８を塗布すると共に照射して硬化させる。その内、その第二フォトレジスト層の材料は高分子層フォトレジスト或いは有機材料とすることができる（図５参照）。本実施例の第二フォトレジスト層の材料は高流動性フォトレジストとすることができる。
続いて、図６に示すように、乾式エッチングで全面性リバースエッチングを行い、第二金属層４２の一部を露出させる。第二金属層４２の高度差（Ｄ）が約１０００Åで、また接触エリア６０とする第二金属層４２の高さを最高と予定する。そのため、第二フォトレジスト層４８を全面性リバースエッチングする時、接触エリア６０とする予定の位置の第二金属層４２の一部を先に露出する。本実施例中、硬化後の第二フォトレジスト層４８の保護層４６に対するエッチング比１：５を選択し、また第二金属層４２への接触をもってエッチング終了ポイントとし、コンタクトホール６２（ｃｏｎｔａｃｔ ｈｏｌｅ）を定義する。
接触エリア６０の位置が最高であるため、本実施例中、全面性リバースエッチングを利用して、接触エリア６０に位置する第二金属層４４を露出させコンタクトホール６２を形成させ、露光現像プロセスにより、コンタクトホールを定義する必要がない。
そして、残存する第二フォトレジスト層４８（硬化した光に敏感な高分子層）を除去し、残存する第二フォトレジスト層４８下の保護層４６はまだ存在している。図７に示すように、保護層４６及びコンタクトホール６２（第二金属層４４表面の露出部分）上にパターン化された透明電極層５０を形成する。この透明電極層はＩＺＯ層或いはＩＴＯ層とすることができる。
本実施例が提供する製造方法はわずか３回のフォトマスクのリソグラフィやエッチングなどのパターン化プロセスをお行うだけで、液晶ディスプレイ用ボトム基板の製作を完成させ、基板の良品率を高める効果を達成する。それは各種液晶ディスプレイに応用され、表示品質を確保する効果を達成する。
本実施例の方法のステップ、材料は全て実施例一と同じで、薄膜トランジスタのソース／ドレイン形状が実施例一と異なるだけである。本実施例の薄膜トランジスタはＵタイプ（Ｕ ｔｙｐｅ）の薄膜トランジスタとする。本発明方法で形成するＵタイプ薄膜トランジスタとその他関連パーツは、さらに効果的に薄膜トランジスタのＩon電流と開口率を増加することができる。同様に、本実施例の製造方法はわずか３回のフォトマスクのリソグラフィ、エッチングなどのパターン化プロセスだけで行い、液晶ディスプレイ用ボトム基板の製作を完成する。また基板の良品率を上げる効果を達成し、それは各種液晶ディスプレイに応用され、さらに表示品質をさらに確保する効果を達成する。
３０ 基板
３２ 第一金属層
３４ 絶縁層
３６ 半導体層
３８ オーミック接触層
４２ 第二金属層
４４ 第一フォトレジスト層
４６ 保護層
４８ 第二フォトレジスト層
５０ 透明電極層
６０ 接触エリア
６２ コンタクトホール
１００ 半調光マスク
３２ 第一金属層
３４ 絶縁層
３６ 半導体層
３８ オーミック接触層
４２ 第二金属層
４４ 第一フォトレジスト層
４６ 保護層
４８ 第二フォトレジスト層
５０ 透明電極層
６０ 接触エリア
６２ コンタクトホール
１００ 半調光マスク
Claims (12)
- 以下のステップを包括する、
（Ａ）基板を１つ提供する、
（Ｂ）その基板上にパターン化された第一金属層、絶縁層、半導体層を形成し、その内、そのパターン化された第一金属層はその絶縁層と基板の間に位置する、
（Ｃ）その半導体層上方に第二金属層を形成する、
（Ｄ）その第二金属層にフォトレジストを塗布する、
（Ｅ）一回露光現像プロセスを利用して該フォトレジストの第一領域に第一厚さを持たせ、該フォトレジストの第二領域に第二厚さを持たせ、且つ該第一厚さを該第二厚さより小さくする、
（Ｆ）該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成し、該パターン化された第二金属層は、第三領域に第三厚さを持ち、該パターン化された第二金属層の第四領域は第四厚さを持ち、該パターン化された第二金属層の該第三領域は薄膜トランジスタのソース或いはドレインとし、該パターン化された第二金属層の該第四領域は補助コンデンサの電極とし、且つ該第三厚さは該第四厚さより小さくする、 （Ｇ）該パターン化された第二金属層上に高分子層を塗布する、
（Ｈ）該高分子層を照射して硬化させ、平坦層を形成する、
（Ｉ）該第二金属層の該第四領域が露出するまで該平坦層をエッチングする、
（Ｊ）該平坦層と該パターン化された第二金属層の表面に、パターン化された透明電極層を形成することを特徴とする液晶ディスプレイ用ボトム基板の製造方法。 - 請求項１記載の液晶ディスプレイ用ボトム基板の製造方法において、（Ｆ）のステップで、該フォトレジストと該第二金属層をエッチングし、パターン化された第二金属層を形成した後に、（Ｇ）のステップで高分子層を塗布する前に、該パターン化された第二金属層表面に保護層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該ステップ（Ｆ）のエッチングを乾式或いは湿式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該照射を紫外線光の照射とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該パターン化された第一金属層が薄膜トランジスタのゲートと補助コンデンサの電極を含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該ステップ（Ｉ）のエッチングを乾式エッチングとすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該絶縁層を酸化ケイ素或いは窒化ケイ素とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該半導体層をアモルファスシリコン層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- さらにその半導体層の表層にオーミック接触層を形成するステップを含むことを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該透明電極層をＩＺＯ層或いはＩＴＯ層とすることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該露光現像プロセス中、半調光マスクを使用することを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
- 当該第三厚さとその第四厚さの差が約１０００Åであることを特徴とする請求項１記載の液晶ディスプレイ用ボトム基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094147579A TWI273712B (en) | 2005-12-30 | 2005-12-30 | A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007183623A JP2007183623A (ja) | 2007-07-19 |
| JP4553392B2 true JP4553392B2 (ja) | 2010-09-29 |
Family
ID=38224951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006341273A Active JP4553392B2 (ja) | 2005-12-30 | 2006-12-19 | 液晶ディスプレイ用ボトム基板の製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7435632B2 (ja) |
| JP (1) | JP4553392B2 (ja) |
| KR (1) | KR100875801B1 (ja) |
| TW (1) | TWI273712B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4740203B2 (ja) * | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| TWI346391B (en) | 2007-08-20 | 2011-08-01 | Au Optronics Corp | Liquid crystal display device and the manufacturing method thereof |
| KR20120036186A (ko) | 2010-10-07 | 2012-04-17 | 삼성전자주식회사 | 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법 |
| US8956809B2 (en) * | 2012-08-03 | 2015-02-17 | Applied Materials, Inc. | Apparatus and methods for etching quartz substrate in photomask manufacturing applications |
| CN107910300B (zh) * | 2017-11-20 | 2020-04-21 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136951A (ja) * | 1994-11-08 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 液晶パネル用基板とその製造方法 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JPH11352515A (ja) * | 1998-06-09 | 1999-12-24 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP2004311520A (ja) * | 2003-04-02 | 2004-11-04 | Advanced Display Inc | 表示装置の製造方法 |
| JP2005338856A (ja) * | 2004-05-27 | 2005-12-08 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212409B1 (ko) * | 1990-11-21 | 1999-08-02 | 윌리엄 비. 켐플러 | 수직 및 수평 절연 게이트, 전계 효과 트랜지스터 및 그 제조방법 |
| KR100372306B1 (ko) * | 1998-11-19 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터의제조방법 |
| KR100333979B1 (ko) * | 1999-04-26 | 2002-04-24 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP3548711B2 (ja) * | 2000-09-25 | 2004-07-28 | シャープ株式会社 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
| TW546853B (en) * | 2002-05-01 | 2003-08-11 | Au Optronics Corp | Active type OLED and the fabrication method thereof |
| KR100984823B1 (ko) * | 2003-10-21 | 2010-10-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| TWI279918B (en) * | 2005-06-29 | 2007-04-21 | Quanta Display Inc | A method for forming a liquid crystal display |
| KR20070045824A (ko) * | 2005-10-28 | 2007-05-02 | 삼성전자주식회사 | 박막 트랜지스터, 표시판 및 그 제조 방법 |
-
2005
- 2005-12-30 TW TW094147579A patent/TWI273712B/zh active
-
2006
- 2006-12-15 US US11/639,189 patent/US7435632B2/en active Active
- 2006-12-19 JP JP2006341273A patent/JP4553392B2/ja active Active
- 2006-12-19 KR KR1020060130160A patent/KR100875801B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136951A (ja) * | 1994-11-08 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 液晶パネル用基板とその製造方法 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JPH11352515A (ja) * | 1998-06-09 | 1999-12-24 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP2004311520A (ja) * | 2003-04-02 | 2004-11-04 | Advanced Display Inc | 表示装置の製造方法 |
| JP2005338856A (ja) * | 2004-05-27 | 2005-12-08 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007183623A (ja) | 2007-07-19 |
| KR100875801B1 (ko) | 2008-12-26 |
| KR20070072371A (ko) | 2007-07-04 |
| US20070155034A1 (en) | 2007-07-05 |
| TW200725900A (en) | 2007-07-01 |
| TWI273712B (en) | 2007-02-11 |
| US7435632B2 (en) | 2008-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| US20100012946A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US7935583B2 (en) | Fabrication method of pixel structure | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| CN107086181B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
| JP6293905B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 | |
| JP4553392B2 (ja) | 液晶ディスプレイ用ボトム基板の製作方法 | |
| JP2007013084A (ja) | 液晶表示装置及びその製造方法 | |
| KR100881819B1 (ko) | 액정 표시 장치의 바닥기판 제조방법 | |
| CN100456139C (zh) | 利用三道掩膜制造液晶显示装置用下基板的方法 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| US20090289257A1 (en) | Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| US7682884B2 (en) | Method for fabricating pixel structure | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| TWI466298B (zh) | 畫素結構的製作方法 | |
| KR20080015619A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4553392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |